Texas Instruments CD74HCT238M, CD74HCT238E, CD74HCT138M96, CD74HCT138M, CD74HCT138E Datasheet

...
0 (0)
Texas Instruments CD74HCT238M, CD74HCT238E, CD74HCT138M96, CD74HCT138M, CD74HCT138E Datasheet

 

 

 

 

 

 

CD74HC138, CD74HCT138,

 

Data sheet acquired from Harris Semiconductor

CD74HC238, CD74HCT238

 

SCHS147A

 

High Speed CMOS Logic 3-to-8 Line Decoder/

 

 

 

 

 

 

 

October 1997 - Revised February 1999

Demultiplexer Inverting and Non-Inverting

 

 

 

 

 

Features

 

 

 

Select One Of Eight Data Outputs

 

[ /Title

 

Active Low for 138, Active High for 238

 

l/O Port or Memory Selector

 

(CD74

 

Three Enable Inputs to Simplify Cascading

 

HC138

 

 

 

 

 

 

 

,

Typical Propagation Delay of 13ns at VCC = 5V,

CD74

 

C

L

= 15pF, T = 25oC

 

 

 

 

A

 

HCT13

Fanout (Over Temperature Range)

 

8,

 

- Standard Outputs . . . . . . . . . . . . . . . 10 LSTTL Loads

CD74

 

-

Bus Driver Outputs . . . . . . . . . . . . . 15 LSTTL Loads

HC238

Wide Operating Temperature Range . . . -55oC to 125oC

,

Balanced Propagation Delay and Transition Times

CD74

Significant Power Reduction Compared to LSTTL

HCT23

 

Logic ICs

 

 

8)

• HC Types

 

 

/Sub-

 

 

 

-

2V to 6V Operation

 

ject

 

 

 

- High Noise Immunity: NIL = 30%, NIH = 30% of VCC

(High

 

 

 

at VCC = 5V

 

Speed

• HCT Types

 

 

-4.5V to 5.5V Operation

-Direct LSTTL Input Logic Compatibility, VIL= 0.8V (Max), VIH = 2V (Min)

-CMOS Input Compatibility, Il 1μA at VOL, VOH

Pinout

CD74HC138, CD74HCT138, CD74HC238, CD74HCT238

 

 

(PDIP, SOIC)

 

 

 

TOP VIEW

 

A0

1

16

VCC

A1

2

15

Y0 (Y0)

A2

3

14

Y1 (Y1)

E1

4

13

Y2 (Y2)

E2

5

12

Y3 (Y3)

E3

6

11

Y4 (Y4)

(Y7) Y7

7

10

Y5 (Y5)

GND

8

9

Y6 (Y6)

Signal names in parentheses are for ’HC238 and ’HCT238.

CAUTION: These devices are sensitive to electrostatic discharge. Users should follow proper IC Handling Procedures.

Copyright © 1999, Texas Instruments Incorporated

1

CD74HC138, CD74HCT138, CD74HC238, CD74HCT238

Description

The Harris CD74HC138, CD74HC238 and CD74HCT138, CD74HCT238 are high speed silicon gate CMOS decoders well suited to memory address decoding or data routing applications. Both circuits feature low power consumption usually associated with CMOS circuitry, yet have speeds comparable to low power Schottky TTL logic. Both circuits have three binary select inputs (A0, A1 and A2). If the device is enabled, these inputs determine which one of the eight normally high outputs of the HC/HCT138 series will go low or which of the normally low outputs of the HC/HCT238 series will go high.

Two active low and one active high enables (E1, E2, and E3) are provided to ease the cascading of decoders. The decoder’s 8 outputs can drive 10 low power Schottky TTL equivalent loads.

Ordering Information

 

TEMP. RANGE (oC)

 

PKG.

PART NUMBER

PACKAGE

NO.

CD74HC138E

-55 to 125

16 Ld PDIP

E16.3

 

 

 

 

Ordering Information

 

TEMP. RANGE (oC)

 

PKG.

PART NUMBER

PACKAGE

NO.

CD74HCT138E

-55 to 125

16 Ld PDIP

E16.3

 

 

 

 

CD74HC238E

-55 to 125

16 Ld PDIP

E16.3

 

 

 

 

CD74HCT238E

-55 to 125

16 Ld PDIP

E16.3

 

 

 

 

CD74HC138M

-55 to 125

16 Ld SOIC

M16.15

 

 

 

 

CD74HCT138M

-55 to 125

16 Ld SOIC

M16.15

 

 

 

 

CD74HC238M

-55 to 125

16 Ld SOIC

M16.15

 

 

 

 

CD74HCT238M

-55 to 125

16 Ld SOIC

M16.15

 

 

 

 

CD74HC138SM

-55 to 125

16 Ld SSOP

M16.209

 

 

 

 

NOTES:

 

 

 

1.When ordering, use the entire part number. Add the suffix 96 to obtain the variant in the tape and reel.

2.Wafer and die for this part number is available which meets all electrical specifications. Please contact your local sales office or Harris customer service for ordering information.

Functional Diagram

 

 

 

 

HC/HCT HC/HCT

 

 

 

238

138

1

 

15

 

 

 

 

 

 

 

 

 

A0

 

 

 

Y0

 

Y0

 

 

 

2

 

14

Y1

 

 

 

A1

 

 

 

 

Y1

 

 

 

 

3

 

13

Y2

 

 

 

A2

 

 

 

 

Y2

 

 

 

12

 

 

 

 

Y3

 

 

 

4

 

 

 

Y3

 

 

11

 

Y4

 

 

 

E1

 

 

 

 

 

Y4

 

 

 

 

5

 

10

Y5

 

 

 

E2

 

 

 

 

 

Y5

 

 

 

 

6

 

9

 

 

 

 

E3

 

 

 

Y6

 

Y6

 

 

 

7

 

 

 

 

Y7

 

 

 

 

 

 

 

 

 

Y7

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

TRUTH TABLE CD74HC138, CD74HCT138

 

 

 

 

 

INPUTS

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

ENABLE

 

 

 

ADDRESS

 

 

 

 

 

 

 

 

 

 

 

 

OUTPUTS

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

E3

 

E2

 

 

E1

 

A2

 

A1

 

A0

 

 

Y0

 

 

Y1

 

 

Y2

 

 

Y3

 

 

Y4

 

 

Y5

 

 

Y6

 

 

Y7

 

X

 

X

 

H

 

X

 

X

 

X

 

 

H

 

 

H

 

 

H

 

 

H

 

 

H

 

 

H

 

 

H

 

 

H

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

L

 

X

 

X

 

X

 

X

 

X

 

 

H

 

 

H

 

 

H

 

 

H

 

 

H

 

 

H

 

 

H

 

 

H

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

X

 

H

 

X

 

X

 

X

 

X

 

 

H

 

 

H

 

 

H

 

 

H

 

 

H

 

 

H

 

 

H

 

 

H

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

H

 

L

 

L

 

L

 

L

 

L

 

 

L

 

 

H

 

 

H

 

 

H

 

 

H

 

 

H

 

 

H

 

 

H

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

H

 

L

 

L

 

L

 

L

 

H

 

 

H

 

 

L

 

 

H

 

 

H

 

 

H

 

 

H

 

 

H

 

 

H

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

H

 

L

 

L

 

L

 

H

 

L

 

 

H

 

 

H

 

 

L

 

 

H

 

 

H

 

 

H

 

 

H

 

 

H

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

H

 

L

 

L

 

L

 

H

 

H

 

 

H

 

 

H

 

 

H

 

 

L

 

 

H

 

 

H

 

 

H

 

 

H

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

2

CD74HC138, CD74HCT138, CD74HC238, CD74HCT238

TRUTH TABLE CD74HC138, CD74HCT138

 

 

 

 

 

INPUTS

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

ENABLE

 

 

 

ADDRESS

 

 

 

 

 

 

 

 

 

 

 

 

OUTPUTS

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

E3

 

E2

 

 

E1

 

A2

 

A1

 

A0

 

 

Y0

 

 

Y1

 

 

Y2

 

 

Y3

 

 

Y4

 

 

Y5

 

 

Y6

 

 

Y7

 

H

 

L

 

L

 

H

 

L

 

L

 

 

H

 

 

H

 

 

H

 

 

H

 

 

L

 

 

H

 

 

H

 

 

H

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

H

 

L

 

L

 

H

 

L

 

H

 

 

H

 

 

H

 

 

H

 

 

H

 

 

H

 

 

L

 

 

H

 

 

H

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

H

 

L

 

L

 

H

 

H

 

L

 

 

H

 

 

H

 

 

H

 

 

H

 

 

H

 

 

H

 

 

L

 

 

H

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

H

 

L

 

L

 

H

 

H

 

H

 

 

H

 

 

H

 

 

H

 

 

H

 

 

H

 

 

H

 

 

H

 

 

L

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

NOTE: H = High Voltage Level, L = Low Voltage Level, X = Don’t Care

TRUTH TABLE CD74HC238, CD74HCT238

 

 

 

 

 

INPUTS

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

ENABLE

 

 

 

ADDRESS

 

 

 

 

 

 

 

 

 

 

 

 

OUTPUTS

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

E3

 

E2

 

 

E1

 

A2

 

A1

 

A0

 

 

Y0

 

 

Y1

 

 

Y2

 

 

Y3

 

 

Y4

 

 

Y5

 

 

Y6

 

 

Y7

 

X

 

X

 

H

 

X

 

X

 

X

 

 

L

 

 

L

 

 

L

 

 

L

 

 

L

 

 

L

 

 

L

 

 

L

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

L

 

X

 

X

 

X

 

X

 

X

 

 

L

 

 

L

 

 

L

 

 

L

 

 

L

 

 

L

 

 

L

 

 

L

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

X

 

H

 

X

 

X

 

X

 

X

 

 

L

 

 

L

 

 

L

 

 

L

 

 

L

 

 

L

 

 

L

 

 

L

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

H

 

L

 

L

 

L

 

L

 

L

 

 

H

 

 

L

 

 

L

 

 

L

 

 

L

 

 

L

 

 

L

 

 

L

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

H

 

L

 

L

 

L

 

L

 

H

 

 

L

 

 

H

 

 

L

 

 

L

 

 

L

 

 

L

 

 

L

 

 

L

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

H

 

L

 

L

 

L

 

H

 

L

 

 

L

 

 

L

 

 

H

 

 

L

 

 

L

 

 

L

 

 

L

 

 

L

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

H

 

L

 

L

 

L

 

H

 

H

 

 

L

 

 

L

 

 

L

 

 

H

 

 

L

 

 

L

 

 

L

 

 

L

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

H

 

L

 

L

 

H

 

L

 

L

 

 

L

 

 

L

 

 

L

 

 

L

 

 

H

 

 

L

 

 

L

 

 

L

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

H

 

L

 

L

 

H

 

L

 

H

 

 

L

 

 

L

 

 

L

 

 

L

 

 

L

 

 

H

 

 

L

 

 

L

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

H

 

L

 

L

 

H

 

H

 

L

 

 

L

 

 

L

 

 

L

 

 

L

 

 

L

 

 

L

 

 

H

 

 

L

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

H

 

L

 

L

 

H

 

H

 

H

 

 

L

 

 

L

 

 

L

 

 

L

 

 

L

 

 

L

 

 

L

 

 

H

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

NOTE: H = High Voltage Level, L = Low Voltage Level, X = Don’t Care

3

Loading...
+ 4 hidden pages