Motorola MC10E155FNR2, MC10E155FN, MC100E155FNR2, MC100E155FN Datasheet

0 (0)
Motorola MC10E155FNR2, MC10E155FN, MC100E155FNR2, MC100E155FN Datasheet

MOTOROLA

SEMICONDUCTOR TECHNICAL DATA

6 Bit 2:1 Mux Latch

The MC10E/100E155 contains six 2:1 multiplexers followed by transparent latches with single-ended outputs. When both Latch Enables (LEN1, LEN2) are LOW, the latch is transparent, and output data is controlled by the multiplexer select control, SEL. A logic HIGH on either LEN1 or LEN2 (or both) latches the outputs. The Master Reset (MR) overrides all other controls to set the Q outputs LOW.

850ps Max. LEN to Output

825ps Max. D to Output

Single-Ended Outputs

Asynchronous Master Reset

Dual Latch-Enables

Extended 100E VEE Range of ± 4.2V to ± 5.46V

75kΩ Input Pulldown Resistors

Pinout: 28-Lead PLCC (Top View)

 

 

 

 

D5a

D4b D4a

D3b

D3a

 

NC

VCCO

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

25

 

24

 

23

 

22

 

21

 

20

 

19

 

 

 

 

D5b

 

26

 

 

 

 

 

 

 

 

 

 

 

 

 

 

18

 

 

Q5

LEN1

 

27

 

 

 

 

 

 

 

 

 

 

 

 

 

 

17

 

 

Q4

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

LEN2

 

28

 

 

 

 

 

 

 

 

 

 

 

 

 

 

16

 

 

VCC

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

VEE

 

1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

15

 

 

Q3

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

MR

 

2

 

 

 

 

 

 

 

 

 

 

 

 

 

 

14

 

 

Q2

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

SEL

 

3

 

 

 

 

 

 

 

 

 

 

 

 

 

 

13

 

 

VCCO

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

D0a

 

4

 

 

 

 

 

 

 

 

 

 

 

 

 

 

12

 

 

Q1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

5

 

6

 

7

 

8

 

9

 

10

 

11

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

D0b

D1a

D1b

D2a

D2b

VCCO

 

Q0

 

 

* All VCC and VCCO pins are tied together on the die.

 

PIN NAMES

Pin

Function

 

 

D0a ± D04

Input Data a

D0b ± D4b

Input Data b

SEL

Data Select Input

LEN1, LEN2

Latch Enables

MR

Master Reset

Q0 ± Q4

Outputs

TRUTH TABLE

 

SEL

Data

 

 

H

a

L

b

MC10E155

MC100E155

6-BIT 2:1

MUX-LATCH

FN SUFFIX

PLASTIC PACKAGE

CASE 776-02

LOGIC DIAGRAM

D0a

 

 

 

 

 

 

 

 

 

 

 

Q

 

Q

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

MUX

 

 

 

D

 

0

D0b

 

 

 

 

 

 

SEL

 

 

 

EN

R

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

D1a

 

 

 

 

 

 

MUX

 

 

 

D

Q

 

Q1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

D1b

 

 

 

 

 

 

SEL

 

 

 

EN

R

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

D a

 

 

 

 

 

 

MUX

 

 

 

D

Q

 

Q2

 

 

 

 

 

 

 

 

 

 

 

2

 

 

 

 

 

 

 

 

 

 

 

 

 

D2b

 

 

SEL

 

 

 

EN

R

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Q

 

 

D3a

 

 

MUX

 

 

 

D

 

 

Q3

 

 

 

 

 

 

 

D3b

 

 

 

 

 

 

SEL

 

 

 

EN

R

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

D4a

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Q4

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

MUX

 

 

 

D Q

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

SEL

 

 

 

EN

R

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

D4b

 

 

 

 

 

 

 

 

D a

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Q

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

5

 

 

 

 

 

 

 

MUX

 

 

 

D

 

 

Q5

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

D5b

 

 

SEL

 

 

 

EN

R

 

 

 

 

 

 

 

 

 

 

SEL

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

LEN1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

LEN2

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

MR

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

5/95

Motorola, Inc. 1996

REV 3

MC10E155 MC100E155

DC CHARACTERISTICS (VEE = VEE(min) to VEE(max); VCC = VCCO = GND)

 

 

0°C

 

 

25°C

 

 

85°C

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Symbol

Characteristic

min typ

max

min

typ

max

min

typ

max

Unit

Condition

 

 

 

 

 

 

 

 

 

 

 

 

IIH

Input HIGH Current

 

150

 

 

150

 

 

150

μA

 

IEE

Power Supply Current

 

 

 

 

 

 

 

 

mA

 

 

10E

85

102

 

85

102

 

85

102

 

 

 

100E

85

102

 

85

102

 

98

117

 

 

 

 

 

 

 

 

 

 

 

 

 

 

AC CHARACTERISTICS (VEE = VEE(min) to VEE(max); VCC = VCCO = GND)

 

 

 

0°C

 

 

25°C

 

 

85°C

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Symbol

Characteristic

min

typ

max

min

typ

max

min

typ

max

Unit

Condition

 

 

 

 

 

 

 

 

 

 

 

 

 

tPLH

Propagation Delay to Output

 

 

 

 

 

 

 

 

 

ps

 

tPHL

D

325

500

700

325

500

700

325

500

700

 

 

 

SEL

475

675

925

475

675

925

475

675

925

 

 

 

LEN

350

500

750

350

500

750

350

500

750

 

 

 

MR

450

600

850

450

600

850

450

600

850

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

ts

Setup Time

 

 

 

 

 

 

 

 

 

ps

 

 

D

300

100

 

300

100

 

300

100

 

 

 

 

SEL

500

250

 

500

250

 

500

250

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

th

Hold TIme

 

 

 

 

 

 

 

 

 

ps

 

 

D

300

±100

 

300

±100

 

300

±100

 

 

 

 

SEL

0

± 250

 

0

± 250

 

0

± 250

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

tRR

Reset Recovery Time

800

650

 

800

650

 

800

650

 

ps

 

tPW

Minimum Pulse Width

 

 

 

 

 

 

 

 

 

ps

 

 

MR

400

 

 

400

 

 

400

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

tSKEW

Within-Device Skew

 

75

 

 

75

 

 

75

 

ps

1

tr

Rise/Fall Times

 

 

 

 

 

 

 

 

 

ps

 

tf

20 - 80%

300

450

800

300

450

800

300

450

800

 

 

1. Within-device skew is defined as identical transitions on similar paths through a device.

MOTOROLA

2±2

Loading...
+ 2 hidden pages