Motorola MC10E101FNR2, MC10E101FN, MC100E101, MC100E101FN, MC100E101FNR2 Datasheet

0 (0)
Motorola MC10E101FNR2, MC10E101FN, MC100E101, MC100E101FN, MC100E101FNR2 Datasheet

MOTOROLA

SEMICONDUCTOR TECHNICAL DATA

Quad 4 Input OR/NOR Gate

The MC10E/100E101 is a quad 4-input OR/NOR gate.

500ps Max. Propagation Delay

Extended 100E VEE Range of ± 4.2V to ± 5.46V

75kΩ Input Pulldown Resistors

Pinout: 28-Lead PLCC (Top View)

 

 

 

 

 

D3a

D3b

D3c

D3d

VCCO

Q3

 

Q3

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

25

 

 

24

 

23

 

22

 

21

 

20

 

19

 

 

 

 

 

D2d

 

 

26

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

18

 

Q2

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

D2c

 

 

27

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

17

 

Q2

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

D2b

 

 

28

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

16

 

VCC

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

VEE

 

 

1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

15

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Q1

D2a

 

 

2

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

14

 

Q1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

D1d

 

 

3

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

13

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Q0

D1c

 

 

4

5

 

 

 

 

 

 

 

 

 

 

 

 

 

12

 

Q0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

6

 

7

 

8

 

9

 

10

 

11

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

D1b

D1a

D0d

D0c

 

D0b

D0a

VCCO

 

 

 

 

* All VCC and VCCO pins are tied together on the die.

MC10E101

MC100E101

QUAD 4-INPUT

OR/NOR GATE

FN SUFFIX

PLASTIC PACKAGE

CASE 776-02

LOGIC DIAGRAM

D0a

 

 

 

D0b

Q0

 

PIN NAMES

D0c

Q0

Pin

Function

D0d

 

D0a ± D3d

Data Inputs

D1a

 

Q0 ± Q3

True Outputs

 

Q0 ± Q3

Inverting Outputs

D1b

Q1

 

 

D1c

Q1

 

 

D1d

 

 

 

D2a

 

 

 

D2b

Q2

 

 

D2c

Q2

 

 

D2d

 

 

 

D3a

 

 

 

D3b

Q3

 

 

D3c

Q3

 

 

D3d

 

 

 

12/93

 

 

 

Motorola, Inc. 1996

 

 

REV 2

MC10E101 MC100E101

DC CHARACTERISTICS (VEE = VEE(min) to VEE(max); VCC = VCCO = GND)

 

 

0°C

 

 

25°C

 

85°C

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Symbol

Characteristic

min typ

max

min

typ

max

min typ

max

Unit

Condition

 

 

 

 

 

 

 

 

 

 

 

IIH

Input HIGH Current

 

150

 

 

150

 

150

μA

 

IEE

Power Supply Current

 

 

 

 

 

 

 

mA

 

 

10E

30

36

 

30

36

30

36

 

 

 

100E

30

36

 

30

36

35

42

 

 

 

 

 

 

 

 

 

 

 

 

 

AC CHARACTERISTICS (VEE = VEE(min) to VEE(max); VCC = VCCO = GND)

 

 

 

0°C

 

 

25°C

 

 

85°C

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Symbol

Characteristic

min

typ

max

min

typ

max

min

typ

max

Unit

Condition

 

 

 

 

 

 

 

 

 

 

 

 

 

tPLH

Propagation Delay to Output

 

 

 

 

 

 

 

 

 

ps

 

tPHL

D to Q

200

350

500

200

350

500

200

350

500

 

 

tSKEW

Within-Device Skew

 

50

 

 

50

 

 

50

 

ps

1

tSKEW

Within-Gate Skew

 

25

 

 

25

 

 

25

 

 

2

tr

Rise/Fall Time

 

 

 

 

 

 

 

 

 

ps

 

tf

20 - 80%

300

380

575

300

380

575

300

380

575

 

 

1.Within-device skew is defined as identical transitions on similar paths through a device.

2.Within-gate skew is defined as the variation in propagation delays of a gate when driven from its different inputs.

MOTOROLA

2±2

Loading...
+ 2 hidden pages