Motorola MC10E167FNR2, MC100E167FNR2, MC100E167FN, MC10E167FN Datasheet

0 (0)
Motorola MC10E167FNR2, MC100E167FNR2, MC100E167FN, MC10E167FN Datasheet

MOTOROLA

SEMICONDUCTOR TECHNICAL DATA

6 Bit 2:1 Mux Register

The MC10E/100E167 contains six 2:1 multiplexers followed by D flip-flops with single-ended outputs. Input data are selected by the Select control, SEL. The selected data are transferred to the flip-flop outputs by a positive edge on CLK1 or CLK2 (or both). A HIGH on the Master Reset (MR) pin asynchronously forces all Q outputs LOW.

1000MHz Min. Operating Frequency

800ps Max. Clock to Output

Single-Ended Outputs

Asynchronous Master Resets

Dual Clocks

Extended 100E VEE Range of ± 4.2V to ± 5.46V

75kΩ Input Pulldown Resistors

Pinout: 28-Lead PLCC (Top View)

 

 

 

 

D5a

 

D4b D4a

D3b

D3a

 

NC

VCCO

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

25

24

23

 

22

 

21

 

20

 

 

19

 

 

 

 

D b

 

26

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

18

 

Q5

5

 

27

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

17

 

Q4

CLK1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

CLK2

 

28

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

16

 

VCC

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

VEE

 

1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

15

 

Q3

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

MR

 

2

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

14

 

Q2

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

SEL

 

3

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

13

 

VCCO

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

D0a

 

4

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

12

 

Q1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

5

6

7

 

8

 

9

 

10

 

 

11

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

D0b

 

D1a

 

D1b

D2a

D2b

VCCO

 

Q0

 

 

 

 

* All VCC and VCCO pins are tied together on the die.

PIN NAMES

Pin

Function

 

 

D0a ± D5a

Input Data a

D0b ± D5b

Input Data b

SEL

Select Input

CLK1, CLK2

Clock Inputs

MR

Master Reset

Q0 ± Q5

Data Outputs

FUNCTIONS

SEL

Data

 

 

H

a

L

b

 

 

MC10E167

MC100E167

6-BIT 2:1

MUX-REGISTER

FN SUFFIX

PLASTIC PACKAGE

CASE 776-02

LOGIC DIAGRAM

D0a

 

 

 

MUX

 

 

 

D

 

 

Q

 

Q0

 

 

 

 

 

 

 

 

 

 

D0b

 

 

 

 

 

 

 

R

 

 

 

 

 

SEL

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

D1a

 

 

 

 

MUX

 

 

 

D

 

 

Q

 

Q1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

D1b

 

 

 

SEL

 

 

 

 

 

R

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

D a

 

 

 

 

MUX

 

 

 

D

 

 

Q

 

Q2

 

 

 

 

 

 

 

 

 

 

2

 

 

 

 

 

 

 

 

 

 

 

 

 

D2b

 

 

 

SEL

 

 

 

 

 

 

R

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

D3a

 

 

 

 

MUX

 

 

 

D

 

 

Q

 

Q3

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

D3b

 

 

 

SEL

 

 

 

 

 

R

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

D4a

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

MUX

 

 

 

D

 

 

Q

 

Q4

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

SEL

 

 

 

 

R

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

D4b

 

 

 

 

 

 

 

 

D5a

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

MUX

 

 

 

D

 

 

Q

 

Q5

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

D5b

 

 

 

 

SEL

 

 

 

 

R

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

SEL

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

CLK1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

CLK2

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

MR

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

12/93

Motorola, Inc. 1996

REV 2

MC10E167 MC100E167

DC CHARACTERISTICS (VEE = VEE(min) to VEE(max); VCC = VCCO = GND)

 

 

0°C

 

 

25°C

 

 

85°C

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Symbol

Characteristic

min typ

max

min

typ

max

min

typ

max

Unit

Condition

 

 

 

 

 

 

 

 

 

 

 

 

IIH

Input HIGH Current

 

150

 

 

150

 

 

150

μA

 

IEE

Power Supply Current

 

 

 

 

 

 

 

 

mA

 

 

10E

94

113

 

94

113

 

94

113

 

 

 

100E

94

113

 

94

113

 

108

130

 

 

 

 

 

 

 

 

 

 

 

 

 

 

AC CHARACTERISTICS (VEE = VEE(min) to VEE(max); VCC = VCCO = GND)

 

 

 

0°C

 

 

25°C

 

 

85°C

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Symbol

Characteristic

min

typ

max

min

typ

max

min

typ

max

Unit

Condition

 

 

 

 

 

 

 

 

 

 

 

 

 

fMAX

Max. Toggle Frequency

1000

1400

 

1000

1400

 

1000

1400

 

MHz

 

tPLH

Propagation Delay to Output

 

 

 

 

 

 

 

 

 

ps

 

tPHL

Clk

450

650

800

450

650

800

450

650

800

 

 

 

MR

450

650

850

450

650

850

450

650

850

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

ts

Setup Time

 

 

 

 

 

 

 

 

 

ps

 

 

D

100

± 50

 

100

± 50

 

100

± 50

 

 

 

 

SEL

275

125

 

275

125

 

275

125

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

th

Hold Time

 

 

 

 

 

 

 

 

 

ps

 

 

D

300

50

 

300

50

 

300

50

 

 

 

 

SEL

75

±125

 

75

±125

 

75

±125

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

tRR

Reset Recovery Time

750

550

 

750

550

 

750

550

 

ps

 

tPW

Minimum Pulse Width

 

 

 

 

 

 

 

 

 

ps

 

 

Clk, MR

400

 

 

400

 

 

400

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

tSKEW

Within-Device Skew

 

75

 

 

75

 

 

75

 

ps

1

tr

Rise/Fall Times

 

 

 

 

 

 

 

 

 

ps

 

tf

20 - 80%

300

450

800

300

450

800

300

450

800

 

 

1. Within-device skew is defined as identical transitions on similar paths through a device.

MOTOROLA

2±2

Loading...
+ 2 hidden pages