MOTOROLA MC74HC165AN, MC74HC165AD, MC74HC165AFR2, MC74HC165ADT, MC74HC165ADTR2 Datasheet

 Semiconductor Components Industries, LLC, 2000

March, 2000 – Rev. 2

1 Publication Order Number:

MC74HC165A/D

MC74HC165A

8-Bit Serial or

Parallel-Input/

Serial-Output Shift Register

High–Performance Silicon–Gate CMOS

The MC74HC165A is identical in pinout to the LS165. The device

inputs are compatible with standard CMOS outputs; with pullup

resistors, they are compatible with LSTTL outputs.

This device is an 8–bit shift register with complementary outputs

from the last stage. Data may be loaded into the register either in

parallel or in serial form. When the Serial Shift/Parallel Load

input is

low, the data is loaded asynchronously in parallel. When the Serial

Shift/Parallel Load

input is high, the data is loaded serially on the

rising edge of either Clock or Clock Inhibit (see the Function Table).

The 2–input NOR clock may be used either by combining two

independent clock sources or by designating one of the clock inputs to

act as a clock inhibit.

• Output Drive Capability: 10 LSTTL Loads

• Outputs Directly Interface to CMOS, NMOS, and TTL

• Operating Voltage Range: 2 to 6 V

• Low Input Current: 1 µA

• High Noise Immunity Characteristic of CMOS Devices

• In Compliance with the Requirements Defined by JEDEC Standard

No. 7A

• Chip Complexity: 286 FETs or 71.5 Equivalent Gates

Device Package Shipping

ORDERING INFORMATION

MC74HC165AN PDIP–14 2000 / Box

MC74HC165AD SOIC–14

http://onsemi.com

55 / Rail

MC74HC165ADR2 SOIC–14 2500 / Reel

MARKING

DIAGRAMS

A = Assembly Location

WL or L = Wafer Lot

YY or Y = Year

WW or W = Work Week

MC74HC165ADT TSSOP–14 96 / Rail

MC74HC165ADTR2 TSSOP–14

2500 / Reel

TSSOP–14

DT SUFFIX

CASE 948G

HC

165A

ALYW

1

14

1

14

PDIP–14

N SUFFIX

CASE 646

MC74HC165AN

AWLYYWW

SOIC–14

D SUFFIX

CASE 751A

1

14

HC165A

AWLYWW

MC74HC165A

http://onsemi.com

2

LOGIC DIAGRAM

PIN 16 = V

CC

PIN 8 = GND

11

12

13

14

3

4

5

6

10

A

B

C

D

E

F

G

H

S

A

PARALLEL

DATA

INPUTS

SERIAL

DATA

INPUT

SERIAL SHIFT/

PARALLEL LOAD

1

2

15

CLOCK

CLOCK INHIBIT

9

7

Q

H

Q

H

SERIAL

DATA

OUTPUTS

PIN ASSIGNMENT

13

14

15

16

9

10

11

125

4

3

2

1

8

7

6

B

C

D

CLOCK INHIBIT

V

CC

Q

H

S

A

F

E

CLOCK

SERIAL SHIFT/

PARALLEL LOAD

GND

Q

H

G

FUNCTION TABLE

Inputs Internal Stages Output

Serial Shift/

Parallel Load

Clock

Inhibit

S

A

A – H Q

A

Q

B

Q

H

Operation

L X X X a … h a b h Asynchronous Parallel Load

H

L

H

X

L

H

Q

An

Q

An

Q

Gn

Q

Gn

Serial Shift via Clock

H

L

H

X

L

H

Q

An

Q

An

Q

Gn

Q

Gn

Serial Shift via Clock Inhibit

H

X

H

X

No Change Inhibited Clock

H L L X X No Change No Clock

X = don’t care Q

An

– Q

Gn

= Data shifted from the preceding stage

MC74HC165A

http://onsemi.com

3

MAXIMUM RATINGS*

Symbol

Parameter

Value

Unit

V

CC

DC Supply Voltage (Referenced to GND)

– 0.5 to + 7.0

V

in

DC Input Voltage (Referenced to GND)

– 0.5 to V

CC

+ 0.5

V

out

DC Output Voltage (Referenced to GND)

– 0.5 to V

CC

+ 0.5

V

I

in

DC Input Current, per Pin

± 20

mA

I

out

DC Output Current, per Pin

± 25

mA

I

CC

DC Supply Current, V

CC

and GND Pins

± 50

mA

ÎÎ

Î

P

D

ОООООООООООО

Î

Power Dissipation in Still Air Plastic DIP†

SOIC Package†

TSSOP Package†

ÎÎÎ

Î

750

500

450

Î

mW

T

stg

Storage Temperature

– 65 to + 150

_

C

ÎÎ

Î

T

L

ОООООООООООО

Î

Lead Temperature, 1 mm from Case for 10 Seconds

(Plastic DIP, SOIC or TSSOP Package)

ÎÎÎ

Î

260

Î

_

C

*Maximum Ratings are those values beyond which damage to the device may occur.

Functional operation should be restricted to the Recommended Operating Conditions.

†Derating — Plastic DIP: – 10 mW/

_

C from 65

_

to 125

_

C

SOIC Package: – 7 mW/

_

C from 65

_

to 125

_

C

TSSOP Package: – 6.1 mW/

_

C from 65

_

to 125

_

C

For high frequency or heavy load considerations, see Chapter 2 of the ON Semiconductor High–Speed CMOS Data Book (DL129/D).

RECOMMENDED OPERATING CONDITIONS

Symbol

Parameter

Min

ÎÎ

Max

Unit

V

CC

DC Supply Voltage (Referenced to GND)

2.0

ÎÎ

6.0

V

in

, V

out

DC Input Voltage, Output Voltage (Referenced to GND)

0

ÎÎ

V

CC

V

T

A

Operating Temperature, All Package Types

– 55

ÎÎ

+ 125

_

C

ÎÎ

Î

t

r

, t

f

ООООООООООООО

Î

Input Rise and Fall Time V

CC

= 2.0 V

(Figure 1) V

CC

= 3.0 V

V

CC

= 4.5 V

V

CC

= 6.0 V

Î

0

ÎÎ

1000

600

500

400

Î

ns

DC ELECTRICAL CHARACTERISTICS (Voltages Referenced to GND)

Guaranteed Limit

ÎÎ

Î

Symbol

ООООООО

Î

Parameter

ООООООО

Î

Test Conditions

ÎÎ

Î

V

CC

V

ÎÎ

Î

– 55 to

25

_

C

ÎÎÎ

Î

v

85

_

C

ÎÎ

Î

v

125

_

C

Î

Unit

ÎÎ

Î

ÎÎ

Î

V

IH

ООООООО

Î

ООООООО

Î

Minimum High–Level Input

Voltage

ООООООО

Î

ООООООО

Î

V

out

= 0.1 V or V

CC

– 0.1 V

|I

out

|

v

20 µA

ÎÎ

Î

ÎÎ

Î

2.0

3.0

4.5

6.0

ÎÎ

Î

ÎÎ

Î

1.5

2.1

3.15

4.2

ÎÎÎ

Î

1.5

2.1

3.15

4.2

ÎÎ

Î

ÎÎ

Î

1.5

2.1

3.15

4.2

Î

V

ÎÎ

Î

ÎÎ

Î

V

IL

ООООООО

Î

ООООООО

Î

Maximum Low–Level Input

Voltage

ООООООО

Î

ООООООО

Î

V

out

= 0.1 V or V

CC

– 0.1 V

|I

out

|

v

20 µA

ÎÎ

Î

ÎÎ

Î

2.0

3.0

4.5

6.0

ÎÎ

Î

ÎÎ

Î

0.5

0.9

1.35

1.80

ÎÎÎ

Î

0.5

0.9

1.35

1.80

ÎÎ

Î

ÎÎ

Î

0.5

0.9

1.35

1.80

Î

V

ÎÎ

Î

V

OH

ООООООО

Î

Minimum High–Level Output

Voltage

ООООООО

Î

V

in

= V

IH

or V

IL

|I

out

|

v

20 µA

ÎÎ

Î

2.0

4.5

6.0

ÎÎ

Î

1.9

4.4

5.9

ÎÎÎ

Î

1.9

4.4

5.9

ÎÎ

Î

1.9

4.4

5.9

Î

V

ÎÎ

Î

ООООООО

Î

ООООООО

Î

V

in

= V

IH

or V

IL

|I

out

|

v

2.4 mA

|I

out

|

v

4.0 mA

|I

out

|

v

5.2 mA

ÎÎ

Î

3.0

4.5

6.0

ÎÎ

Î

2.48

3.98

5.48

ÎÎÎ

Î

2.34

3.84

5.34

ÎÎ

Î

2.20

3.70

5.20

Î

V

This device contains protection

circuitry to guard against damage

due to high static voltages or electric

fields. However, precautions must

be taken to avoid applications of any

voltage higher than maximum rated

voltages to this high–impedance cir-

cuit. For proper operation, V

in

and

V

out

should be constrained to the

range GND

v

(V

in

or V

out

)

v

V

CC

.

Unused inputs must always be

tied to an appropriate logic voltage

level (e.g., either GND or V

CC

).

Unused outputs must be left open.

MC74HC165A

http://onsemi.com

4

DC ELECTRICAL CHARACTERISTICS (Voltages Referenced to GND)

Unit

Guaranteed Limit

V

CC

V

Test Conditions

Parameter

Symbol

Unit

v

125

_

C

ÎÎÎ

v

85

_

C

– 55 to

25

_

C

V

CC

V

Test Conditions

Parameter

Symbol

ÎÎ

Î

ÎÎ

Î

V

OL

ООООООО

Î

ООООООО

Î

Maximum Low–Level Output

Voltage

ООООООО

Î

ООООООО

Î

V

in

= V

IH

or V

IL

|I

out

|

v

20 µA

ÎÎ

Î

ÎÎ

Î

2.0

4.5

6.0

ÎÎ

Î

ÎÎ

Î

0.1

ÎÎÎ

Î

0.1

ÎÎ

Î

ÎÎ

Î

0.1

Î

V

ÎÎ

Î

ООООООО

Î

ООООООО

Î

V

in

= V

IH

or V

IL

|I

out

|

v

2.4 mA

|I

out

|

v

4.0 mA

|I

out

|

v

5.2 mA

ÎÎ

Î

3.0

4.5

6.0

ÎÎ

Î

0.26

ÎÎÎ

Î

0.33

ÎÎ

Î

0.40

Î

ÎÎ

Î

I

in

ООООООО

Î

Maximum Input Leakage

Current

ООООООО

Î

V

in

= V

CC

or GND

ÎÎ

Î

6.0

ÎÎ

Î

± 0.1

ÎÎÎ

Î

± 1.0

ÎÎ

Î

± 1.0

Î

µA

I

CC

Maximum Quiescent Supply

Current (per Package)

V

in

= V

CC

or GND

I

out

= 0 µA

6.0

4

ÎÎÎ

40

160

µA

NOTE: Information on typical parametric values can be found in Chapter 2 of the ON Semiconductor High–Speed CMOS Data Book

(DL129/D).

AC ELECTRICAL CHARACTERISTICS (C

L

= 50 pF, Input t

r

= t

f

= 6 ns)

Guaranteed Limit

ÎÎÎ

Î

Symbol

ОООООООООООООО

Î

Parameter

ÎÎ

Î

V

CC

V

ÎÎ

Î

– 55 to

25

_

C

ÎÎÎ

Î

v

85

_

C

ÎÎ

Î

v

125

_

C

Î

Unit

ÎÎÎ

Î

ÎÎÎ

Î

f

max

ОООООООООООООО

Î

ОООООООООООООО

Î

Maximum Clock Frequency (50% Duty Cycle)

(Figures 1 and 8)

ÎÎ

Î

ÎÎ

Î

2.0

3.0

4.5

6.0

ÎÎ

Î

ÎÎ

Î

6

18

30

35

ÎÎÎ

Î

4.8

17

24

28

ÎÎ

Î

ÎÎ

Î

4

15

20

24

Î

MHz

ÎÎÎ

Î

ÎÎÎ

Î

t

PLH

,

t

PHL

ОООООООООООООО

Î

ОООООООООООООО

Î

Maximum Propagation Delay, Clock (or Clock Inhibit) to Q

H

or Q

H

(Figures 1 and 8)

ÎÎ

Î

ÎÎ

Î

2.0

3.0

4.5

6.0

ÎÎ

Î

ÎÎ

Î

150

52

30

26

ÎÎÎ

Î

190

63

38

33

ÎÎ

Î

ÎÎ

Î

225

65

45

38

Î

ns

ÎÎÎ

Î

ÎÎÎ

Î

t

PLH

,

t

PHL

ОООООООООООООО

Î

ОООООООООООООО

Î

Maximum Propagation Delay, Serial Shift/Parallel Load to Q

H

or

Q

H

(Figures 2 and 8)

ÎÎ

Î

ÎÎ

Î

2.0

3.0

4.5

6.0

ÎÎ

Î

ÎÎ

Î

175

58

35

30

ÎÎÎ

Î

220

70

44

37

ÎÎ

Î

ÎÎ

Î

265

72

53

45

Î

ns

ÎÎÎ

Î

ÎÎÎ

Î

t

PLH

,

t

PHL

ОООООООООООООО

Î

ОООООООООООООО

Î

Maximum Propagation Delay, Input H to Q

H

or Q

H

(Figures 3 and 8)

ÎÎ

Î

ÎÎ

Î

2.0

3.0

4.5

6.0

ÎÎ

Î

ÎÎ

Î

150

52

30

26

ÎÎÎ

Î

190

63

38

33

ÎÎ

Î

ÎÎ

Î

225

65

45

38

Î

ns

ÎÎÎ

Î

ÎÎÎ

Î

t

TLH

,

t

THL

ОООООООООООООО

Î

ОООООООООООООО

Î

Maximum Output Transition Time, Any Output

(Figures 1 and 8)

ÎÎ

Î

ÎÎ

Î

2.0

3.0

4.5

6.0

ÎÎ

Î

ÎÎ

Î

75

27

15

13

ÎÎÎ

Î

95

32

19

16

ÎÎ

Î

ÎÎ

Î

110

36

22

19

Î

ns

C

in

Maximum Input Capacitance

—

10

ÎÎÎ

10

pF

NOTES:

1. For propagation delays with loads other than 50 pF , see Chapter 2 of the ON Semiconductor High–Speed CMOS Data Book (DL129/D).

2. Information on typical parametric values can be found in Chapter 2 of the ON Semiconductor High–Speed CMOS Data Book (DL129/D).

Typical @ 25°C, V

CC

= 5.0 V

C

PD

Power Dissipation Capacitance (Per Package)*

40

pF

*Used to determine the no–load dynamic power consumption: P

D

= C

PD

V

CC

2

f + I

CC

V

CC

. For load considerations, see Chapter 2 of the

ON Semiconductor High–Speed CMOS Data Book (DL129/D).