How it Works
show menu
MOTOROLA
Loading...
MC74HC74AFL2
Datasheet
8 pgs203.65 Kb0

MOTOROLA MC74HC74AFL2, MC74HC74AFR1, MC74HC74AFR2, MC74HC74ADTR2, MC74HC74AF Datasheet

...
0 (0)
Semiconductor Components Industries, LLC, 2000
March, 2000 – Rev. 8
1 Publication Order Number:
MC74HC74A/D
MC74HC74A
Dual D Flip-Flop with Set
and Reset
High–Performance Silicon–Gate CMOS
inputs are compatible with standard CMOS outputs; with pullup
resistors, they are compatible with LSTTL outputs.
This device consists of two D flip–flops with individual Set, Reset,
and Clock inputs. Information at a D–input is transferred to the
corresponding Q output on the next positive going edge of the clock
input. Both Q and Q
outputs are available from each flip–flop. The Set
and Reset inputs are asynchronous.
• Output Drive Capability: 10 LSTTL Loads
• Outputs Directly Interface to CMOS, NMOS, and TTL
• Operating Voltage Range: 2.0 to 6.0 V
• Low Input Current: 1.0 µA
• High Noise Immunity Characteristic of CMOS Devices
• In Compliance with the Requirements Defined by JEDEC Standard
No. 7A
• Chip Complexity: 128 FETs or 32 Equivalent Gates
LOGIC DIAGRAM
RESET 1
DATA 1
CLOCK 1
SET 1
RESET 2
DATA 2
CLOCK 2
SET 2
1
2
3
4
13
12
11
10
5
6
9
8
Q1
Q1
Q2
Q2
PIN 14 = V
CC
PIN 7 = GND
FUNCTION TABLE
Inputs Outputs
Set Reset Clock Data Q Q
LH XX HL
HL XX LH
L L X X H* H*
HH H HL
HH L LH
H H L X No Change
H H H X No Change
H H X No Change
*Both outputs will remain high as long as Set and Reset are low, but the output
states are unpredictable if Set and Reset go high simultaneously.
Device Package Shipping
ORDERING INFORMATION
MC74HC74AN PDIP–14 2000 / Box
MC74HC74AD SOIC–14
http://onsemi.com
55 / Rail
MC74HC74ADR2 SOIC–14 2500 / Reel
MARKING
DIAGRAMS
A = Assembly Location
WL or L = Wafer Lot
YY or Y = Year
WW or W = Work Week
MC74HC74ADT TSSOP–14 96 / Rail
MC74HC74ADTR2 TSSOP–14
2500 / Reel
TSSOP–14
DT SUFFIX
CASE 948G
HC
74A
ALYW
1
14
1
14
PDIP–14
N SUFFIX
CASE 646
MC74HC74AN
AWLYYWW
SOIC–14
D SUFFIX
CASE 751A
1
14
HC74A
AWLYWW
PIN ASSIGNMENT
SET 1
CLOCK 1
DATA 1
RESET 1
11
12
13
14
8
9
105
4
3
2
1
7
6
SET 2
CLOCK 2
DATA 2
RESET 2
V
CC
Q2
Q2
GND
Q1
Q1
MC74HC74A
http://onsemi.com
2
MAXIMUM RATINGS*
Symbol
Parameter
Value
Unit
V
CC
DC Supply Voltage (Referenced to GND)
– 0.5 to + 7.0
V
V
in
DC Input Voltage (Referenced to GND)
– 0.5 to V
CC
+ 0.5
V
V
out
DC Output Voltage (Referenced to GND)
– 0.5 to V
CC
+ 0.5
V
I
in
DC Input Current, per Pin
± 20
mA
I
out
DC Output Current, per Pin
± 25
mA
I
CC
DC Supply Current, V
CC
and GND Pins
± 50
mA
ÎÎ
Î
P
D
ОООООООООООО
Î
Power Dissipation in Still Air, Plastic DIP†
SOIC Package†
TSSOP Package†
ÎÎÎ
Î
750
500
450
Î
Î
mW
T
stg
Storage Temperature
– 65 to + 150
_
C
ÎÎ
Î
T
L
ОООООООООООО
Î
Lead Temperature, 1 mm from Case for 10 Seconds
(Plastic DIP, SOIC or TSSOP Package)
ÎÎÎ
Î
260
300
Î
Î
_
C
*Maximum Ratings are those values beyond which damage to the device may occur.
Functional operation should be restricted to the Recommended Operating Conditions.
†Derating — Plastic DIP: – 10 mW/
_
C from 65
_
to 125
_
C
SOIC Package: – 7 mW/
_
C from 65
_
to 125
_
C
TSSOP Package: – 6.1 mW/
_
C from 65
_
to 125
_
C
For high frequency or heavy load considerations, see Chapter 2 of the ON Semiconductor High–Speed CMOS Data Book (DL129/D).
RECOMMENDED OPERATING CONDITIONS
Symbol
Parameter
Min
ÎÎ
Max
Unit
V
CC
DC Supply Voltage (Referenced to GND)
2.0
ÎÎ
6.0
V
V
in
, V
out
DC Input Voltage, Output Voltage (Referenced to GND)
0
ÎÎ
V
CC
V
T
A
Operating Temperature, All Package Types
– 55
ÎÎ
+ 125
_
C
ÎÎ
Î
ÎÎ
Î
t
r
, t
f
ООООООООООООО
Î
ООООООООООООО
Î
Input Rise and Fall Time V
CC
= 2.0 V
(Figures 1, 2, 3) V
CC
= 3.0 V
V
CC
= 4.5 V
V
CC
= 6.0 V
Î
Î
Î
Î
0
0
0
0
ÎÎ
ÎÎ
ÎÎ
1000
600
500
400
Î
Î
Î
Î
ns
DC ELECTRICAL CHARACTERISTICS (Voltages Referenced to GND)
Guaranteed Limit
ÎÎ
Î
Symbol
ООООООО
Î
Parameter
ООООООО
Î
Test Conditions
ÎÎ
Î
V
CC
V
ÎÎ
Î
– 55 to
25
_
C
ÎÎÎ
Î
Î
Î
v
85
_
C
ÎÎ
Î
v
125
_
C
Î
Î
Unit
ÎÎ
Î
ÎÎ
Î
V
IH
ООООООО
Î
ООООООО
Î
Minimum High–Level Input
Voltage
ООООООО
Î
ООООООО
Î
V
out
= 0.1 V or V
CC
– 0.1 V
|I
out
|
v
20 µA
ÎÎ
Î
ÎÎ
Î
2.0
3.0
4.5
6.0
ÎÎ
Î
ÎÎ
Î
1.5
2.1
3.15
4.2
ÎÎÎ
Î
Î
Î
Î
Î
Î
1.5
2.1
3.15
4.2
ÎÎ
Î
ÎÎ
Î
1.5
2.1
3.15
4.2
Î
Î
Î
Î
V
ÎÎ
Î
ÎÎ
Î
V
IL
ООООООО
Î
ООООООО
Î
Maximum Low–Level Input
Voltage
ООООООО
Î
ООООООО
Î
V
out
= 0.1 V or V
CC
– 0.1 V
|I
out
|
v
20 µA
ÎÎ
Î
ÎÎ
Î
2.0
3.0
4.5
6.0
ÎÎ
Î
ÎÎ
Î
0.5
0.9
1.35
1.8
ÎÎÎ
Î
Î
Î
Î
Î
Î
0.5
0.9
1.35
1.8
ÎÎ
Î
ÎÎ
Î
0.5
0.9
1.35
1.8
Î
Î
Î
Î
V
ÎÎ
Î
ÎÎ
Î
V
OH
ООООООО
Î
ООООООО
Î
Minimum High–Level Output
Voltage
ООООООО
Î
ООООООО
Î
V
in
= V
IH
or V
IL
|I
out
|
v
20 µA
ÎÎ
Î
ÎÎ
Î
2.0
4.5
6.0
ÎÎ
Î
ÎÎ
Î
1.9
4.4
5.9
ÎÎÎ
Î
Î
Î
Î
Î
Î
1.9
4.4
5.9
ÎÎ
Î
ÎÎ
Î
1.9
4.4
5.9
Î
Î
Î
Î
V
ÎÎ
Î
ООООООО
Î
ООООООО
Î
V
in
= V
IH
or V
IL
|I
out
|
v
2.4 mA
|I
out
|
v
4.0 mA
|I
out
|
v
5.2 mA
ÎÎ
Î
3.0
4.5
6.0
ÎÎ
Î
2.48
3.98
5.48
ÎÎÎ
Î
Î
Î
2.34
3.84
5.34
ÎÎ
Î
2.2
3.7
5.2
Î
Î
This device contains protection
circuitry to guard against damage
due to high static voltages or electric
fields. However, precautions must
be taken to avoid applications of any
voltage higher than maximum rated
voltages to this high–impedance cir-
cuit. For proper operation, V
in
and
V
out
should be constrained to the
range GND
v
(V
in
or V
out
)
v
V
CC
.
Unused inputs must always be
tied to an appropriate logic voltage
level (e.g., either GND or V
CC
).
Unused outputs must be left open.
MC74HC74A
http://onsemi.com
3
DC ELECTRICAL CHARACTERISTICS (Voltages Referenced to GND)
Unit
Guaranteed Limit
V
CC
V
Test Conditions
Parameter
Symbol
Unit
v
125
_
C
ÎÎÎ
v
85
_
C
– 55 to
25
_
C
V
CC
V
Test Conditions
Parameter
Symbol
ÎÎ
Î
ÎÎ
Î
V
OL
ООООООО
Î
ООООООО
Î
Maximum Low–Level Output
Voltage
ООООООО
Î
ООООООО
Î
V
in
= V
IH
or V
IL
|I
out
|
v
20 µA
ÎÎ
Î
ÎÎ
Î
2.0
4.5
6.0
ÎÎ
Î
ÎÎ
Î
0.1
0.1
0.1
ÎÎÎ
Î
Î
Î
Î
Î
Î
0.1
0.1
0.1
ÎÎ
Î
ÎÎ
Î
0.1
0.1
0.1
Î
Î
Î
Î
V
ÎÎ
Î
ООООООО
Î
ООООООО
Î
V
in
= V
IH
or V
IL
|I
out
|
v
2.4 mA
|I
out
|
v
4.0 mA
|I
out
|
v
5.2 mA
ÎÎ
Î
3.0
4.5
6.0
ÎÎ
Î
0.26
0.26
0.26
ÎÎÎ
Î
Î
Î
0.33
0.33
0.33
ÎÎ
Î
0.4
0.4
0.4
Î
Î
ÎÎ
Î
I
in
ООООООО
Î
Maximum Input Leakage
Current
ООООООО
Î
V
in
= V
CC
or GND
ÎÎ
Î
6.0
ÎÎ
Î
± 0.1
ÎÎÎ
Î
Î
Î
± 1.0
ÎÎ
Î
± 1.0
Î
Î
µA
I
CC
Maximum Quiescent Supply
Current (per Package)
V
in
= V
CC
or GND
I
out
= 0 µA
6.0
2.0
ÎÎÎ
20
80
µA
NOTE: Information on typical parametric values can be found in Chapter 2 of the ON Semiconductor High–Speed CMOS Data Book
(DL129/D).
AC ELECTRICAL CHARACTERISTICS (C
L
= 50 pF, Input t
r
= t
f
= 6.0 ns)
Guaranteed Limit
ÎÎÎ
Î
Symbol
ОООООООООООООО
Î
Parameter
ÎÎ
Î
V
CC
V
ÎÎ
Î
– 55 to
25
_
C
ÎÎÎ
Î
Î
Î
v
85
_
C
ÎÎ
Î
v
125
_
C
Î
Î
Unit
ÎÎÎ
Î
ÎÎÎ
Î
f
max
ОООООООООООООО
Î
ОООООООООООООО
Î
Maximum Clock Frequency (50% Duty Cycle)
(Figures 1 and 4)
ÎÎ
Î
ÎÎ
Î
2.0
3.0
4.5
6.0
ÎÎ
Î
ÎÎ
Î
6.0
15
30
35
ÎÎÎ
Î
Î
Î
Î
Î
Î
4.8
10
24
28
ÎÎ
Î
ÎÎ
Î
4.0
8.0
20
24
Î
Î
Î
Î
MHz
ÎÎÎ
Î
t
PLH
,
t
PHL
ОООООООООООООО
Î
Maximum Propagation Delay, Clock to Q or Q
(Figures 1 and 4)
ÎÎ
Î
2.0
3.0
4.5
6.0
ÎÎ
Î
100
75
20
17
ÎÎÎ
Î
Î
Î
125
90
25
21
ÎÎ
Î
150
120
30
26
Î
Î
ns
ÎÎÎ
Î
ÎÎÎ
Î
t
PLH
,
t
PHL
ОООООООООООООО
Î
ОООООООООООООО
Î
Maximum Propagation Delay, Set or Reset to Q or Q
(Figures 2 and 4)
ÎÎ
Î
ÎÎ
Î
2.0
3.0
4.5
6.0
ÎÎ
Î
ÎÎ
Î
105
80
21
18
ÎÎÎ
Î
Î
Î
Î
Î
Î
130
95
26
22
ÎÎ
Î
ÎÎ
Î
160
130
32
27
Î
Î
Î
Î
ns
ÎÎÎ
Î
ÎÎÎ
Î
t
TLH
,
t
THL
ОООООООООООООО
Î
ОООООООООООООО
Î
Maximum Output Transition Time, Any Output
(Figures 1 and 4)
ÎÎ
Î
ÎÎ
Î
2.0
3.0
4.5
6.0
ÎÎ
Î
ÎÎ
Î
75
30
15
13
ÎÎÎ
Î
Î
Î
Î
Î
Î
95
40
19
16
ÎÎ
Î
ÎÎ
Î
110
55
22
19
Î
Î
Î
Î
ns
C
in
Maximum Input Capacitance
—
10
ÎÎÎ
10
10
pF
NOTE: For propagation delays with loads other than 50 pF, and information on typical parametric values, see Chapter 2 of the ON
Semiconductor High–Speed CMOS Data Book (DL129/D).
Typical @ 25°C, V
CC
= 5.0 V
C
PD
Power Dissipation Capacitance (Per Flip–Flop)*
32
pF
*Used to determine the no–load dynamic power consumption: P
D
= C
PD
V
CC
2
f + I
CC
V
CC
. For load considerations, see Chapter 2 of the
ON Semiconductor High–Speed CMOS Data Book (DL129/D).
Loading...
+ 5 hidden pages
Privacy Policy Cookie Policy Terms of Use