MOTOROLA MC14053BFR1, MC14053BFR2, MC14052BFR1, MC14052BFR2, MC14053BFL1 Datasheet

...
0 (0)
Semiconductor Components Industries, LLC, 2000
March, 2000 – Rev. 3
1 Publication Order Number:
MC14051B/D
MC14051B, MC14052B,
MC14053B
Analog
Multiplexers/Demultiplexers
are digitally–controlled analog switches. The MC14051B effectively
implements an SP8T solid state switch, the MC14052B a DP4T, and
the MC14053B a Triple SPDT. All three devices feature low ON
impedance and very low OFF leakage current. Control of analog
signals up to the complete supply voltage range can be achieved.
Triple Diode Protection on Control Inputs
Switch Function is Break Before Make
Supply Voltage Range = 3.0 Vdc to 18 Vdc
Analog Voltage Range (V
DD
– V
EE
) = 3.0 to 18 V
Note: V
EE
must be
v
V
SS
Linearized Transfer Characteristics
Low–noise – 12 nV/Cycle, f 1.0 kHz Typical
Pin–for–Pin Replacement for CD4051, CD4052, and CD4053
For 4PDT Switch, See MC14551B
For Lower R
ON
, Use the HC4051, HC4052, or HC4053 High–Speed
CMOS Devices
MAXIMUM RATINGS (Note 1.)
Symbol
Parameter Value Unit
V
DD
DC Supply Voltage (Referenced
to V
EE
, V
SS
V
EE
)
0.5 to +18.0 V
V
in
, V
out
Input or Output Voltage Range
(DC or Transient) (Referen–
ced to V
SS
for Control Inputs
and V
EE
for Switch I/O)
0.5 to V
DD
+ 0.5 V
I
in
Input Current (DC or Transient)
per Control Pin
±10 mA
I
SW
Switch Through Current ±25 mA
P
D
Power Dissipation,
per Package (Note 2.)
500 mW
T
A
Ambient Temperature Range 55 to +125 °C
T
stg
Storage Temperature Range 65 to +150 °C
T
L
Lead Temperature
(8–Second Soldering)
260 °C
1. Maximum Ratings are those values beyond which damage to the device
may occur.
2. Temperature Derating:
Plastic “P and D/DW” Packages: – 7.0 mW/
_
C From 65
_
C T o 125
_
C
This device contains protection circuitry to guard against damage due to high
static voltages or electric fields. However, precautions must be taken to avoid
applications of any voltage higher than maximum rated voltages to this
high–impedance circuit. For proper operation, V
in
and V
out
should be constrained
to the range V
SS
v
(V
in
or V
out
)
v
V
DD
.
Unused inputs must always be tied to an appropriate logic voltage level (e.g.,
either V
SS
, V
EE
or V
DD
). Unused outputs must be left open.
http://onsemi.com
XX = Specific Device Code
A = Assembly Location
WL or L = Wafer Lot
YY or Y = Year
WW or W = Work Week
MARKING
DIAGRAMS
1
16
PDIP–16
P SUFFIX
CASE 648
MC140XXBCP
AWLYYWW
SOIC–16
D SUFFIX
CASE 751B
1
16
140XXB
AWLYWW
SOEIAJ–16
F SUFFIX
CASE 966
1
16
MC140XXB
AWLYWW
TSSOP–16
DT SUFFIX
CASE 948F
14
0XXB
ALYW
1
16
See detailed ordering and shipping information in the package
dimensions section on page 12 of this data sheet.
ORDERING INFORMATION
MC14051B, MC14052B, MC14053B
http://onsemi.com
2
MC14051B
8–Channel Analog
Multiplexer/Demultiplexer
MC14052B
Dual 4–Channel Analog
Multiplexer/Demultiplexer
MC14053B
Triple 2–Channel Analog
Multiplexer/Demultiplexer
V
DD
= PIN 16
V
SS
= PIN 8
V
EE
= PIN 7
Note: Control Inputs referenced to V
SS
, Analog Inputs and Outputs reference to V
EE
. V
EE
must be V
SS
.
INHIBIT
A
B
C
X0
X1
X2
X3
X4
X5
X6
X7
X
4
2
5
1
12
15
14
13
9
10
11
6
CONTROLS
SWITCHES
IN/OUT
COMMON
OUT/IN
3
4
2
5
1
11
15
14
12
9
10
6
CONTROLS
SWITCHES
IN/OUT
13
3
COMMONS
OUT/IN
X
Y
V
DD
= PIN 16
V
SS
= PIN 8
V
EE
= PIN 7
3
5
1
2
13
12
9
10
11
6
CONTROLS
SWITCHES
IN/OUT
14
15
4
X
Y
Z
COMMONS
OUT/IN
V
DD
= PIN 16
V
SS
= PIN 8
V
EE
= PIN 7
INHIBIT
A
B
X0
X1
X2
X3
Y0
Y1
Y2
Y3
INHIBIT
A
B
C
X0
Y0
Y1
Z0
Z1
X1
PIN ASSIGMENT
MC14051B MC14052B MC14053B
13
14
15
16
9
10
11
125
4
3
2
1
8
7
6
X3
X0
X1
X2
V
DD
C
B
A
X7
X
X6
X4
V
SS
V
EE
INH
X5
13
14
15
16
9
10
11
125
4
3
2
1
8
7
6
X0
X
X1
X2
V
DD
B
A
X3
Y3
Y
Y2
Y0
V
SS
V
EE
INH
Y1
13
14
15
16
9
10
11
125
4
3
2
1
8
7
6
X0
X1
X
Y
V
DD
C
B
A
Z
Z1
Y0
Y1
V
SS
V
EE
INH
Z0
MC14051B, MC14052B, MC14053B
http://onsemi.com
3
ELECTRICAL CHARACTERISTICS
– 55
_
C
25
_
C
125
_
C
Characteristic
Symbol
V
DD
Test Conditions
Min
Max
Min
Typ
(3.)
Max
Min
Max
Unit
SUPPLY REQUIREMENTS (Voltages Referenced to V
EE
)
Power Supply Voltage
Range
V
DD
V
DD
– 3.0 V
SS
V
EE
3.0
18
3.0
18
3.0
18
V
ОООООО
Î
ОООООО
Î
ОООООО
Î
Quiescent Current Per
Package
ÎÎ
Î
ÎÎ
Î
ÎÎ
Î
I
DD
5.0
10
15
ООООО
Î
ООООО
Î
ООООО
Î
Control Inputs:
V
in
= V
SS
or V
DD
,
Switch I/O: V
EE
v
V
I/O
v
V
DD
, and V
switch
v
500 mV
(4.)
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
5.0
10
20
ÎÎ
Î
ÎÎ
Î
ÎÎ
Î
0.005
0.010
0.015
Î
Î
Î
Î
Î
Î
5.0
10
20
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
150
300
600
µA
ОООООО
Î
ОООООО
Î
Total Supply Current
(Dynamic Plus
Quiescent, Per Package
ÎÎ
Î
ÎÎ
Î
I
D(AV)
5.0
10
15
ООООО
Î
ООООО
Î
T
A
= 25
_
C only (The
channel component,
(V
in
– V
out
)/R
on
, is
not included.)
ООООООООООООО
Î
ООООООООООООО
Î
(0.07 µA/kHz) f + I
DD
Typical (0.20 µA/kHz) f + I
DD
(0.36 µA/kHz) f + I
DD
µA
CONTROL INPUTS — INHIBIT, A, B, C (Voltages Referenced to V
SS
)
ОООООО
Î
Low–Level Input Voltage
ÎÎ
Î
V
IL
5.0
10
15
ООООО
Î
R
on
= per spec,
I
off
= per spec
Î
Î
Î
Î
1.5
3.0
4.0
ÎÎ
Î
2.25
4.50
6.75
Î
Î
1.5
3.0
4.0
Î
Î
Î
Î
1.5
3.0
4.0
V
ОООООО
Î
ОООООО
Î
High–Level Input Voltage
ÎÎ
Î
ÎÎ
Î
V
IH
5.0
10
15
ООООО
Î
ООООО
Î
R
on
= per spec,
I
off
= per spec
Î
Î
Î
Î
3.5
7.0
11
Î
Î
Î
Î
3.5
7.0
11
ÎÎ
Î
ÎÎ
Î
2.75
5.50
8.25
Î
Î
Î
Î
Î
Î
Î
Î
3.5
7.0
11
Î
Î
Î
Î
V
Input Leakage Current
I
in
15
V
in
= 0 or V
DD
± 0.1
±0.00001
± 0.1
1.0
µA
Input Capacitance
C
in
5.0
7.5
pF
SWITCHES IN/OUT AND COMMONS OUT/IN — X, Y, Z (Voltages Referenced to V
EE
)
ОООООО
Î
ОООООО
Î
Recommended
Peak–to–Peak Voltage
Into or Out of the Switch
ÎÎ
Î
ÎÎ
Î
V
I/O
ООООО
Î
ООООО
Î
Channel On or Off
Î
Î
Î
Î
0
Î
Î
Î
Î
V
DD
0
ÎÎ
Î
ÎÎ
Î
Î
Î
Î
Î
V
DD
Î
Î
Î
Î
0
Î
Î
Î
Î
V
DD
V
PP
ОООООО
Î
Recommended Static or
Dynamic Voltage Across
the Switch
(4.)
(Figure 5)
ÎÎ
Î
V
switch
ООООО
Î
Channel On
Î
Î
0
Î
Î
600
0
ÎÎ
Î
Î
Î
600
Î
Î
0
Î
Î
300
mV
Output Offset Voltage
V
OO
V
in
= 0 V, No Load
10
µV
ОООООО
Î
ОООООО
Î
ON Resistance
ÎÎ
Î
ÎÎ
Î
R
on
5.0
10
15
ООООО
Î
ООООО
Î
V
switch
v
500 mV
(4.)
V
in
= V
IL
or V
IH
(Control), and V
in
=
0 to V
DD
(Switch)
Î
Î
Î
Î
Î
Î
Î
Î
800
400
220
ÎÎ
Î
ÎÎ
Î
250
120
80
Î
Î
Î
Î
1050
500
280
Î
Î
Î
Î
Î
Î
Î
Î
1200
520
300
ОООООО
Î
ON Resistance Between
Any Two Channels in the
Same Package
ÎÎ
Î
R
on
5.0
10
15
ООООО
Î
Î
Î
Î
Î
70
50
45
ÎÎ
Î
25
10
10
Î
Î
70
50
45
Î
Î
Î
Î
135
95
65
ОООООО
Î
ОООООО
Î
Off–Channel Leakage
Current (Figure 10)
ÎÎ
Î
ÎÎ
Î
I
off
15
ООООО
Î
ООООО
Î
V
in
= V
IL
or V
IH
(Control) Channel to
Channel or Any One
Channel
Î
Î
Î
Î
Î
Î
Î
Î
± 100
ÎÎ
Î
ÎÎ
Î
± 0.05
Î
Î
Î
Î
± 100
Î
Î
Î
Î
Î
Î
Î
Î
±1000
nA
Capacitance, Switch I/O
C
I/O
Inhibit = V
DD
10
pF
ОООООО
Î
ОООООО
Î
Capacitance, Common O/I
ÎÎ
Î
ÎÎ
Î
C
O/I
ООООО
Î
ООООО
Î
Inhibit = V
DD
(MC14051B)
(MC14052B)
(MC14053B)
Î
Î
Î
Î
Î
Î
Î
Î
ÎÎ
Î
ÎÎ
Î
60
32
17
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
pF
ОООООО
Î
Capacitance, Feedthrough
(Channel Off)
ÎÎ
Î
C
I/O
ООООО
Î
Pins Not Adjacent
Pins Adjacent
Î
Î
Î
Î
ÎÎ
Î
0.15
0.47
Î
Î
Î
Î
Î
Î
pF
3. Data labeled “Typ” is not to be used for design purposes, but is intended as an indication of the IC’s potential performance.
4. For voltage drops across the switch (V
switch
) > 600 mV ( > 300 mV at high temperature), excessive V
DD
current may be drawn, i.e. the
current out of the switch may contain both V
DD
and switch input components. The reliability of the device will be unaffected unless the
Maximum Ratings are exceeded. (See first page of this data sheet.)
MC14051B, MC14052B, MC14053B
http://onsemi.com
4
ELECTRICAL CHARACTERISTICS
(5.)
(C
L
= 50 pF, T
A
= 25
_
C) (V
EE
v
V
SS
unless otherwise indicated)
Characteristic
Symbol
V
DD
– V
EE
Vdc
Typ
(6.)
All Types
Max
Unit
ООООООООООООО
Î
ООООООООООООО
Î
ООООООООООООО
Î
Propagation Delay Times (Figure 6)
Switch Input to Switch Output (R
L
= 10 k)
MC14051
t
PLH
, t
PHL
= (0.17 ns/pF) C
L
+ 26.5 ns
t
PLH
, t
PHL
= (0.08 ns/pF) C
L
+ 11 ns
t
PLH
, t
PHL
= (0.06 ns/pF) C
L
+ 9.0 ns
ÎÎÎ
Î
ÎÎÎ
Î
ÎÎÎ
Î
t
PLH
, t
PHL
ÎÎÎ
Î
ÎÎÎ
Î
ÎÎÎ
Î
5.0
10
15
ÎÎÎ
Î
ÎÎÎ
Î
ÎÎÎ
Î
35
15
12
ÎÎÎ
Î
ÎÎÎ
Î
ÎÎÎ
Î
90
40
30
Î
Î
Î
Î
Î
Î
ns
ООООООООООООО
Î
ООООООООООООО
Î
MC14052
t
PLH
, t
PHL
= (0.17 ns/pF) C
L
+ 21.5 ns
t
PLH
, t
PHL
= (0.08 ns/pF) C
L
+ 8.0 ns
t
PLH
, t
PHL
= (0.06 ns/pF) C
L
+ 7.0 ns
ÎÎÎ
Î
ÎÎÎ
Î
ÎÎÎ
Î
ÎÎÎ
Î
5.0
10
15
ÎÎÎ
Î
ÎÎÎ
Î
30
12
10
ÎÎÎ
Î
ÎÎÎ
Î
75
30
25
Î
Î
Î
Î
ns
ООООООООООООО
Î
ООООООООООООО
Î
MC14053
t
PLH
, t
PHL
= (0.17 ns/pF) C
L
+ 16.5 ns
t
PLH
, t
PHL
= (0.08 ns/pF) C
L
+ 4.0 ns
t
PLH
, t
PHL
= (0.06 ns/pF) C
L
+ 3.0 ns
ÎÎÎ
Î
ÎÎÎ
Î
ÎÎÎ
Î
ÎÎÎ
Î
5.0
10
15
ÎÎÎ
Î
ÎÎÎ
Î
25
8.0
6.0
ÎÎÎ
Î
ÎÎÎ
Î
65
20
15
Î
Î
Î
Î
ns
ООООООООООООО
Î
ООООООООООООО
Î
ООООООООООООО
Î
Inhibit to Output (R
L
= 10 k, V
EE
= V
SS
)
Output “1” or “0” to High Impedance, or
High Impedance to “1” or “0” Level
MC14051B
ÎÎÎ
Î
ÎÎÎ
Î
ÎÎÎ
Î
t
PHZ
, t
PLZ
,
t
PZH
, t
PZL
ÎÎÎ
Î
ÎÎÎ
Î
ÎÎÎ
Î
5.0
10
15
ÎÎÎ
Î
ÎÎÎ
Î
ÎÎÎ
Î
350
170
140
ÎÎÎ
Î
ÎÎÎ
Î
ÎÎÎ
Î
700
340
280
Î
Î
Î
Î
Î
Î
ns
ООООООООООООО
Î
MC14052B
ÎÎÎ
Î
ÎÎÎ
Î
5.0
10
15
ÎÎÎ
Î
300
155
125
ÎÎÎ
Î
600
310
250
Î
Î
ns
ООООООООООООО
Î
MC14053B
ÎÎÎ
Î
ÎÎÎ
Î
5.0
10
15
ÎÎÎ
Î
275
140
110
ÎÎÎ
Î
550
280
220
Î
Î
ns
ООООООООООООО
Î
ООООООООООООО
Î
Control Input to Output (R
L
= 10 k, V
EE
= V
SS
)
MC14051B
ÎÎÎ
Î
ÎÎÎ
Î
t
PLH
, t
PHL
ÎÎÎ
Î
ÎÎÎ
Î
5.0
10
15
ÎÎÎ
Î
ÎÎÎ
Î
360
160
120
ÎÎÎ
Î
ÎÎÎ
Î
720
320
240
Î
Î
Î
Î
ns
ООООООООООООО
Î
MC14052B
ÎÎÎ
Î
ÎÎÎ
Î
5.0
10
15
ÎÎÎ
Î
325
130
90
ÎÎÎ
Î
650
260
180
Î
Î
ns
ООООООООООООО
Î
MC14053B
ÎÎÎ
Î
ÎÎÎ
Î
5.0
10
15
ÎÎÎ
Î
300
120
80
ÎÎÎ
Î
600
240
160
Î
Î
ns
ООООООООООООО
Î
Second Harmonic Distortion
(R
L
= 10K, f = 1 kHz) V
in
= 5 V
PP
ÎÎÎ
Î
ÎÎÎ
Î
10
ÎÎÎ
Î
0.07
ÎÎÎ
Î
Î
Î
%
ООООООООООООО
Î
Bandwidth (Figure 7)
(R
L
= 1 k, V
in
= 1/2 (V
DD
–V
EE
) p–p, C
L
= 50pF
20 Log (V
out
/V
in
) = – 3 dB)
ÎÎÎ
Î
BW
ÎÎÎ
Î
10
ÎÎÎ
Î
17
ÎÎÎ
Î
Î
Î
MHz
ООООООООООООО
Î
ООООООООООООО
Î
ООООООООООООО
Î
Off Channel Feedthrough Attenuation (Figure 7)
R
L
= 1K, V
in
= 1/2 (V
DD
– V
EE
) p–p
f
in
= 4.5 MHz — MC14051B
f
in
= 30 MHz — MC14052B
f
in
= 55 MHz — MC14053B
ÎÎÎ
Î
ÎÎÎ
Î
ÎÎÎ
Î
ÎÎÎ
Î
ÎÎÎ
Î
ÎÎÎ
Î
10
ÎÎÎ
Î
ÎÎÎ
Î
ÎÎÎ
Î
– 50
ÎÎÎ
Î
ÎÎÎ
Î
ÎÎÎ
Î
Î
Î
Î
Î
Î
Î
dB
ООООООООООООО
Î
Channel Separation (Figure 8)
(R
L
= 1 k, V
in
= 1/2 (V
DD
–V
EE
) p–p,
f
in
= 3.0 MHz
ÎÎÎ
Î
ÎÎÎ
Î
10
ÎÎÎ
Î
– 50
ÎÎÎ
Î
Î
Î
dB
ООООООООООООО
Î
Crosstalk, Control Input to Common O/I (Figure 9)
(R
1
= 1 k, R
L
= 10 k
Control t
TLH
= t
THL
= 20 ns, Inhibit = V
SS
)
ÎÎÎ
Î
ÎÎÎ
Î
10
ÎÎÎ
Î
75
ÎÎÎ
Î
Î
Î
mV
5. The formulas given are for the typical characteristics only at 25
_
C.
6. Data labelled “Typ” is not lo be used for design purposes but In intended as an indication of the IC’s potential performance.
Loading...
+ 8 hidden pages