Motorola MC10H161P, MC10H161FN, MC10H161L Datasheet

0 (0)

MOTOROLA

SEMICONDUCTOR TECHNICAL DATA

Binary to 1-8 Decoder (Low)

MC10H161

 

The MC10H161 provides parallel decoding of a three bit binary word to one of eight lines. The MC10H161 is useful in high±speed multiplexer/demultiplexer applications.

The MC10H161 is designed to decode a three bit input word to one of eight output lines. The MC10H161 output will be low when selected while all other output are high. The enable inputs, when either or both are high, force all outputs high.

The MC10H161 is a true parallel decoder. This eliminates unequal parallel path delay times found in other decoder designs. These devices are ideally suited for multiplexer/demultiplexer applications.

Propagation Delay, 1.0 ns Typical

Power Dissipation, 315 mW Typical (same as MECL 10K)

Improved Noise Margin 150 mV (Over Operating Voltage and Temperature Range)

Voltage Compensated

MECL 10K±Compatible

MAXIMUM RATINGS

Characteristic

 

 

 

Symbol

 

 

 

Rating

 

 

Unit

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Power Supply (VCC = 0)

 

 

 

 

 

VEE

 

 

±8.0 to 0

 

 

Vdc

Input Voltage (VCC = 0)

 

 

 

 

 

VI

 

 

0 to VEE

 

 

Vdc

Output Current Ð Continuous

 

 

 

 

Iout

 

 

50

 

 

mA

Ð Surge

 

 

 

 

 

 

 

 

100

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Operating Temperature Range

 

 

 

 

TA

 

 

0 to +75

 

 

 

°C

Storage Temperature Range Ð Plastic

 

 

 

Tstg

 

±55 to +150

 

 

°C

 

 

Ð Ceramic

 

 

 

 

 

±55 to +165

 

 

°C

 

 

 

 

 

 

 

 

 

 

 

 

 

ELECTRICAL CHARACTERISTICS (VEE = ±5.2 V ±5%) (See Note)

 

 

 

 

 

0°

 

 

25°

 

 

75°

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Characteristic

 

Symbol

Min

Max

 

Min

Max

 

Min

Max

 

Unit

 

 

 

 

 

 

 

 

 

 

 

 

 

Power Supply Current

 

IE

Ð

84

 

Ð

76

 

Ð

84

 

mA

Input Current High

 

IinH

Ð

465

 

Ð

275

 

Ð

275

 

μA

Input Current Low

 

IinL

0.5

Ð

 

 

0.5

Ð

 

0.3

Ð

 

 

μA

High Output Voltage

 

VOH

±1.02

±0.84

 

±0.98

±0.81

 

±0.92

±0.735

 

Vdc

Low Output Voltage

 

VOL

±1.95

±1.63

 

±1.95

±1.63

 

±1.95

±1.60

 

Vdc

High Input Voltage

 

VIH

±1.17

±0.84

 

±1.13

±0.81

 

±1.07

±0.735

 

Vdc

Low Input Voltage

 

VIL

±1.95

±1.48

 

±1.95

±1.48

 

±1.95

±1.45

 

Vdc

AC PARAMETERS

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Propagation Delay

 

tpd

 

 

 

 

 

 

 

 

 

 

 

 

ns

Data

 

 

0.6

2.0

 

0.65

2.1

 

0.7

2.2

 

 

Enable

 

 

0.8

2.3

 

0.8

2.4

 

0.9

2.5

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Rise Time

 

tr

0.55

1.7

 

0.65

1.8

 

0.7

1.9

 

ns

Fall Time

 

tf

0.55

1.7

 

0.65

1.8

 

0.7

1.9

 

ns

L SUFFIX

CERAMIC PACKAGE

CASE 620±10

P SUFFIX

PLASTIC PACKAGE

CASE 648±08

FN SUFFIX

PLCC

CASE 775±02

LOGIC DIAGRAM

E0 2

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

E1

15

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

6 Q0

VCC1 = Pin 1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

VCC2 = Pin 16

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

5 Q1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

VEE = Pin 8

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

4 Q2

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

A 7

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

3 Q3

 

B 9

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

13 Q4

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

12 Q5

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

C 14

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

11

Q6

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

10 Q7

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

TRUTH TABLE

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

ENABLE

INPUTS

 

 

 

 

 

 

OUTPUTS

 

INPUTS

 

 

 

 

 

 

 

E1

E0

C

B

A

 

Q0

Q1

Q2

Q3

Q4

Q5

Q6

Q7

L

L

L

L

L

L

H

H

H

H

H

H

H

L

L

L

L

H

H

L

H

H

H

H

H

H

L

L

L

H

L

H

H

L

H

H

H

H

H

L

L

L

H

H

H

H

H

L

H

H

H

H

L

L

H

L

L

H

H

H

H

L

H

H

H

L

L

H

L

H

H

H

H

H

H

L

H

H

L

L

H

H

L

H

H

H

H

H

H

L

H

L

L

H

H

H

H

H

H

H

H

H

H

L

H

X

X

X

X

H

H

H

H

H

H

H

H

X

H

X

X

X

H

H

H

H

H

H

H

H

DIP

PIN ASSIGNMENT

VCC1

 

1

 

16

 

 

VCC2

 

 

 

 

 

2

 

15

 

 

 

 

 

 

 

 

E0

 

 

 

 

E1

 

 

 

Q3

 

3

 

14

 

 

C

 

 

 

Q2

 

4

 

13

 

 

Q4

 

 

 

Q1

 

5

 

12

 

 

Q5

 

 

 

 

6

 

11

 

 

Q0

 

 

 

 

Q6

 

 

 

A

 

7

 

10

 

 

Q7

 

 

 

VEE

 

8

 

9

 

 

B

 

 

 

 

 

 

 

 

Pin assignment is for Dual±in±Line Package.

NOTE:

 

For PLCC pin assignment, see the Pin Conversion

Each MECL 10H series circuit has been designed to meet the dc specifications shown in the test table,

Tables on page 6±11 of the Motorola MECL Data

after thermal equilibrium has been established. The circuit is in a test socket or mounted on a printed circuit

 

Book (DL122/D).

board and transverse air flow greater than 500 Iinear fpm is maintained. Outputs are terminated through

 

 

 

a 50±ohm resistor to ±2.0 volts.

 

 

 

3/93

 

 

 

Motorola, Inc. 1996

2±249

REV 5

Motorola MC10H161P, MC10H161FN, MC10H161L Datasheet

MC10H161

TYPICAL APPLICATIONS

FIGURE 1 Ð HIGH SPEED 16±BIT MULTIPLEXER/DEMULTIPLEXER

Control Selection

S0

 

 

15 14 13 12 11 10

9

8

7

6

5

4

3

2

1

0

S1

MC10H136

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

CR

 

 

 

 

 

 

 

 

 

 

 

 

 

A

B

C

D

 

 

 

 

 

 

 

 

 

 

 

 

 

 

E1

 

 

 

E1

 

 

 

 

 

 

 

 

 

 

 

C

MC10H164

 

 

C

 

MC10H164

 

 

 

 

 

 

B

 

 

B

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

A

D0

 

 

A

 

 

D0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

S0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

S1

S0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

S1

MC10H136

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

CR

 

 

 

 

 

 

 

 

 

 

 

 

 

 

CR

A

B

C

D

 

 

 

 

 

 

 

 

 

 

 

 

 

 

E1

E0

 

 

E1

 

 

E0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

C

MC10H161

 

 

C

MC10H161

 

 

 

 

 

 

B

 

 

B

 

 

 

Start/Stop

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

A

 

 

 

A

 

 

 

 

 

 

 

 

 

 

 

15 14 1312 11 10

9

8

7

6

5

4

3

2

1

0

FIGURE 2 Ð 1±OF±64 LINE MULTIPLEXER

14

 

MSB

 

Q7

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Q6

 

 

 

 

 

 

 

 

 

 

 

 

Q5

 

 

 

 

 

MC10H161

Q4

 

 

9

 

 

Q3

 

 

 

 

 

 

 

 

 

Q2

 

 

 

 

 

 

Q1

 

 

7

 

LSB

 

Q0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

The Bit chosen is dependent on six±bit code present on inputs 7, 9, 14 of the MC10H161 and the A, B, C inputs of the MC10H164.

A B C

E

Dout

MC10H164

A B C

E

Dout

MC10H164

A B C

E

Dout

MC10H164

A B C

E

Dout

MC10H164

A B C

E

Dout

MC10H164

A B C

E

Dout

MC10H164

A B C

E

Dout

MC10H164

A B C

E

Dout

MC10H164

MOTOROLA

2±250

MECL Data

 

 

DL122 Ð Rev 6

Loading...
+ 2 hidden pages