NEC Electronics Inc UPA672T Datasheet

Loading...
NEC Electronics Inc UPA672T Datasheet

DATA SHEET

MOS FIELD EFFECT TRANSISTOR

μPA672T

N-CHANNEL MOS FET ARRAY

FOR SWITCHING

The μPA672T is a super-mini-mold device provided with two MOS FET elements. It achieves high-density mounting and saves mounting costs.

FEATURES

Two MOS FET circuits in package the same size as SC-70

Automatic mounting supported

PACKAGE DIMENSIONS (in millimeters)

 

 

0.2 –0+0.1

 

0.15

+0.1

 

 

 

 

–0.05

±0.1

±0.1

6

5

4

 

 

 

 

0 to 0.1

2.1

1.25

 

 

 

1

2

3

 

 

 

 

 

 

0.65

0.65

 

0.7

 

 

 

 

1.30.9 ±0.1

2.0±0.2

 

 

PIN CONNECTION

 

 

 

 

 

 

 

6

 

 

 

5

4

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

1.

Source 1 (S1)

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

2.

Gate 1

(G1)

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

3.

Drain 2

(D2)

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

4.

Source 2 (S2)

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

5.

Gate 2

(G2)

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

6.

Drain 1

(D1)

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Marking: MA

 

 

 

1

 

 

 

2

3

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

ABSOLUTE MAXIMUM RATINGS (TA = 25 ˚C)

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

PARAMETER

SYMBOL

TEST CONDITIONS

 

 

 

 

 

 

 

 

 

RATINGS

 

 

UNIT

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Drain to Source Voltage

VDSS

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

50

 

 

V

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Gate to Source Voltage

VGSS

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

±7.0

 

 

V

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Drain Current (DC)

ID(DC)

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

100

 

 

mA

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Drain Current (pulse)

ID(pulse)

PW 10 ms, Duty Cycle 50 %

 

 

 

 

 

 

 

 

 

200

 

 

mA

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Total Power Dissipation

PT

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

200 (Total)

 

 

mW

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Channel Temperature

Tch

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

150

 

 

˚C

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Storage Temperature

Tstg

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

–55 to +150

 

˚C

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Document No. G11259EJ1V0DS00 (1st edition)

 

 

Date Published June 1996 P

 

 

Printed in Japan

©

1996

 

 

 

 

 

 

 

 

μPA672T

 

ELECTRICAL CHARACTERISTICS (TA = 25 ˚C)

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

PARAMETER

SYMBOL

TEST CONDITIONS

MIN.

TYP.

MAX.

UNIT

 

 

 

 

 

 

 

 

 

 

 

Drain Cut-off Current

IDSS

VDS = 50 V, VGS = 0

 

 

10

μA

 

 

 

 

 

 

 

 

 

 

 

Gate Leakage Current

IGSS

VGS = ±7.0 V, VDS = 0

 

 

±5.0

μA

 

 

 

 

 

 

 

 

 

 

 

Gate Cut-off Voltage

VGS(off)

VDS = 3.0 V, ID = 1.0 μA

0.7

1.0

1.5

V

 

 

 

 

 

 

 

 

 

 

 

Forward Transfer Admittance

|yfs|

VDS = 3.0 V, ID = 10 mA

20

 

 

mS

 

 

 

 

 

 

 

 

 

 

 

Drain to Source On-State Resistance

RDS(on)1

VGS = 2.5 V, ID = 10 mA

 

20

40

Ω

 

 

 

 

 

 

 

 

 

 

 

Drain to Source On-State Resistance

RDS(on)2

VGS = 4.0 V, ID = 10 mA

 

15

20

Ω

 

 

 

 

 

 

 

 

 

 

 

Input Capacitance

Ciss

VDS = 3.0 V, VGS = 0, f = 1.0 MHz

 

6

 

pF

 

 

 

 

 

 

 

 

 

 

 

Output Capacitance

Coss

 

 

8

 

pF

 

 

 

 

 

 

 

 

 

 

 

Reverse Transfer Capacitance

Crss

 

 

1.2

 

pF

 

 

 

 

 

 

 

 

 

 

 

Turn-On Delay Time

td(on)

VDD = 3 V, ID = 20 mA, VGS(on) = 3 V,

 

9

 

ns

 

 

 

 

RG = 10 Ω, RL = 120 Ω

 

 

 

 

 

 

Rise Time

tr

 

50

 

ns

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Turn-Off Delay Time

td(off)

 

 

20

 

ns

 

 

 

 

 

 

 

 

 

 

 

Fall Time

tf

 

 

40

 

ns

 

 

 

 

 

 

 

 

 

 

SWITCHING TIME MEASUREMENT CIRCUIT AND CONDITIONS

 

 

VGS

 

 

 

90 %

RL

Gate

 

 

 

VGS(on)

 

10 %

 

 

DUT

voltage

0

 

 

 

 

waveform

 

 

 

 

 

 

 

 

 

 

VDD

 

 

 

90 %

 

 

RG

 

ID

 

 

90 %

 

 

 

 

 

 

 

 

 

PG.

 

 

 

 

ID

 

 

Drain

0

10 %

 

 

10 %

 

current

 

 

 

 

 

 

waveform

 

 

 

 

 

VGS

 

 

td(on)

tr

td(off)

tf

0

 

 

 

 

 

 

τ

 

 

 

ton

 

toff

 

 

 

 

 

 

τ = 1μs

 

 

 

 

 

 

Duty Cycle 1 %

 

 

 

 

 

 

2

+ 4 hidden pages