ANALOG DEVICES AD5628, AD5648, AD5668 Service Manual

V

/

8通道、12/14/16位SPI电压输出

denseDAC，内置5 ppm/°C片

AD5628/AD5648/AD5668

内基准电压源

特性

低功耗、小尺寸、引脚兼容的8通道DAC
AD5668：16位

AD5628/AD5648/AD5668

AD5648：14位
AD5628：12位
14引脚/16引脚TSSOP和16引脚LFCSP封装

1.25 V/2.5 V、5 ppm/ºC片内基准电压源

关断模式下的功耗：400 nA (5 V)，200 nA (3 V)
电源电压范围：2.7 V至5.5 V
通过设计保证单调性
上电复位至零电平或中间电平
3种关断功能
硬件LDAC和LDAC 覆盖功能
CLR 功能，清零至可编程编码
轨到轨工作

SCLK

SYNC

DIN

1

RU-16 PACKAGE ONLY

LDAC

INTERFACE

LOGIC

1

LDAC

CLR

REGISTER

REGISTER

REGISTER

REGISTER

REGISTER

REGISTER

REGISTER

REGISTER

POWER-ON

1

应用

过程控制
数据采集系统
便携式电池供电仪表
数字增益和失调电压调整
可编程电压源和电流源
可编程衰减器

概述

AD5628/AD5648/AD5668分别是低功耗、8通道、12/14/16
位缓冲电压输出DAC，采用2.7 V至5.5 V单电源供电，通过
设计保证单调性。AD5668和AD5628提供4 mm × 4 mm
LFCSP和16引脚TSSOP两种封装，AD5648提供14引脚和16
引脚TSSOP两种封装。

AD5628/AD5648/AD5668内置一个片内基准电压源，内部
增益为2。AD5628-1/AD5648-1/AD5668-1内置一个1.25 V、

5 ppm/°C基准电压源，满量程输出范围可达到2.5 V；
AD5628-2/AD5648-2/AD5668-2和AD5668-3内置一个2.5
V、5 ppm/°C基准电压源，满量程输出范围可达到5 V。上

电时，片内基准电压源关闭，因而可以使用外部基准电压
源。内部基准电压源通过软件写操作来使能。

上述器件内置一个上电复位电路，确保DAC上电后输出0
V(AD5628-1/AD5648-1/AD5668-1、AD5628-2/AD5648-2/

Rev. E

Information furnished by Analog Devices is believed to be accurate and reliable. However, no
responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other
rights of third parties that may result from its use. Specications subject to change without notice. No
license is granted by implication or otherwise under any patent or patent rights of Analog Devices.
Trademarks and registered trademarks are th

ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供
的最新英文版数据手册。

e property of their respective owners.

AD5668-2)或中间电平(AD5668-3)并保持该电平，直到执
行一次有效的写操作为止。此外还具有各通道独立关断特
性，在关断模式下，器件在5 V时的功耗降至400 nA，并提
供软件可选的输出负载。利用LDAC功能可以同时更新所
有DAC的输出，用户也可以选择要同时更新的DAC通道。
另外还有一个异步CLR功能，可以将所有DAC更新至一个
用户可编程的编码：零电平、中间电平或满量程。

AD5628/AD5648/AD5668采用多功能三线式串行接口，能
够以最高50 MHz的时钟速率工作，并与标准SPI®、QSPI™、
MICROWIRE™、DSP接口标准兼容。它内置片内精密输出
放大器，能够实现轨到轨输出摆幅。

产品聚焦

1. 8通道、12/14/16位DAC。

2. 1.25 V/2.5 V、5 ppm/ºC片内基准电压源。

3. 提供14引脚/16引脚TSSOP和16引脚LFCSP封装。

4. 上电复位至0 V或中间电平。

5. 关断功能。关断模式下，3 V时DAC的典型功耗为
200 nA，5 V时为400 nA。

One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A.
Tel: [phone] www.analog.com
Fax: [phone] ©2005–2011 Analog Devices, Inc. All rights reserved.

V

INPUT

INPUT

INPUT

INPUT

INPUT

INPUT

INPUT

INPUT

RESET

DD

功能框图

REFIN

DAC

DAC

DAC

DAC

DAC

DAC

DAC

DAC

图1.

STRING

DAC A

STRING

DAC B

STRING

DAC C

STRING

DAC D

STRING

DAC E

STRING

DAC F

STRING

DAC G

STRING

DAC H

REGISTER

REGISTER

REGISTER

REGISTER

REGISTER

REGISTER

REGISTER

REGISTER

V

REFOUT

1.25V/2.5V
REF

BUFFER

BUFFER

BUFFER

BUFFER

BUFFER

BUFFER

BUFFER

BUFFER

POWER-DOWN

LOGIC

GND

V

OUT

V

OUT

V

OUT

V

OUT

V

OUT

V

OUT

V

OUT

V

OUT

A

B

C

D

E

F

G

H

05302-001

AD5628/AD5648/AD5668

目录

特性.....................................................................................................1

应用.....................................................................................................1

功能框图............................................................................................1

概述.....................................................................................................1

产品聚焦............................................................................................1

修订历史............................................................................................2

技术规格............................................................................................3

交流特性 .......................................................................................6

时序特性 .......................................................................................7

绝对最大额定值............................................................................... 8

ESD警告 ........................................................................................8

引脚配置和功能描述 ......................................................................9

典型工作特性 .................................................................................10

术语...................................................................................................18

工作原理..........................................................................................20

数模转换部分.............................................................................20

修订历史

2011年1月—修订版D至修订版E

更改表1的AD5628相对精度、零编码误差、失调误差

和基准电压TC参数 .......................................................................3

更改表2的AD5628相对精度、零编码误差、

失调误差和基准电压TC参数........................................................5

更改表3的输出电压建立时间.......................................................6

增加图53；重新排序 ....................................................................17

更改“输出放大器”部分.................................................................21

更改“订购指南”部分.....................................................................28

2010年9月—修订版C至修订版D

修改标题............................................................................................1

增加16引脚LFCSP封装............................................................ 通篇

更改表1 ..............................................................................................3

更改表2 ..............................................................................................5

更改表3 ..............................................................................................6

更改表4 ..............................................................................................7

删除表5中的SnPb ............................................................................8

增加图5；重新排序 ........................................................................9

更改表6 ..............................................................................................9

更换“典型工作特性”部分 ............................................................10

更改“上电复位”部分.....................................................................23

更新“外形尺寸”部分.....................................................................26

更改“订购指南”部分.....................................................................28

电阻串..........................................................................................20

内部基准电压源 ........................................................................20

输出放大器 .................................................................................21

串行接口 .....................................................................................21

输入移位寄存器 ........................................................................22

SYNC 中断 ..................................................................................22

内部基准电压源寄存器 ...........................................................23

上电复位 .....................................................................................23

关断模式 .....................................................................................23

清零编码寄存器 ........................................................................23

LDAC 功能..................................................................................25

电源旁路和接地 ........................................................................25

外形尺寸..........................................................................................26

订购指南 .....................................................................................28

2010年1月—修订版B至修订版C

更改图3 ............................................................................................10

更改“订购指南”部分.....................................................................28

2009年2月—修订版A至修订版B

更改表1的基准电流参数................................................................3

更改表1的I

(正常模式)参数 .......................................................4

DD

更改表2的基准电流参数................................................................5

更改表2的I

(正常模式)参数 .......................................................6

DD

2005年11月—修订版0至修订版A

更改“技术规格”部分.......................................................................3

2005年10月—修订版0：初始版

Rev. E | Page 2 of 28

AD5628/AD5648/AD5668

技术规格

VDD = 4.5 V至5.5 V，RL = 2 kΩ接GND，CL = 200 pF接GND，V

表1

1

A级

参数 单位 条件/注释

静态性能

2

AD5628

分辨率
相对精度
微分非线性

最小值 典型值 最大值

12 12
±0.5 ±4 ±0.5 ±1 LSB
±0.25 ±0.25 LSB

最小值 典型值 最大值

AD5648

分辨率
相对精度
微分非线性

14 14
±2 ±8 ±2 ±4 LSB
±0.5 ±0.5 LSB

AD5668

分辨率
相对精度
微分非线性

零编码误差
零编码误差漂移
满量程误差

增益误差
增益温度系数
失调误差
直流电源抑制比
直流串扰

16 16
±8 ±32 ±8 ±16 LSB
±1 ±1 LSB

6 19 6 19 mV
±2 ±2 µV/°C

−0.2 −1 −0.2 −1 % FSR

±1 ±1 % FSR
±2.5 ±2.5 ppm
±6 ±19 ±6 ±19 mV
–80 –80 dB
10 10 µV

(外部基准电压源)

5 5 µV/mA
10 10 µV

直流串扰

25 25 µV

(内部基准电压源)

10 10 µV/mA

输出特性

输出电压范围
容性负载稳定性

3

0 VDD 0 VDD V
2 2 nF RL = ∞
10 10 nF RL = 2 kΩ

直流输出阻抗
短路电流
上电时间

基准输入
基准电流
基准电压输入范围
基准输入阻抗

基准输出

输出电压
AD56x8-2, AD56x8-3
基准电压TC

3

0.5 0.5 Ω
30 30 mA VDD = 5 V
4 4 µs

40 55 40 55 µA
0 VDD 0 VDD V

14.6 14.6 kΩ

2.495 2.505 2.495 2.505 V
5 10 5 10 ppm/°C TSSOP
15 5 10 ppm/°C LFCSP

基准输出阻抗

7.5 7.5 kΩ

= VDD。除非另有说明，所有规格均相对于T

REFIN

1

B级

位

参见图8
通过设计保证单调性
(参见图11)

位

参见图7
通过设计保证单调性
(参见图10)

位

参见图6
通过设计保证单调性
(参见图9)
全0载入DAC寄存器(参见图25)

全1载入DAC寄存器
(参见图26)

FSR/°C

V

± 10%

DD

满量程输出变化引起；

R

= 2 kΩ接GND或V

L

负载电流变化引起
(各通道)关断引起
满量程输出变化引起；

R

= 2 kΩ接GND或V

L

负载电流变化引起

退出关断模式，V

= VDD = 5.5 V(各DAC通道)

V

REF

环境温度

DD

DD

DD

= 5 V

MIN至TMAX

而言。

Rev. E | Page 3 of 28

AD5628/AD5648/AD5668

参数 单位 条件/注释

逻辑输入

3

输入电流
低输入电压V
高输入电压V

INL

INH

引脚电容

电源要求

最小值 典型值 最大值

±3 ±3 µA

0.8 0.8 V VDD = 5 V
2 2 V VDD = 5 V
3 3 pF

VDD 4.5 5.5 4.5 5.5 V

A级

1

B级

1

最小值 典型值 最大值

所有数字输入

所有数字输入为0或VDD，
DAC启用，不包括负载电流

正常模式

IDD ( )4

VDD = 4.5 V 至 5.5 V 1.0 1.5 1.0 1.5 mA
VDD = 4.5 V 至 5.5 V 1.8 2.25 1.7 2.25 mA

= VDD和VIL = GND

V

IH

内部基准电压源关闭
内部基准电压源开启

IDD (全关断模式)5

= VDD和VIL = GND

VDD = 4.5 V to 5.5 V 0.4 1 0.4 1 µA

1

温度范围：−40°C至+105°C，典型值25°C。

2

线性度计算使用缩减的数据范围：AD5628(编码32到编码4064)；AD5648(编码128到编码16,256)；AD5668(编码512到编码65,024)。输出端无负载。

3

通过设计和特性保证，未经生产测试。

4

接口未启用。所有DAC启用。DAC输出端无负载。

5

所有8个DAC均关断。

V

IH

Rev. E | Page 4 of 28

VDD = 2.7 V至3.6 V，RL = 2 kΩ接GND，CL = 200 pF接GND，V

= VDD。除非另有说明，所有规格均相对于T

REFIN

AD5628/AD5648/AD5668

表2

1

A级

参数 单位 条件/注释

静态性能

2

AD5628

分辨率
相对精度
微分非线性

最小值 典型值 最大值

12 12
±0.5 ±4 ±0.5 ±1 LSB
±0.25 ±0.25 LSB

最小值 典型值 最大值

B级

1

位

参见图8
通过设计保证单调性
(参见图11)

AD5648

分辨率
相对精度
微分非线性

14 14

位

±2 ±8 ±2 ±4 LSB
±0.5 ±0.5 LSB

参见图7
通过设计保证单调性
(参见图10)

MIN至TMAX

而言。

AD5668

分辨率
相对精度
微分非线性

零编码误差
零编码误差漂移
满量程误差
增益误差
增益温度系数
失调误差
直流电源抑制比

直流串扰

3

3

(外部基准电压源)

直流串扰

3

(内部基准电压源)

输出特性

3

输出电压范围
容性负载稳定性

直流输出阻抗
短路电流
上电时间
基准输入
基准电流
基准电压输入范围
基准输入阻抗

基准输出

输出电压
AD5628/AD5648/AD5668-1
基准电压TC

3

基准输出阻抗

16 16
±8 ±32 ±8 ±16 LSB
±1 ±1 LSB

6 19 6 19 mV

位

参见图6
通过设计保证单调性(参见图9)

全0载入DAC寄存器(参见图25)

±2 ±2 µV/°C

−0.2 −1 −0.2 −1 % FSR

全1载入DAC寄存器(参见图26)

±1 ±1 % FSR
±2.5 ±2.5 ppm Of FSR/°C
±6 ±19 ±6 ±19 mV
–80 –80 dB VDD ± 10%

10 10 µV

5 5 µV/mA
10 10 µV
25 25 µV

10 10 µV/mA

满量程输出变化引起；

R

= 2 kΩ接GND或V

L

负载电流变化引起

(各通道)关断引起

满量程输出变化引起；

= 2 kΩ接GND或V

R

L

负载电流变化引起

0 VDD 0 VDD V
2 2 nF RL = ∞
10 10 nF RL = 2 kΩ

0.5 0.5 Ω
30 30 mA VDD = 3 V
4 4 µs

退出关断模式，VDD = 3 V

40 55 40 55 µA V

= VDD = 5.5 V

REF

0 VDD 0 VDD

14.6 14.6 kΩ

1.247 1.253 1.247 1.253 V

环境温度

5 15 5 15 ppm/°C TSSOP
15 5 15 ppm/°C LFCSP

7.5 7.5 kΩ

DD

DD

(各DAC通道)

Rev. E | Page 5 of 28

AD5628/AD5648/AD5668

参数 单位 条件/注释

逻辑输入

3

输入电流
低输入电压V
高输入电压V

INL

INH

引脚电容

电源要求

V

DD

最小值 典型值 最大值

±3 ±3 µA

0.8 0.8 V
2 2 V
3 3 pF

2.7 3.6 2.7 3.6 V

A级

1

B级

1

最小值 典型值 最大值

所有数字输入

V

= 3 V

DD

V

= 3 V

DD

所有数字输入为0或V

，DAC启用，

DD

不包括负载电流

IDD(正常模式
VDD = 2.7 V至3.6 V
V
I

= 2.7 V至3.6 V

DD

(全关断模式

DD

VDD = 2.7 V至3.6 V

1

温度范围：−40°C至+105°C，典型值25°C。

2

线性度计算使用缩减的数据范围：AD5628(编码32到编码4064)；AD5648(编码128到编码16256)；AD5668(编码512到编码65024)。输出端无负载。

3

通过设计和特性保证，未经生产测试。

4

接口未启用。所有DAC启用。DAC输出端无负载。

5

所有8个DAC均关断。

)4

1.0 1.5 1.0 1.5 mA

)5

1.8 2.25 1.7 2.25 mA

0.2 1 0.2 1 µA

V

= VDD和VIL = GND

IH

内部基准电压源关闭
内部基准电压源开启

V

= VDD和VIL = GND

IH

交流特性

VDD = 2.7 V至5.5 V，RL = 2 kΩ接GND，CL = 200 pF接GND，V

= VDD。除非另有说明，所有规格均相对于T

REFIN

MIN至TMAX

而言。

表3

1, 2

参数

输出电压建立时间
压摆率
数模转换毛刺脉冲

数字馈通
数字串扰
模拟串扰
DAC间串扰
乘法带宽
总谐波失真
输出噪声频谱密度

输出噪声

1

通过设计和特性保证，未经生产测试。

2

参见“术语”部分。

3

温度范围：−40°C至+105°C，典型值25°C。

单位 条件/注释

最小值 典型值 最大值

2.5 7 µs

1.2 V/µs
4 nV-s

19 nV-s

0.1 nV-s

0.2 nV-s

0.4 nV-s

0.8 nV-s
320 kHz

−80 dB
120 nV/√Hz
100 nV/√Hz
12

3

¼到¾量程建立到±2 LSB(16位分辨率)

主进位改变1 LSB(16位分辨率)(参见图41)

从编码0xEA00到编码0xE9FF(16位分辨率)

V

= 2 V ± 0.2 V p-p

REF

V

= 2 V ± 0.1 V p-p，频率 = 10 kHz

REF

DAC编码 = 0x8400(16位分辨率)，1 kHz
DAC编码 = 0x8400(16位分辨率)，10 kHz

0.1 Hz至10 Hz，DAC编码 = 0x0000

Rev. E | Page 6 of 28

AD5628/AD5648/AD5668

时序特性

所有输入信号均在tr = tf = 1 ns/V(10%到90%的VDD)情况下标定并从(VIL + VIH)/2电平起开始计时。参见图2。VDD = 2.7 V至5.5 V。

除非另有说明，所有规格均相对于T

MIN至TMAX

表4

的限值

= 2.7 V至5.5 V

参数

T

MIN、TMAX

V

DD

t1 1 20
t2 8
t3 8
t4 13

t5 4
t6 4
t7 0

t8 15
t9 13
t10 0
t11 10
t12 15
t13 5
t14 0
t15 300

1

VDD = 2.7 V至5.5 V时，最大SCLK频率为50 MHz。通过设计和特性保证，未经生产测试。

t

10

SCLK

t

8

SYNC

LDAC

DIN

1

DB31

而言。

单位 条件/注释

ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(典型值)

t

1

t

t

t

4

t

5

3

t

6

2

SCLK周期时间
SCLK高电平时间
SCLK低电平时间
SYNC 到SCLK下降沿建立时间

数据建立时间
数据保持时间
SCLK下降沿到SYNC上升沿
最小SYNC高电平时间

SYNC 上升沿到SCLK下降沿忽略
SCLK下降沿到SYNC下降沿忽略
LDAC 低电平脉冲宽度
SCLK下降沿到LDAC上升沿
CLR 低电平脉冲宽度
SCLK下降沿到LDAC下降沿
CLR 脉冲启动时间

t

9

t

7

DB0

t

11

t

14

2

LDAC

t

CLR

V

OUT

1

ASYNCHRONOUS LDAC UPDATE MODE.

2

SYNCHRONOUS LDAC UPDATE MODE.

13

t

12

t

15

05302-002

图2. 串行写入操作

Rev. E | Page 7 of 28

AD5628/AD5648/AD5668

绝对最大额定值

除非另有说明，TA = 25°C。

表5

参数 额定值

VDD至GND

数字输入电压至GND

至GND

V

OUT

V

REFIN/VREFOUT

至GND

工作温度范围
工业
存储温度范围

最大值)

结温(T

J

TSSOP封装
功耗

热阻

θ

JA

回流焊峰值温度

无铅

−0.3 V至+7 V

−0.3 V至V

−0.3 V至V

−0.3 V至V

−40°C至+105°C

−65°C至+150°C
150°C

(T

150.4°C/W

260°C

J MAX

DD

DD

DD

− TA)/θ

+ 0.3 V
+ 0.3 V
+ 0.3 V

JA

注意，超出上述绝对最大额定值可能会导致器件永久性损
坏。这只是额定最值，不表示在这些条件下或者在任何其
它超出本技术规范操作章节中所示规格的条件下，器件能
够正常工作。长期在绝对最大额定值条件下工作会影响器
件的可靠性。

ESD警告

ESD(静电放电)敏感器件。

带电器件和电路板可能会在没有察觉的情况下放电。
尽管本产品具有专利或专有保护电路，但在遇到高能
量ESD时，器件可能会损坏。因此，应当采取适当的
ESD防范措施，以避免器件性能下降或功能丧失。

Rev. E | Page 8 of 28

V

引脚配置和功能描述

AD5628/AD5648/AD5668

AD5628/AD5668

CNYS61

CADL

KLCS

NI
D
31

51

41

SYNC

V
V
V

V

V

REFIN/VREFOUT

OUT

OUT

OUT

OUT

V

DD

A
C
E
G

1

2

AD5628/

3

AD5648/

4

TOP VIEW

5

(Not to Scale)

6

7

14

SCLK

13

DIN

12

GND

11

V

OUT

V

10

OUT

9

V

OUT

8

V

OUT

图3. 14引脚TSSOP(RU-14) 图4. 16引脚TSSOP(RU-16) 图5. 16引脚LFCSP (CP-16-17)

表6. 引脚功能描述

引脚编号

14引脚
TSSOP

N/A

16引脚
TSSOP

1

16引脚
LFCSP

15

1 2 16

2 3 1 V

3 4 2 V
11 13 11 V
4 5 3 V
10 12 10 V
7 8 6

B
D
F
H

05302-003

引脚名称

LDAC

SYNC

DD

A

OUT

B

OUT

C

OUT

D

OUT

/

V

REFIN

V

REFOUT

LDAC
SYNC

V

V

OUT

V

OUT

V

OUT

V

OUT

REFIN/VREFOUT

DD

A
C
E
G

1

2

3

AD5628/
AD5648/

4

AD5668

5

TOP VIEW

6

(Not to Scale)

7

8

1

V

DD

2

A

V

16

SCLK

15

DIN

14

GND

13

V

B

OUT

12

D

V

OUT

11

V

F

OUT

10

H

V

OUT

9

CLR

05302-004

OUT

V

C

OUT

E

V

OUT

NOTES

1. EXPOSED PAD MUST BE TIED TO GND.

3
4

TOP VIEW

(Not to Scale)

7

6

5

TUOFER

RLC

G

TUO

V

V/

NIFER

V

GND

12
11

V

B

OUT

10

V

D

OUT

9

V

F

OUT

8
H

TUO

V

描述

发送脉冲使该引脚变为低电平后，当输入寄存器有新数据时，可以更新任意或全部
DAC寄存器。因此，所有DAC输出可以同时更新。也可以将该引脚永久接为低电平。

低电平有效控制输入。这是输入数据的帧同步信号。当SYNC变为低电平时，SCLK和

DIN缓冲器上电，输入移位寄存器使能。数据在后续32个时钟的下降沿读入。如果
SYNC在第32个下降沿之前变为高电平，SYNC的上升沿将用作中断，器件将忽略写入

序列。
电源输入引脚。这些器件可以采用2.7 V至5.5 V电源供电，电源应通过并联的10 μF电
容和0.1 μF电容去耦至GND。

DAC A的模拟输出电压。输出放大器能以轨到轨方式工作。
DAC B的模拟输出电压。输出放大器能以轨到轨方式工作。
DAC C的模拟输出电压。输出放大器能以轨到轨方式工作。
DAC D的模拟输出电压。输出放大器能以轨到轨方式工作。
AD5628/AD5648/AD5668有一个用于基准输入和输出的公用引脚。使用内部基准电压

源时，此引脚为基准输出。使用外部基准电压源时，此引脚为基准输入。此引脚默认
用作基准输入。

05302-005

N/A 9 7

CLR

异步清零输入。CLR输入对下降沿敏感。当CLR为低电平时，所有LDAC脉冲都被忽
略。当CLR有效时，输入寄存器和DAC寄存器更新为CLR编码寄存器内的数据：零电
平、中间电平或满量程。默认设置是输出清零至0 V。

5 6 4 V
9 11 9 V
6 7 5 V
8 10 8 V
12 14 12 GND
13 15 13 DIN

OUT

OUT

OUT

OUT

E
F
G
H

DAC E的模拟输出电压。输出放大器能以轨到轨方式工作。
DAC F的模拟输出电压。输出放大器能以轨到轨方式工作。
DAC G的模拟输出电压。输出放大器能以轨到轨方式工作。
DAC H的模拟输出电压。输出放大器能以轨到轨方式工作。

器件上所有电路的接地基准点。
串行数据输入。该器件有一个32位移位寄存器。数据在串行时钟输入的下降沿读入
寄存器。

14 16 14 SCLK

串行时钟输入。数据在串行时钟输入的下降沿读入移位寄存器。数据能够以最高50
MHz的速率传输。

EPAD EPAD

建议将裸露焊盘焊接到接地层。

Rev. E | Page 9 of 28