NEC Electronics Inc UPA1523BH Datasheet

Loading...
NEC Electronics Inc UPA1523BH Datasheet

DATA SHEET

COMPOUND FIELD EFFECT POWER TRANSISTOR

μPA1523B

P-CHANNEL POWER MOS FET ARRAY

SWITCHING

INDUSTRIAL USE

DESCRIPTION

The μPA1523B is P-channel Power MOS FET Array that built in 4 circuits designed for solenoid, motor and lamp driver.

FEATURES

Full Mold Package with 4 Circuits

–4 V driving is possible

Low On-state Resistance

RDS(on)1 = 0.8 Ω MAX. (@VGS = –10 V, ID = –1 A) RDS(on)2 = 1.3 Ω MAX. (@VGS = –4 V, ID = –1 A)

Low Input Capacitance Ciss = 190 pF TYP.

ORDERING INFORMATION

Type Number

Package

 

 

μPA1523BH

10 Pin SIP

 

 

ABSOLUTE MAXIMUM RATINGS (TA = 25 ˚C)

Drain to Source Voltage (VGS = 0)

VDSS

 

–60

V

Gate to Source Voltage (VDS = 0)

VGSS(AC)

 

±

20

V

 

 

 

 

 

 

Drain Current (DC)

ID(DC)

 

±

2.0

A/unit

 

 

 

 

 

 

 

Drain Current (pulse)

ID(pulse)

*1

±

8.0

A/unit

 

 

 

 

 

 

 

Total Power Dissipation

PT1

*2

 

 

28

W

Total Power Dissipation

PT2

*3

 

3.5

W

Channel Temperature

TCH

 

 

150

˚C

Storage Temperature

Tstg

 

–55 to + 150

˚C

Single Avalanche Current

IAS

*4

 

–2.0

A

Single Avalanche Energy

EAS

*4

 

0.4

mJ

PACKAGE DIMENSIONS

 

 

in millimeters

 

 

26.8 MAX.

4.0

 

 

 

 

10

 

 

 

 

2.5

 

 

 

10 MIN.

 

 

 

2.54

1.4

1.4 0.6 ± 0.1

0.5 ± 0.1

 

1 2 3 4 5 6 7 8 910

 

 

CONNECTION DIAGRAM

3

 

5

7

9

2

4

6

8

 

1

 

 

 

10

 

 

ELECTRODE CONNECTION

 

 

2, 4, 6, 8 : Gate

 

 

 

3, 5, 7, 9 : Drain

 

 

 

1, 10

: Source

 

*1

PW 10 μs, Duty Cycle 1%

*2

4 Circuits, TC = 25 ˚C

*3

4 Circuits, TA = 25 ˚C

*4

Starting TCH = 25 ˚C, VDD = –30 V, VGS = –20 V 0, RG = 25 Ω,

 

 

 

L = 100 μH

Build-in Gate Diodes are for protection from static electricity in handing.

In case high voltage over VGSS is applied, please append gate protection circuits.

The information in this document is subject to change without notice.

Document No.

G11331EJ1V0DS00

 

 

 

Date Published

May 1996 P

 

 

 

Printed in Japan

©

 

1996

 

 

 

 

 

 

μPA1523B

ELECTRICAL CHARACTERISTICS (TA = 25 ˚C)

CHARACTERISTIC

SYMBOL

TEST CONDITIONS

MIN.

TYP.

MAX.

UNIT

 

 

 

 

 

 

 

Drain Leakage Current

IDSS

VDS = –60 V, VGS = 0

 

 

–10

μA

 

 

 

 

 

 

 

Gate Leakage Current

IGSS

VGS = 20 V, VDS = 0

 

 

10

μA

 

 

±

 

 

±

 

Gate Cutoff Voltage

VGS(off)

VDS = –10 V, ID = –1.0 mA

–1.0

 

–2.0

V

 

 

 

 

 

 

 

Forward Transfer Admittance

| Yfs |

VDS = –10 V, ID = –1.0 A

0.8

 

 

S

 

 

 

 

 

 

 

Drain to Source ON-Resistance

RDS(on)1

VGS = –10 V, ID = –1.0 A

 

0.5

0.8

Ω

 

 

 

 

 

 

 

Drain to Source ON-Resistance

RDS(on)2

VGS = –4.0 V, ID = –1.0 A

 

0.8

1.3

Ω

 

 

 

 

 

 

 

Input Capacitance

Ciss

VDS = –10 V, VGS = 0, f = 1.0 MHz

 

190

 

pF

 

 

 

 

 

 

 

Output Capacitance

Coss

 

 

115

 

pF

 

 

 

 

 

 

 

Reverse Transfer Capacitance

Crss

 

 

43

 

pF

 

 

 

 

 

 

 

Turn-on Delay Time

td(on)

ID = –1.0 A, VGS(on) = –10 V,

 

8

 

ns

 

 

.

 

 

 

 

Rise Time

tr

 

53

 

ns

VDD =. –30 V, RL = 30 Ω

 

 

Turn-off Delay Time

td(off)

 

 

400

 

ns

 

 

 

 

 

 

 

Fall Time

tf

 

 

230

 

ns

 

 

 

 

 

 

 

Total Gate Charge

QG

VGS = –10 V, ID = –2.0 A, VDD = –48 V

 

10

 

nC

 

 

 

 

 

 

 

Gate to Source Charge

QGS

 

 

1.1

 

nC

 

 

 

 

 

 

 

Gate to Drain Charge

QGD

 

 

3.5

 

nC

 

 

 

 

 

 

 

Body Diode Forward Voltage

VF(S-D)

IF = 2.0 A, VGS = 0

 

1.0

 

V

 

 

 

 

 

 

 

Reverse Recovery Time

trr

IF = 2.0 A, VGS = 0, di/dt = 50 A/μs

 

180

 

ns

 

 

 

 

 

 

 

Reverse Recovery Charge

Qrr

 

 

250

 

nC

 

 

 

 

 

 

 

2

μPA1523B

Test Circuit 1 Avalanche Capability

 

 

D.U.T.

 

 

RG = 25 Ω

L

 

 

PG.

50

Ω

VDD

VGS = –20 V 0

 

 

 

BVDSS

IAS

VDS

ID

VDD

Starting TCH

Test Circuit 2 Switching Time

D.U.T.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

RL

VGS

VGS

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

90 %

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

RG

 

 

 

 

 

Wave

 

0 10 %

 

 

 

 

 

 

 

 

VGS(on)

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Form

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

PG.

 

 

 

 

RG = 10 Ω

 

 

 

 

VDD

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

ID (—)

 

 

 

 

90 %

 

 

 

 

 

 

90 %

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

ID

 

 

 

 

 

 

 

 

 

 

 

 

ID

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

10 %

 

 

 

 

 

 

 

 

 

 

 

10 %

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

VGS

 

 

 

 

 

 

 

 

 

 

 

 

 

Wave

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Form

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

td(on)

 

 

 

 

 

tr

td(off)

 

 

 

 

tf

 

 

t

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

ton

 

 

 

 

 

 

 

 

toff

 

 

 

 

t = 1 μ s

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Duty cycle 1 %

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Test Circuit 3 Gate Charge

 

D.U.T.

 

IG = 2 mA

RL

PG.

Ω

VDD

50

3

+ 5 hidden pages