Motorola MC68HC908AZ60AMFU, MC68HC908AZ60AVFU, MC68HC908AS60AVFU, MC68HC908AS60AVFN, MC68HC908AS60ACFN Datasheet
...
MC68HC908AZ60A/D
MC68HC908AZ60A
REV 2.0
MC68HC908AS60A
Technical Data
HCMOS
Microcontroller Unit
M68HC08M68H
C08M68HC08M
68HC08M68HC
MC68HC908AZ60A
MC68HC908AS60A
Technical Data — Rev 2.0
Motorola reserves the right to make changes without further notice to any products
herein. Motorola makes no warranty, representation or guarantee regarding the
suitability of its products for any particular purpose, nor does Motorola assume any
liability arising out of the application or use of any product or circuit, and specifically
disclaims any and all liability, including without limitation consequential or incidental
damages. "Typical" parameters which may be provided in Motorola data sheets and/or
specifications can and do vary in different applications and actual performance may
vary over time. All operating parameters, including "Typicals" must be validated for
each customer application by customer’s technical experts. Motorola does not convey
any license under its patent rights nor the rights of others. Motorola products are not
designed, intended, or authorized for use as components in systems intended for
surgical implant into the body, or other applications intended to support or sustain life,
or for any other application in which the failure of the Motorola product could create a
situation where personal injury or death may occur. Should Buyer purchase or use
Motorola products for any such unintended or unauthorized application, Buyer shall
indemnify and hold Motorola and its officers, employees, subsidiaries, affiliates, and
distributors harmless against all claims, costs, damages, and expenses, and
reasonable attorney fees arising out of, directly or indirectly, any claim of personal
injury or death associated with such unintended or unauthorized use, even if such claim
alleges that Motorola was negligent regarding the design or manufacture of the part.
Motorola, Inc. is an Equal Opportunity/Affirmative Action Employer.
Motorola and are registered trademarks of Motorola, Inc.
DigitalDNA is a trademark of Motorola, Inc. © Motorola, Inc., 2001
MC68HC908AZ60A — Rev 2.0 Technical Data
MOTOROLA 3
Technical Data MC68HC908AZ60A — Rev 2.0
4 MOTOROLA
Technical Data — MC68HC908AZ60A
Section 1. General Description . . . . . . . . . . . . . . . . . . . .31
Section 2. Memory Map . . . . . . . . . . . . . . . . . . . . . . . . . . 49
Section 3. RAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .63
Section 4. FLASH-1 Memory . . . . . . . . . . . . . . . . . . . . . . 65
Section 5. FLASH-2 Memory . . . . . . . . . . . . . . . . . . . . . . 77
Section 6. EEPROM-1 Memory. . . . . . . . . . . . . . . . . . . . .89
Section 7. EEPROM-2 Memory. . . . . . . . . . . . . . . . . . . . 109
Section 8. Central Processor Unit (CPU) . . . . . . . . . . . 129
Section 9. System Integration Module (SIM) . . . . . . . .147
List of Paragraphs
Section 10. Clock Generator Module (CGM) . . . . . . . . . 169
Section 11. Configuration Register (CONFIG-1). . . . . . 197
Section 12. Configuration Register (CONFIG-2). . . . . . 201
Section 13. Break Module (BRK) . . . . . . . . . . . . . . . . . . 203
Section 14. Monitor ROM (MON) . . . . . . . . . . . . . . . . . . 209
Section 15. Computer Operating Properly (COP) . . . .223
Section 16. Low Voltage Inhibit (LVI) . . . . . . . . . . . . . . 229
Section 17. External Interrupt Module (IRQ). . . . . . . . . 235
Section 18. Serial Communications Interface (SCI). . . 243
Section 19. Serial Peripheral Interface (SPI). . . . . . . . . 285
Section 20. Timer Interface Module B (TIMB) . . . . . . . . 317
MC68HC908AZ60A — Rev 2.0 Technical Data
MOTOROLA List of Paragraphs 5
List of Paragraphs
Section 21. Programmable Interrupt Timer (PIT) . . . . . 343
Section 22. Input/Output Ports . . . . . . . . . . . . . . . . . . . 353
Section 23. MSCAN Controller (MSCAN08) . . . . . . . . . 379
Section 24. Keyboard Module (KBD). . . . . . . . . . . . . . . 431
Section 25. Timer Interface Module A (TIMA) . . . . . . . . 441
Section 26. Analog-to-Digital Converter (ADC) . . . . . .471
Section 27. Byte Data Link Controller (BDLC) . . . . . . . 483
Section 28. Electrical Specifications. . . . . . . . . . . . . . . 529
Section 29. MC68HC908AS60 and MC68HC908AZ60 . 553
Technical Data MC68HC908AZ60A — Rev 2.0
6 List of Paragraphs MOTOROLA
Technical Data — MC68HC908AZ60A
Section 1. General Description
1.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .31
1.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .32
1.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .32
1.4 MCU Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .34
1.5 Pin Assignments. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .37
1.6 Ordering Information. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .48
Table of Contents
Section 2. Memory Map
2.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .49
2.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .49
2.3 I/O Section . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .54
2.4 Additional Status and Control Registers. . . . . . . . . . . . . . . . . .58
2.5 Vector Addresses and Priority . . . . . . . . . . . . . . . . . . . . . . . . .61
Section 3. RAM
3.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .63
3.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .63
3.3 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .63
Section 4. FLASH-1 Memory
4.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .65
4.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .65
MC68HC908AZ60A — Rev 2.0 Technical Data
MOTOROLA Table of Contents 7
Table of Contents
4.3 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .66
4.4 FLASH-1 Control and Block Protect Registers . . . . . . . . . . . . .67
4.5 FLASH-1 Block Protection . . . . . . . . . . . . . . . . . . . . . . . . . . . .70
4.6 FLASH-1 Mass Erase Operation . . . . . . . . . . . . . . . . . . . . . . .71
4.7 FLASH-1 Page Erase Operation . . . . . . . . . . . . . . . . . . . . . . .72
4.8 FLASH-1 Program Operation . . . . . . . . . . . . . . . . . . . . . . . . . .73
4.9 Low-Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .76
Section 5. FLASH-2 Memory
5.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .77
5.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .77
5.3 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .78
5.4 FLASH-2 Control and Block Protect Registers . . . . . . . . . . . . .79
5.5 FLASH-2 Block Protection . . . . . . . . . . . . . . . . . . . . . . . . . . . .82
5.6 FLASH-2 Mass Erase Operation . . . . . . . . . . . . . . . . . . . . . . .83
5.7 FLASH-2 Page Erase Operation . . . . . . . . . . . . . . . . . . . . . . .84
5.8 FLASH-2 Program Operation . . . . . . . . . . . . . . . . . . . . . . . . . .85
5.9 Low-Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .88
Section 6. EEPROM-1 Memory
6.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .89
6.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .90
6.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .90
6.4 EEPROM-1 Register Summary . . . . . . . . . . . . . . . . . . . . . . . .91
6.5 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .92
6.6 EEPROM-1 Register Descriptions . . . . . . . . . . . . . . . . . . . . . .99
6.7 Low-Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .107
Technical Data MC68HC908AZ60A — Rev 2.0
8 Table of Contents MOTOROLA
Table of Contents
Section 7. EEPROM-2 Memory
7.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .109
7.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .110
7.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .110
7.4 EEPROM-2 Register Summary . . . . . . . . . . . . . . . . . . . . . . .111
7.5 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .112
7.6 EEPROM-2 Register Descriptions . . . . . . . . . . . . . . . . . . . . .119
7.7 Low-Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .127
Section 8. Central Processor Unit (CPU)
8.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .129
8.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .129
8.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .130
8.4 CPU registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .130
8.5 Arithmetic/logic unit (ALU) . . . . . . . . . . . . . . . . . . . . . . . . . . .135
8.6 Low-power modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .136
8.7 CPU during break interrupts . . . . . . . . . . . . . . . . . . . . . . . . . .136
8.8 Instruction Set Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . .137
8.9 Opcode Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .145
Section 9. System Integration Module (SIM)
9.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .147
9.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .148
9.3 SIM Bus Clock Control and Generation . . . . . . . . . . . . . . . . .150
9.4 Reset and System Initialization. . . . . . . . . . . . . . . . . . . . . . . .152
9.5 SIM Counter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .156
9.6 Program Exception Control. . . . . . . . . . . . . . . . . . . . . . . . . . .157
MC68HC908AZ60A — Rev 2.0 Technical Data
MOTOROLA Table of Contents 9
Table of Contents
9.7 Low-Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .162
9.8 SIM Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .165
Section 10. Clock Generator Module (CGM)
10.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .169
10.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .170
10.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .170
10.4 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .171
10.5 I/O Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .181
10.6 CGM Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .183
10.7 Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .189
10.8 Low-Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .189
10.9 CGM During Break Interrupts . . . . . . . . . . . . . . . . . . . . . . . . .190
10.10 Acquisition/Lock Time Specifications . . . . . . . . . . . . . . . . . . .190
Section 11. Configuration Register (CONFIG-1)
11.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .197
11.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .197
11.3 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .197
Section 12. Configuration Register (CONFIG-2)
12.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .201
12.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .201
12.3 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .201
Section 13. Break Module (BRK)
13.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .203
13.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .203
Technical Data MC68HC908AZ60A — Rev 2.0
10 Table of Contents MOTOROLA
Table of Contents
13.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .203
13.4 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .204
13.5 Low-Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .206
13.6 Break Module Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . .207
Section 14. Monitor ROM (MON)
14.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .209
14.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .209
14.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .209
14.4 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .210
Section 15. Computer Operating Properly (COP)
15.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .223
15.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .223
15.3 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .224
15.4 I/O Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .225
15.5 COP Control Register. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .227
15.6 Interrupts. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .227
15.7 Monitor Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .227
15.8 Low-Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .227
15.9 COP Module During Break Interrupts. . . . . . . . . . . . . . . . . . .228
Section 16. Low Voltage Inhibit (LVI)
16.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .229
16.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .229
16.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .229
16.4 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .230
MC68HC908AZ60A — Rev 2.0 Technical Data
MOTOROLA Table of Contents 11
Table of Contents
16.5 LVI Status Register. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .233
16.6 LVI Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .233
16.7 Low-Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .234
Section 17. External Interrupt Module (IRQ)
17.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .235
17.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .235
17.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .235
17.4 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .236
17.5 IRQ Pin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .239
17.6 IRQ Module During Break Interrupts . . . . . . . . . . . . . . . . . . .240
17.7 IRQ Status and Control Register . . . . . . . . . . . . . . . . . . . . . .240
Section 18. Serial Communications Interface (SCI)
18.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .243
18.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .244
18.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .244
18.4 Pin Name Conventions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .245
18.5 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .245
18.6 Low-Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .263
18.7 SCI During Break Module Interrupts. . . . . . . . . . . . . . . . . . . .264
18.8 I/O Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .264
18.9 I/O Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .265
Section 19. Serial Peripheral Interface (SPI)
19.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .285
19.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .286
Technical Data MC68HC908AZ60A — Rev 2.0
12 Table of Contents MOTOROLA
Table of Contents
19.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .286
19.4 Pin Name and Register Name Conventions. . . . . . . . . . . . . .287
19.5 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .288
19.6 Transmission Formats . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .292
19.7 Error Conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .297
19.8 Interrupts. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .301
19.9 Queuing Transmission Data . . . . . . . . . . . . . . . . . . . . . . . . . .302
19.10 Resetting the SPI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .304
19.11 Low-Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .305
19.12 SPI During Break Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . .305
19.13 I/O Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .306
19.14 I/O Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .309
Section 20. Timer Interface Module B (TIMB)
20.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .317
20.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .318
20.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .318
20.4 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .321
20.5 Interrupts. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .328
20.6 Low-Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .329
20.7 TIMB During Break Interrupts. . . . . . . . . . . . . . . . . . . . . . . . .329
20.8 I/O Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .330
20.9 I/O Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .331
Section 21. Programmable Interrupt Timer (PIT)
21.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .343
21.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .343
MC68HC908AZ60A — Rev 2.0 Technical Data
MOTOROLA Table of Contents 13
Table of Contents
21.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .344
21.4 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .344
21.5 PIT Counter Prescaler . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .346
21.6 Low-Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .346
21.7 PIT During Break Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . .347
21.8 I/O Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .347
Section 22. Input/Output Ports
22.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .353
22.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .354
22.3 Port A . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .355
22.4 Port B . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .357
22.5 Port C . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .360
22.6 Port D . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .363
22.7 Port E . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .366
22.8 Port F . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .369
22.9 Port G . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .373
22.10 Port H . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .376
Section 23. MSCAN Controller (MSCAN08)
23.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .379
23.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .380
23.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .381
23.4 External Pins. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .382
23.5 Message Storage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .383
23.6 Identifier Acceptance Filter . . . . . . . . . . . . . . . . . . . . . . . . . . .388
23.7 Interrupts. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .392
Technical Data MC68HC908AZ60A — Rev 2.0
14 Table of Contents MOTOROLA
Table of Contents
23.8 Protocol Violation Protection. . . . . . . . . . . . . . . . . . . . . . . . . .394
23.9 Low Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .394
23.10 Timer Link. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .398
23.11 Clock System . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .399
23.12 Memory Map. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .402
23.13 Programmer’s Model of Message Storage . . . . . . . . . . . . . . .403
23.14 Programmer’s Model of Control Registers . . . . . . . . . . . . . . .408
Section 24. Keyboard Module (KBD)
24.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .431
24.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .431
24.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .432
24.4 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .432
24.5 Keyboard Initialization. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .435
24.6 Low-Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .436
24.7 Keyboard Module During Break Interrupts . . . . . . . . . . . . . . .436
24.8 I/O Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .437
Section 25. Timer Interface Module A (TIMA)
25.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .441
25.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .442
25.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .442
25.4 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .445
25.5 Interrupts. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .454
25.6 Low-Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .455
25.7 TIMA During Break Interrupts. . . . . . . . . . . . . . . . . . . . . . . . .455
25.8 I/O Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .456
MC68HC908AZ60A — Rev 2.0 Technical Data
MOTOROLA Table of Contents 15
Table of Contents
25.9 I/O Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .457
Section 26. Analog-to-Digital Converter (ADC)
26.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .471
26.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .472
26.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .472
26.4 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .472
26.5 Interrupts. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .475
26.6 Low-Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .475
26.7 I/O Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .476
26.8 I/O Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .477
Section 27. Byte Data Link Controller (BDLC)
27.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .483
27.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .484
27.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .484
27.4 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .485
27.5 BDLC MUX Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .490
27.6 BDLC Protocol Handler . . . . . . . . . . . . . . . . . . . . . . . . . . . . .506
27.7 BDLC CPU Interface. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .512
27.8 Low-Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .527
Section 28. Electrical Specifications
28.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .529
28.2 Electrical Specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . . .530
28.3 Mechanical Specifications . . . . . . . . . . . . . . . . . . . . . . . . . . .547
Technical Data MC68HC908AZ60A — Rev 2.0
16 Table of Contents MOTOROLA
Table of Contents
Section 29. MC68HC908AS60 and MC68HC908AZ60
29.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .553
29.2 Changes from the MC68HC908AS60 and MC68HC908AZ60
(non-A suffix devices) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .553
Revision History
Major Changes Between Revision 2.0 and Revision 1.0 . . . .559
Major Changes Between Revision 1.0 and Revision 0.0 . . . .559
MC68HC908AZ60A — Rev 2.0 Technical Data
MOTOROLA Table of Contents 17
Table of Contents
Technical Data MC68HC908AZ60A — Rev 2.0
18 Table of Contents MOTOROLA
Technical Data — MC68HC908AZ60A
Figure Title Page
1-1 MCU Block Diagram for the MC68HC908AZ60A (64-Pin QFP)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .35
1-2 MCU Block Diagram for the MC68HC908AS60A (64-Pin QFP
and 52-pin PLCC). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .36
1-3 MC68HC908AZ60A (64-Pin QFP) . . . . . . . . . . . . . . . . . . . . . .37
1-4 MC68HC908AS60A (64-Pin QFP) . . . . . . . . . . . . . . . . . . . . . .38
1-5 MC68HC908AS60A (52-Pin PLCC) . . . . . . . . . . . . . . . . . . . . .39
1-6 Power supply bypassing. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .40
2-1 Memory Map (Continued). . . . . . . . . . . . . . . . . . . . . . . . . . . . .53
2-2 I/O Data, Status and Control Registers . . . . . . . . . . . . . . . . . .54
2-3 Additional Status and Control Registers. . . . . . . . . . . . . . . . . .59
4-1 FLASH-1 Control Register (FL1CR) . . . . . . . . . . . . . . . . . . . . .67
4-2 FLASH-1 Block Protect Register (FL1BPR) . . . . . . . . . . . . . . .68
4-3 FLASH-1 Block Protect Start Address . . . . . . . . . . . . . . . . . . .69
4-4 FLASH Programming Algorithm Flowchart. . . . . . . . . . . . . . . .75
5-1 FLASH-2 Control Register (FL2CR) . . . . . . . . . . . . . . . . . . . . .79
5-2 FLASH-2 Block Protect Register (FL2BPR) . . . . . . . . . . . . . . .80
5-3 FLASH-2 Block Protect Start Address . . . . . . . . . . . . . . . . . . .81
5-4 FLASH Programming Algorithm Flowchart. . . . . . . . . . . . . . . .87
6-1 EEPROM-1 Register Summary . . . . . . . . . . . . . . . . . . . . . . . .91
6-2 EEPROM-1 Control Register (EE1CR). . . . . . . . . . . . . . . . . . .99
6-3 EEPROM-1 Array Configuration Register (EE1ACR). . . . . . .101
6-4 EEPROM-1 Nonvolatile Register (EE1NVR) . . . . . . . . . . . . .103
6-5 EE1DIV Divider High Register (EE1DIVH) . . . . . . . . . . . . . . .104
6-6 EE1DIV Divider Low Register (EE1DIVL). . . . . . . . . . . . . . . .104
6-7 EEPROM-1 Divider Non-Volatile Register High (EE1DIVHNVR))
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .106
6-8 EEPROM-1 Divider Non-Volatile Register Low (EE1DIVLNVR)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .106
List of Figures
MC68HC908AZ60A — Rev 2.0 Technical Data
MOTOROLA List of Figures 19
List of Figures
7-1 EEPROM-2 Register Summary . . . . . . . . . . . . . . . . . . . . . . .111
7-2 EEPROM-2 Control Register (EE2CR). . . . . . . . . . . . . . . . . .119
7-3 EEPROM-2 Array Configuration Register (EE2ACR). . . . . . .121
7-4 EEPROM-2 Nonvolatile Register (EE2NVR) . . . . . . . . . . . . .123
7-5 EE2DIV Divider High Register (EE2DIVH) . . . . . . . . . . . . . . .124
7-6 EE2DIV Divider Low Register (EE2DIVL). . . . . . . . . . . . . . . .124
7-7 EEPROM-2 Divider Non-Volatile Register High (EE2DIVHNVR))
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .126
7-8 EEPROM-2 Divider Non-Volatile Register Low (EE2DIVLNVR)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .126
8-1 CPU registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .130
8-2 Accumulator (A) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .131
8-3 Index register (H:X). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .131
8-4 Stack pointer (SP). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .132
8-5 Program counter (PC). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .133
8-6 Condition code register (CCR) . . . . . . . . . . . . . . . . . . . . . . . .133
9-1 SIM Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .149
9-2 SIM I/O Register Summary. . . . . . . . . . . . . . . . . . . . . . . . . . .149
9-3 CGM Clock Signals. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .151
9-4 External Reset Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .153
9-5 Internal Reset Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .153
9-6 Sources of Internal Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . .154
9-7 POR Recovery . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .155
9-8 Interrupt Entry. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .158
9-9 Interrupt Processing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .159
9-10 Interrupt Recovery . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .160
9-11 Interrupt Recognition Example . . . . . . . . . . . . . . . . . . . . . . . .161
9-12 Wait Mode Entry Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . .163
9-13 Wait Recovery from Interrupt or Break . . . . . . . . . . . . . . . . . .163
9-14 Wait Recovery from Internal Reset. . . . . . . . . . . . . . . . . . . . .164
9-15 Stop Mode Entry Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . .165
9-16 Stop Mode Recovery from Interrupt or Break. . . . . . . . . . . . .165
9-17 SIM Break Status Register (SBSR) . . . . . . . . . . . . . . . . . . . .166
9-18 SIM Reset Status Register (SRSR) . . . . . . . . . . . . . . . . . . . .167
9-19 SIM Break Flag Control Register (SBFCR) . . . . . . . . . . . . . .168
10-1 CGM Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .172
10-2 I/O Register Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .173
10-3 CGM External Connections . . . . . . . . . . . . . . . . . . . . . . . . . .181
Technical Data MC68HC908AZ60A — Rev 2.0
20 List of Figures MOTOROLA
List of Figures
10-4 PLL Control Register (PCTL) . . . . . . . . . . . . . . . . . . . . . . . . .183
10-5 PLL Bandwidth Control Register (PBWC) . . . . . . . . . . . . . . .185
10-6 PLL Programming Register (PPG) . . . . . . . . . . . . . . . . . . . . .187
11-1 Configuration Register (CONFIG-1) . . . . . . . . . . . . . . . . . . . .198
12-1 Configuration Register (CONFIG-2) . . . . . . . . . . . . . . . . . . . .201
13-1 Break Module Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . .204
13-2 I/O Register Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .205
13-3 Break Status and Control Register (BSCR) . . . . . . . . . . . . . .207
13-4 Break Address Registers (BRKH and BRKL) . . . . . . . . . . . . .208
14-1 Monitor Mode Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .211
14-2 Monitor Data Format. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .213
14-3 Sample Monitor Waveforms . . . . . . . . . . . . . . . . . . . . . . . . . .213
14-4 Read Transaction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .214
14-5 Break Transaction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .214
14-6 Monitor Mode Entry Timing. . . . . . . . . . . . . . . . . . . . . . . . . . .220
15-1 COP Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .225
15-2 COP Control Register (COPCTL). . . . . . . . . . . . . . . . . . . . . .227
16-1 LVI Module Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . .231
16-2 LVI I/O Register Summary . . . . . . . . . . . . . . . . . . . . . . . . . . .232
16-3 LVI Status Register (LVISR). . . . . . . . . . . . . . . . . . . . . . . . . .233
17-1 IRQ Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .236
17-2 IRQ Interrupt Flowchart . . . . . . . . . . . . . . . . . . . . . . . . . . . . .238
17-3 IRQ Status and Control Register (ISCR) . . . . . . . . . . . . . . . .240
18-1 SCI Module Block Diagram . . . . . . . . . . . . . . . . . . . . . . . .246
18-2 SCI I/O Register Summary . . . . . . . . . . . . . . . . . . . . . . . . . . .247
18-3 SCI Data Formats. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .248
18-4 SCI Transmitter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .250
18-5 SCI Transmitter I/O Register Summary . . . . . . . . . . . . . . . . .251
18-6 SCI Receiver Block Diagram . . . . . . . . . . . . . . . . . . . . . .254
18-7 SCI I/O Receiver Register Summary . . . . . . . . . . . . . . . . . . .255
18-8 Receiver Data Sampling. . . . . . . . . . . . . . . . . . . . . . . . . . . . .257
18-9 Slow Data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .259
18-10 Fast Data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .260
18-11 SCI Control Register 1 (SCC1). . . . . . . . . . . . . . . . . . . . . . . .266
18-12 SCI Control Register 2 (SCC2). . . . . . . . . . . . . . . . . . . . . . . .269
18-13 SCI Control Register 3 (SCC3). . . . . . . . . . . . . . . . . . . . . . . .272
18-14 SCI Status Register 1 (SCS1) . . . . . . . . . . . . . . . . . . . . . . . .274
18-15 Flag Clearing Sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . .276
MC68HC908AZ60A — Rev 2.0 Technical Data
MOTOROLA List of Figures 21
List of Figures
18-16 SCI Status Register 2 (SCS2) . . . . . . . . . . . . . . . . . . . . . . . .278
18-17 SCI Data Register (SCDR) . . . . . . . . . . . . . . . . . . . . . . . . . . .279
18-18 SCI Baud Rate Register (SCBR) . . . . . . . . . . . . . . . . . . . . . .279
19-1 SPI Module Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . .289
19-2 Full-Duplex Master-Slave Connections . . . . . . . . . . . . . . . . .290
19-3 Transmission Format (CPHA = 0) . . . . . . . . . . . . . . . . . . . . .293
19-4 Transmission Format (CPHA = 1) . . . . . . . . . . . . . . . . . . . . .294
19-5 Transmission Start Delay (Master) . . . . . . . . . . . . . . . . . . . . .296
19-6 Missed Read of Overflow Condition . . . . . . . . . . . . . . . . . . . .298
19-7 Clearing SPRF When OVRF Interrupt Is Not Enabled . . . . . .299
19-8 SPI Interrupt Request Generation . . . . . . . . . . . . . . . . . . . . .302
19-9 SPRF/SPTE CPU Interrupt Timing. . . . . . . . . . . . . . . . . . . . .303
19-10 CPHA/SS
Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .308
19-11 SPI Control Register (SPCR) . . . . . . . . . . . . . . . . . . . . . . . . .310
19-12 SPI Status and Control Register (SPSCR). . . . . . . . . . . . . . .313
19-13 SPI Data Register (SPDR) . . . . . . . . . . . . . . . . . . . . . . . . . . .316
20-1 TIMB Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .319
20-2 TIMB I/O Register Summary. . . . . . . . . . . . . . . . . . . . . . . . . .320
20-3 PWM Period and Pulse Width . . . . . . . . . . . . . . . . . . . . . . . .325
20-4 TIMB Status and Control Register (TBSC). . . . . . . . . . . . . . .331
20-5 TIMB Counter Registers (TBCNTH and TBCNTL) . . . . . . . . .334
20-6 TIMB Counter Modulo Registers (TBMODH and TBMODL) . 335
20-7 TIMB Channel Status and Control Registers (TBSC0–TBSC1)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .336
20-8 CHxMAX Latency . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .340
20-9 TIMB Channel Registers (TBCH0H/L–TBCH1H/L) . . . . . . . .341
21-1 PIT Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .344
21-2 PIT I/O Register Summary . . . . . . . . . . . . . . . . . . . . . . . . . . .345
21-3 PIT Status and Control Register (PSC) . . . . . . . . . . . . . . . . .348
21-4 PIT Counter Registers (PCNTH–PCNTL). . . . . . . . . . . . . . . .350
21-5 PIT Counter Modulo Registers (PMODH–PMODL) . . . . . . . .351
22-1 I/O Port Register Summary. . . . . . . . . . . . . . . . . . . . . . . . . . .354
22-2 Port A Data Register (PTA) . . . . . . . . . . . . . . . . . . . . . . . . . .355
22-3 Data Direction Register A (DDRA) . . . . . . . . . . . . . . . . . . . . .355
22-4 Port A I/O Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .356
22-5 Port B Data Register (PTB) . . . . . . . . . . . . . . . . . . . . . . . . . .357
22-6 Data Direction Register B (DDRB) . . . . . . . . . . . . . . . . . . . . .358
22-7 Port B I/O Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .359
Technical Data MC68HC908AZ60A — Rev 2.0
22 List of Figures MOTOROLA
List of Figures
22-8 Port C Data Register (PTC) . . . . . . . . . . . . . . . . . . . . . . . . . .360
22-9 Data Direction Register C (DDRC) . . . . . . . . . . . . . . . . . . . . .361
22-10 Port C I/O Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .362
22-11 Port D Data Register (PTD) . . . . . . . . . . . . . . . . . . . . . . . . . .363
22-12 Data Direction Register D (DDRD) . . . . . . . . . . . . . . . . . . . . .364
22-13 Port D I/O Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .365
22-14 Port E Data Register (PTE) . . . . . . . . . . . . . . . . . . . . . . . . . .366
22-15 Data Direction Register E (DDRE) . . . . . . . . . . . . . . . . . . . . .368
22-16 Port E I/O Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .369
22-17 Port F Data Register (PTF). . . . . . . . . . . . . . . . . . . . . . . . . . .370
22-18 Data Direction Register F (DDRF) . . . . . . . . . . . . . . . . . . . . .371
22-19 Port F I/O Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .372
22-20 Port G Data Register (PTG) . . . . . . . . . . . . . . . . . . . . . . . . . .373
22-21 Data Direction Register G (DDRG). . . . . . . . . . . . . . . . . . . . .374
22-22 Port G I/O Circuit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .374
22-23 Port H Data Register (PTH) . . . . . . . . . . . . . . . . . . . . . . . . . .376
22-24 Data Direction Register H (DDRH) . . . . . . . . . . . . . . . . . . . . .377
22-25 Port H I/O Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .377
23-1 The CAN System . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .382
23-2 User Model for Message Buffer Organization. . . . . . . . . . . . .386
23-3 Single 32-Bit Maskable Identifier Acceptance Filter . . . . . . . .389
23-4 Dual 16-Bit Maskable Acceptance Filters . . . . . . . . . . . . . . . .390
23-5 Quadruple 8-Bit Maskable Acceptance Filters . . . . . . . . . . . .391
23-6 Sleep Request/Acknowledge Cycle . . . . . . . . . . . . . . . . . . . .396
23-7 Clocking Scheme . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .399
23-8 Segments within the Bit Time . . . . . . . . . . . . . . . . . . . . . . . . .401
23-9 MSCAN08 Memory Map. . . . . . . . . . . . . . . . . . . . . . . . . . . . .402
23-10 Message Buffer Organization . . . . . . . . . . . . . . . . . . . . . . . . .403
23-11 Receive/Transmit Message Buffer Extended Identifier (IDRn)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .405
23-12 Standard Identifier Mapping . . . . . . . . . . . . . . . . . . . . . . . . . .406
23-13 Transmit Buffer Priority Register (TBPR) . . . . . . . . . . . . . . . .408
23-14 MSCAN08 Control Register Structure . . . . . . . . . . . . . . . . . .409
23-15 Module Control Register 0 (CMCR0) . . . . . . . . . . . . . . . . . . .411
23-16 Module Control Register (CMCR1). . . . . . . . . . . . . . . . . . . . .413
23-17 Bus Timing Register 0 (CBTR0) . . . . . . . . . . . . . . . . . . . . . . .414
23-18 Bus Timing Register 1 (CBTR1) . . . . . . . . . . . . . . . . . . . . . . .415
23-19 Receiver Flag Register (CRFLG) . . . . . . . . . . . . . . . . . . . . . .417
MC68HC908AZ60A — Rev 2.0 Technical Data
MOTOROLA List of Figures 23
List of Figures
23-20 Receiver Interrupt Enable Register (CRIER) . . . . . . . . . . . . .420
23-21 Transmitter Flag Register (CTFLG) . . . . . . . . . . . . . . . . . . . .421
23-22 Transmitter Control Register (CTCR) . . . . . . . . . . . . . . . . . . .423
23-23 Identifier Acceptance Control Register (CIDAC). . . . . . . . . . .424
23-24 Receiver Error Counter (CRXERR) . . . . . . . . . . . . . . . . . . . .425
23-25 Transmit Error Counter (CTXERR). . . . . . . . . . . . . . . . . . . . .426
23-26 Identifier Acceptance Registers (CIDAR0–CIDAR3) . . . . . . .427
23-27 Identifier Mask Registers (CIDMR0–CIDMR3) . . . . . . . . . . . .428
24-1 Keyboard Module Block Diagram . . . . . . . . . . . . . . . . . . . .433
24-2 I/O Register Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .433
24-3 Keyboard Status and Control Register (KBSCR) . . . . . . . . . .437
24-4 Keyboard Interrupt Enable Register (KBIER) . . . . . . . . . . . . .438
25-1 TIMA Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .443
25-2 TIMA I/O Register Summary. . . . . . . . . . . . . . . . . . . . . . . . . .444
25-3 PWM Period and Pulse Width . . . . . . . . . . . . . . . . . . . . . . . .450
25-4 TIMA Status and Control Register (TASC). . . . . . . . . . . . . . .457
25-5 TIMA Counter Registers (TACNTH and TACNTL) . . . . . . . . .460
25-6 TIMA Counter Modulo Registers (TAMODH and TAMODL) . 461
25-7 TIMA Channel Status and Control Registers (TASC0–TASC5)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .462
25-8 CHxMAX Latency . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .467
25-9 TIMA Channel Registers (TACH0H/L–TACH5H/L) . . . . . . . .468
26-1 ADC Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .473
26-2 ADC Status and Control Register (ADSCR). . . . . . . . . . . . . .477
26-3 ADC Data Register (ADR) . . . . . . . . . . . . . . . . . . . . . . . . . . .480
26-4 ADC Input Clock Register (ADICLK) . . . . . . . . . . . . . . . . . . .480
27-1 BDLC Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .486
27-2 BDLC Operating Modes State Diagram . . . . . . . . . . . . . . . . .487
27-3 BDLC Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .490
27-4 BDLC Rx Digital Filter Block Diagram . . . . . . . . . . . . . . . . . .491
27-5 J1850 Bus Message Format (VPW) . . . . . . . . . . . . . . . . . . . .493
27-6 J1850 VPW Symbols with Nominal Symbol Times. . . . . . . . .498
27-7 J1850 VPW Received Passive Symbol Times . . . . . . . . . . . .501
27-8 J1850 VPW Received Passive EOF and IFS Symbol Times .502
27-9 J1850 VPW Received Active Symbol Times . . . . . . . . . . . . .503
27-10 J1850 VPW Received BREAK Symbol Times . . . . . . . . . . . .504
27-11 J1850 VPW Bitwise Arbitrations . . . . . . . . . . . . . . . . . . . . . . .505
27-12 BDLC Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .506
Technical Data MC68HC908AZ60A — Rev 2.0
24 List of Figures MOTOROLA
List of Figures
27-13 BDLC Protocol Handler Outline . . . . . . . . . . . . . . . . . . . . . . .507
27-14 BDLC Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .512
27-15 BDLC Analog and Roundtrip Delay Register (BARD) . . . . . .513
27-16 BDLC Control Register 1 (BCR1) . . . . . . . . . . . . . . . . . . . . . .514
27-17 BDLC Control Register 2 (BCR2) . . . . . . . . . . . . . . . . . . . . . .517
27-18 Types of In-Frame Response (IFR) . . . . . . . . . . . . . . . . . . . .520
27-19 BDLC State Vector Register (BSVR) . . . . . . . . . . . . . . . . . . .524
27-20 BDLC Data Register (BDR) . . . . . . . . . . . . . . . . . . . . . . . . . .526
28-1 SPI Master Timing Diagram . . . . . . . . . . . . . . . . . . . . . . . . . .537
28-2 SPI Slave Timing Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . .538
28-3 BDLC Variable Pulse Width Modulation (VPW) Symbol Timing
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .545
MC68HC908AZ60A — Rev 2.0 Technical Data
MOTOROLA List of Figures 25
List of Figures
Technical Data MC68HC908AZ60A — Rev 2.0
26 List of Figures MOTOROLA
Technical Data — MC68HC908AZ60A
Table Title Page
1-1 External Pins Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .44
1-3 Clock Source Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .47
1-2 Clock Signal Naming Conventions . . . . . . . . . . . . . . . . . . . . . .47
1-4 MC Order Numbers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .48
2-1 Vector Addresses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .61
6-1 EEPROM-1 Array Address Blocks . . . . . . . . . . . . . . . . . . . . . .94
6-2 Example Selective Bit Programming Description . . . . . . . . . . .95
6-3 EEPROM-1 Program/Erase Mode Select. . . . . . . . . . . . . . . . .99
6-4 EEPROM-1 Block Protect and Security Summary . . . . . . . . .102
7-1 EEPROM-2 Array Address Blocks . . . . . . . . . . . . . . . . . . . . .114
7-2 Example Selective Bit Programming Description . . . . . . . . . .115
7-3 EEPROM-2 Program/Erase Mode Select. . . . . . . . . . . . . . . .120
7-4 EEPROM-2 Block Protect and Security Summary . . . . . . . . .122
8-1 Instruction Set Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . .137
8-2 Opcode Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .146
9-1 I/O Register Address Summary . . . . . . . . . . . . . . . . . . . . . . .150
9-2 Signal Name Conventions . . . . . . . . . . . . . . . . . . . . . . . . . . .150
9-3 PIN Bit Set Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .152
10-1 I/O Register Address Summary . . . . . . . . . . . . . . . . . . . . . . .173
10-2 Variable Definitions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .177
10-3 VCO Frequency Multiplier (N) Selection. . . . . . . . . . . . . . . . .188
13-1 I/O Register Address Summary . . . . . . . . . . . . . . . . . . . . . . .205
14-1 Mode Selection. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .212
14-2 Mode Differences . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .213
14-3 READ (Read Memory) Command . . . . . . . . . . . . . . . . . . . . .215
14-4 WRITE (Write Memory) Command. . . . . . . . . . . . . . . . . . . . .216
14-5 IREAD (Indexed Read) Command . . . . . . . . . . . . . . . . . . . . .216
14-6 IWRITE (Indexed Write) Command . . . . . . . . . . . . . . . . . . . .217
14-7 READSP (Read Stack Pointer) Command. . . . . . . . . . . . . . .217
List of Tables
MC68HC908AZ60A — Rev 2.0 Technical Data
MOTOROLA List of Tables 27
List of Tables
14-8 RUN (Run User Program) Command . . . . . . . . . . . . . . . . . . .218
14-9 MC68HC908AS60A Monitor Baud Rate Selection. . . . . . . . .218
14-10 MC68HC908AZ60A Monitor Baud Rate Selection . . . . . . . .219
16-1 LVIOUT Bit Indication . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .233
17-1 IRQ I/O Register Summary. . . . . . . . . . . . . . . . . . . . . . . . . . .237
18-1 Pin Name Conventions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .245
18-2 SCI I/O Register Address Summary. . . . . . . . . . . . . . . . . . . .247
18-3 SCI Transmitter I/O Address Summary . . . . . . . . . . . . . . . . .251
18-4 SCI Receiver I/O Address Summary . . . . . . . . . . . . . . . . . . .255
18-5 Start Bit Verification . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .257
18-6 Data Bit Recovery. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .258
18-7 Stop Bit Recovery. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .258
18-8 Character Format Selection . . . . . . . . . . . . . . . . . . . . . . . . . .268
18-9 SCI Baud Rate Prescaling . . . . . . . . . . . . . . . . . . . . . . . . . . .280
18-10 SCI Baud Rate Selection . . . . . . . . . . . . . . . . . . . . . . . . . . . .280
18-11 SCI Baud Rate Selection Examples . . . . . . . . . . . . . . . . . . . .281
19-1 Pin Name Conventions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .287
19-2 I/O Register Addresses. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .287
19-3 SPI I/O Register Summary . . . . . . . . . . . . . . . . . . . . . . . . . . .288
19-4 SPI Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .301
19-5 SPI Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .309
19-6 SPI Master Baud Rate Selection . . . . . . . . . . . . . . . . . . . . . .315
20-1 Prescaler Selection. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .333
20-2 Mode, Edge, and Level Selection. . . . . . . . . . . . . . . . . . . . . .339
21-1 PIT I/O Register Address Summary . . . . . . . . . . . . . . . . . . . .345
21-2 Prescaler Selection. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .349
22-1 Port A Pin Functions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .357
22-2 Port B Pin Functions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .359
22-3 Port C Pin Functions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .362
22-4 Port D Pin Functions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .365
22-5 Port E Pin Functions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .369
22-6 Port F Pin Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .372
22-7 Port G Pin Functions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .375
22-8 Port H Pin Functions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .378
23-1 MSCAN08 Interrupt Vector Addresses. . . . . . . . . . . . . . . . . .393
23-2 MSCAN08 vs CPU operating modes . . . . . . . . . . . . . . . . . . .395
23-3 Time segment syntax . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .401
23-4 CAN Standard Compliant Bit Time Segment Settings . . . . . .402
Technical Data MC68HC908AZ60A — Rev 2.0
28 List of Tables MOTOROLA
List of Tables
23-5 Data Length Codes. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .407
23-6 Synchronization Jump Width . . . . . . . . . . . . . . . . . . . . . . . . .414
23-7 Baud Rate Prescaler. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .415
23-8 Time Segment Values . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .416
23-9 Identifier Acceptance Mode Settings . . . . . . . . . . . . . . . . . . .424
23-10 Identifier Acceptance Hit Indication . . . . . . . . . . . . . . . . . . . .425
24-1 I/O Register Address Summary . . . . . . . . . . . . . . . . . . . . . . .433
25-1 Prescaler Selection. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .459
25-2 Mode, Edge, and Level Selection. . . . . . . . . . . . . . . . . . . . . .466
26-1 Mux Channel Select . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .478
26-2 ADC Clock Divide Ratio . . . . . . . . . . . . . . . . . . . . . . . . . . . . .481
27-1 BDLC I/O Register Summary . . . . . . . . . . . . . . . . . . . . . . . . .486
27-2 BDLC J1850 Bus Error Summary. . . . . . . . . . . . . . . . . . . . . .511
27-3 BDLC Transceiver Delay . . . . . . . . . . . . . . . . . . . . . . . . . . . .514
27-4 BDLC Rate Selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .516
27-5 BDLC Transmit In-Frame Response Control Bit Priority Encoding
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .519
27-6 BDLC Interrupt Sources . . . . . . . . . . . . . . . . . . . . . . . . . . . . .525
MC68HC908AZ60A — Rev 2.0 Technical Data
MOTOROLA List of Tables 29
List of Tables
Technical Data MC68HC908AZ60A — Rev 2.0
30 List of Tables MOTOROLA
Loading...