TOSHIBA TC94A58FG Technical data
TC94A58FG
東芝 CMOS デジタル集積回路 シリコン モノリシック
TC94A58FG
コントローラ内蔵 1 チップ CD プロセッサ
TC94A58FG は、4 ビットマイクロコントローラを内蔵したデジタ
ルサーボ対応の 1 チップ CD プロセッサです。
コントローラは、LCD ドライバ、4 チャネル 6 ビット AD コンバー
タ、1 系統･2 チャネルの 2 線式･3 線式および UART 対応シリアルイ
ンタフェース、ブザー、20 ビット汎用カウンタ機能、割り込み機能、
8 ビットタイマカウンタを備えています。また、CPU は、4 種類
(16.9344 MHz/75 kHz/32.768 kHz の水晶発振器、外部クロック入
力) の動作クロックが選択でき、CD プロセッサとのインタフェース
が容易です。
CD プロセッサは、CD システムにおける同期分離保護と内挿、
EFM 復調、エラー訂正と補正、サーボ用デジタルイコライザおよび
サーボコントロール回路を内蔵しています。さらに、1 ビット DA コ
ンバータを内蔵し、デジタルサーボ用ヘッドアンプ TA2157F/FG/FN/FNG との組み合わせで、完全無調整でかつ非常に
シンプルに CD プレーヤシステムを構成できます。
このため、カー用･ラジオカセット用の CD システムに適しています。
特 長
質量: 1.20 g (標準)
• CMOS 構造 LCD ドライバ･4 ビットマイクロコントローラ内蔵の 1 チップ CD プロセッサ
• 動作電源電圧 CD 動作時: VDD = 3.0~3.6 V (標準 3.3 V)
CD オフ時: VDD = 1.8~3.6 V (CPU のみ動作時)
• 消費電流 CD 動作時: I
CD オフ時: I
CD オフ時: IDD = 50 µA (CD スタンバイモード時、75 kHz 水晶発振動作、CPU 動作)
• 動作温度範囲 Ta = −40~85°C
• 外囲器 QFP (0.8 mm ピッチ、2.8 mm 厚)
2
PROM TC94AE29FAG
• E
= 30 mA (標準)
DD
= 1.5 mA (CD スタンバイモード時、水晶 16.9344 MHz 動作、CPU 動作)
DD
1
2005-12-7
TC94A58FG
4 ビットマイクロコントローラ部
• プログラムメモリ (ROM) : 16 ビット × 16k ステップ
• データメモリ (RAM) : 4 ビット × 512 ワード
• 命令実行時間 : 1.42 µs, 40 µs, 91.6 µs, Tosc × 3 (すべて一語命令)
• 水晶発振周波数 : 16.9344 MHz, 75 kHz, 32.768 kHz, 外部クロック入力
• スタックレベル : 16 レべル
• AD コンバータ : 6 ビット、4 チャネル
• LCD ドライバ : 1/4 デューティ･1/2 バイアス方式または 1/3 バイアス方式、最大 64 セグメント
• I/O ポート : CMOS I/O ポート: 最大 26 本,
Nch オープンドレイン I/O ポート: 最大 3 本 (5.5 V 耐圧)
• タイマカウンタ : 8 ビット (タイマモード、パルス幅検出・測定機能)
• 汎用カウンタ : 20 ビット, 入力アンプ内蔵, 0.1~20 MHz, Vin = 0.2 Vpp 最小
• シリアルインタフェース : 1 系統･2 チャネルの 3 線式と 2 線式および UART に対応
• ブザー : 0.75, 1, 1.5, 3 kHz (4 種類)、連続･単発･10 Hz 断続･10 Hz 断続 1 Hz 間隔の 4 モード
• 割り込み : 外部 1、内部 3 (CD サブシンク同期、シリアルインタフェース、8 ビットタイマ)
• バックアップモード : 4 種類のバックアップモード
CD スタンバイ (CD プロセッサ停止)、クロックストップ (発振停止)、
ハードウエイト (水晶発振のみ動作)、ソフトウエイト (CPU 間欠動作)
• リセット機能 : パワーオンリセット回路、電源検出回路内蔵 (検出電圧 = 1.5 V 標準)
• CD プロセッサ端子切り替え機能
: プログラムにより 1 端子ごとに CD プロセッサ専用端子に切り替え可能。
DSP 出力: BCK,LRCK,AOUT,DOUT,IPF,SBOK,CLCK,DATA,SFSY 端子。
DAC 入力: DACin, BCKin, LRCKin 端子。
(注) BCKin と LRCKin は一括切り替え。
CD プロセッサ部
• 同期パターン検出、同期信号保護および内挿動作が確実です。
• EFM 復調回路、サブコード復調回路を内蔵しています。
• CIRC 訂正理論式を用い、高訂正能力を持っています。C1 訂正: 2 重、C2 訂正: 4 重
• ジッタ吸収能力は±6 フレームです。
• 16 KB RAM を内蔵しています。
• デジタルアウト回路を内蔵しています。
• L/R 独立デジタルアッテネート回路を内蔵しています。
• オーディオ出力はバイリンガルに対応しています。
• オーディオ出力は 32f
• サブコード Q データはリードタイミングフリーです。また、オーディオデータとの同期出力も可能です。
• データスライス回路、アナログ PLL (無調整 VCO 採用) 回路を内蔵しています。
• フォーカスサーボ、トラッキングサーボにおけるループゲイン、オフセット、バランスの自動調整が可能です。
• RF ゲイン自動調整回路を内蔵しています。
• 位相補償用デジタルイコライザを内蔵しています。
• デジタルイコライザ用係数 RAM を内蔵しており、各種ピックアップへの対応が可能です。
• フォーカス、トラッキングサーボコントロール回路を内蔵しています。
• サーチコントロールは、あらゆるモードに対応し高速かつ安定したサーチを実現できます。
• レンズキック、フィードキックは速度制御方式を採用しています。
• ディスクモータの CLV サーボ用 AFC 回路および APC 回路を内蔵しています。
• ディフェクト、ショック対策回路を内蔵しています。
• 8 倍オーバサンプリング･デジタルフィルタと 1 ビット DA コンバータを内蔵しています。
• 1 ビット DA コンバータ用アナログフィルタを内蔵しています。
• 0 データ検出出力回路を内蔵しています。
• 2 倍速動作に対応しています。
, 48fs, 64fs切り替え可能です。
s
DAC 入力設定は、CD コマンドで行う。
注: CD プロセッサのサブコード Q データおよびオーディオデータの出力などはコントローラ専用端子と兼用して
います。プログラムにより 1 端子ごとに機能端子の切り替えが可能です。
2
2005-12-7
端子接続図
プルアップ/プルダウン設定可能
リセット入力
P8-0/MXI/SYSCK (B RK1)
P8-1/MXO/DACin (BRK2)
テストモード入力
RESET
P2-0/COM1
P2-1/COM2
P2-2/COM3
P2-3/COM4
TEST/P3-0/S1
P3-1/S2
P3-2/S3
P3-3/S4
P4-0/S5
P4-1/S6
P4-2/S7
P4-3/S8
P5-0/S9
DVR
48 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
1 2 4 7 10 11 12 13 14 15 16 3 5 6
SS
LO
DV
1 bit DAC 16.9344 MHz
75/32.768 kHz 発振回路
外部クロック入力/DAC データ入力
)
セグメント最大
(4 × 16 = 64
ドライバ
LCD
DD
SS
DV
CV
RO
AD コンバータ
XI
発振回路
LQFP/QFP-64
(0.5/0.65 mm ピッチ)
DD
XO
TOP-VIEW
8 9
DMO
CV
シリアルインタフェース 1
コントローラ専用端子
FMO
SEL
TEBC
RFGC
TC94A58FG
TRO
FOO
TEZI
32
TEI
31
SBAD
30
29
28
27
26
25
24
23
22
21
20
19
18
17
FEI
RFRP
RFZI
V
REF
AV
DD
RFI
SLCO
AV
SS
VCOF
LPFO
LPFN
TMAX
PDO
プロセッサ専用コントロール入出力端子
CD
SS
DD
MV
MV
P5-1/S10/BCK (BRK3)
P5-2/S11/LRCK (BRK4)
P5-3/S12/AOUT (BRK5)
P6-1/S14/ADin2/IPF/LRCKin (BRK7)
P6-0/S13/ADin1/DOUT/BCKin BRK6)
プルアップ/プルダウン設定可能
CMOS I/O ポート (最大 26 本)
CD 機能兼用端子
P6-3/S16/ADin4/CLCK (BRK9)
P6-2/S15/ADin3/SBOK (BRK8)
P1-1/SDIO1/TX1/SFSY (BRK11)
P1-0/SCK1/RX1/CTin/DATA (BRK10)
P1-3/BUZR (BRK13)
P1-2/SI1/SBSY (BRK12)
P7-0/SCK2/RX2 (BRK14)
P7-1/SDIO2/TX2 (BRK15)
Nch オープンドレイン
本, 5.5 V 耐圧)
I/O (3
シリアルインタフェース 2
P7-2/INTR/SI2 (BRK16)
注: BRK~BRK16 は、バックアップ状態の解除がポート単位で設定可能。
注: 56 ピンの TEST 端子は、リセット中プルダウンされ、テストモード入
力となります。このため、リセット中は
プン状態に設定してください。
“L”
レベルを入力または、オー
周波数カウンタ入力
ブザー出力
割り込み入力
2005-12-7 3
TC94A58FG
X
)
)
Y
)
)
)
)
)
)
)
)
ブロック図
SS
DD
V
V
V
REF
Data
slicer
PLL
TMAX
VCO
V
REF
V
REF
RFI
SLCO
TMA
PDO
VCOF
LPFO
LPFN
DV
DV
CV
CV
XO
RO
DVR
FMO
DMO
SEL
Clock gene.
XI
DD
SS
LO
DD
SS
X’tal
OSC
CD cloc k
ZDET
LPF
1 bit DAC
DACin, BCKin, LRCKin
PWM
SERVO
control
ROM
RAM
REF
TEBC
RFGC
V
V
REF
Digital equalize r
Autom atic ad justme nt
circuit
TRO
DA
TEZI
FOO
V
REF
Sub code decoder
Digital out Audio out
CLV
servo
CD Reset
TEI
AD
SBAD
RFZI
RFRP
FEI
Synchronous
guarantee EFM
decode
16 k SRAM
Correction circuit
V
REF
Address
P8-0/MX1/SYSCK (BRK1)
P8-1/ MXO/DAC in (BRK 2)
P7-0/SCK2/RX2 (BRK14)
P7-1/SDIO2/TX2 (BRK15)
P7-2/INTR/SI2 (BRK16)
SBS
INTR
DACin
CR
OSC
X’tal
OSC
Port8
Timer
Interrupt
cont.
Serial
interface
(SIO)
Port7
MPX
CPU clock
Data Reg (16 bit)
Mask ROM
(16 × 16384 Step)
Program
Counter
Stack Reg.
(16Level)
Bias
BCKin, LRCKin
Micon interface
SBSY
BCK, LRCK, AOUT, DOUT
IPF, SBOK, CLCK, DATA, SFSY
G-Reg.
(4 × 512 word)
BCK, LRCK, AOUT, DOUT, IPF, SBOK,
CLCK, DATA, SFSY, SBSY
LCD Driver/IO Port2, 3, 4, 5, 6
Reset
RAM
Instruction
Decoder
R/W Buf.
Reset
AD
conv.
ALU
F/F
Power on Reset
20 bit
counter
Port1
BUZR
SIO
RESET
MV
DD
MV
SS
P2-0/COM1
P2-1/COM2
P2-2/COM3
P3-1/S2
P2-3/COM4
TEST/P3-0/S1
P5-0/S9
P5-1/S10/BC K (BRK3
P5-2/S11/LRCK (BRK4
P5-3/S12/AOUT (BRK5
P6-3/S16/ADin4/CLCK (BRK9
P6-2/S15/ADin 3/SBOK (BRK8
P6-1/S14/ADin2/IPF/LRCKin ( BRK7
P6-0/S13/ADin1/DOUT/BCKin (BRK6
P1-0/SCK1/RX1/ CTin/DATA (BRK10
P1-3/BUZR (BRK13
P1-2/SI1/SBSY (BRK12
P1-1/SDIO1/TX1 /SFSY (BRK11)
2005-12-7 4
端子説明
TC94A58FG
端子
番号
49
50
51
記 号
RESET
P8-0
/MXI/SYSCK
(BRK1)
P8-1
/MXO
/DACin
(BRK2)
端 子 名
リセット入力
I/O
/
水晶発振器
/CPU
クロック入力
I/O
/
水晶発振器
/1
ビット
ポート
ポート
DAC
入力
8-0
8-1
データ
デバイスのシステムリセット信号入力端子で
す。
RESET が
“H”
(XI, XO)
算し、約
トローラのプログラムは0番地からスタートし
ます。このとき、CD部はスタンバイ状態となり
ます。
通常は
されるとシステムリセットがかかりますので
(
パワーオンリセット)、この端子は
に固定して使用します。
2
1
I/O
入力をプルアップまたはプルダウン状態に設定
することができます。さらに、クロックストッ
プモードおよびウエイトモードのバックアップ
解除許可に設定すると、その入力の変化でバッ
クアップ解除を行うことができます。
これらの端子は、プログラムにより
は
部
P8-1
DAC
ることができます。
75 kHz
CPU
周辺機器のクロックに使用されます。システム
リセット後は、コントローラ動作および周辺機
器のクロックは
XO)
発振器設定･コントローラクロックへ切り替え
ます。発振器設定時、
を停止します。
(注)
(
注) 水晶発振子は起動特性の良いものを使用し
(注)
(注)
(注) 外部CPU
機 能 ･ 動 作 説 明
“L”
レベルの間リセットがかかり、
レベルになると
が動作し、この水晶発振クロックを計
50 ms
MV
DD
CMOS I/O
ビット
ビットごとに入力／出力の設定ができます。
ポートの入力を設定したとき、1端子ごとに
32.768 kHz
CPU
動作クロック入力端子
端子はCDコマンド実行により1ビット
のデータ入力
または
クロック入力は、コントローラ動作および
のクロックが選択され、プログラムにより、
バックアップ解除設定は、2端子が同時に設
定されます。
てください。
システムリセット後は
態に設定されます。
コントローラクロックへの切り替えは、発
振器設定し、動作が安定した後に行ってく
ださい。
クロックを使用してください。入力は、
CMOS
16.9344 MHz
のスタンバイ時間経過後にコン
0 V → 1.8 V
に
ポートです。
専用水晶発振器に、
(DACin)
32.768 kHz
16.9344 MHz
クロック入力は、通常
入力となります。
以上の電圧が供給
(SYSCK)
にそれぞれ使用す
専用水晶発振器や、
水晶発振器
CKSTP
命令実行中は発振
I/O
ポートの入力状
水晶発振器
“H”
レベル
75 kHz
P8-0
端子は外
(XI,
32.768kHz
また
に、
入力命令
MV
DD
(I/O
MXO
MXI
(
水晶発振器設定時
考
備
MVSS
R
IN1
MVSS
ポート設定時
R
out2
R
fXT2
MV
MV
MV
MV
)
SS
DD
MV
DD
DD
)
DD
5
2005-12-7
TC94A58FG
端子
番号
52
53
54
55
56
57
58
59
60
61
62
63
記 号
P2-0/COM1
P2-1/COM2
P2-2/COM3
P2-3/COM4
TEST
/P3-0/S1
P3-1/S2
P3-2/S3
P3-3/S4
P4-0/S5
P4-1/S6
P4-2/S7
P4-3/S8
端 子 名
I/O
/LCD
テスト入力
/I/O
/LCD
セグメント出力
I/O
/LCD
セグメント出力
I/O
/LCD
セグメント出力
2
ポート
コモン出力
3-0
ポート
3
ポート
4
ポート
24
ネルオープンドレイン
1
ポートの入力を設定したとき、
は1端子ごとに入力をプルアップまたはプルダ
ウン状態に設定することができます。また、
(BRK3)~P7-2 (BRK16)
状態およびバックアップ解除許可状態 (ポート
単位で設定) に設定するとその入力の変化でク
ロックストップモードおよびウエイトモードの
バックアップ状態を解除することができます。
さらに、
ンドレイン構造の
加が可能です。
I/O
イバ出力端子に切り替えることができます。
COM1~COM4
号出力、
す。
最大64セグメントの表示ができます。
LCDoff
COM1~COM3
べて
子ごとに
えることができます。
駆動方式は
(
フレーム周波数
バイアス方式 (フレーム周波数
類が選択できます。
1/2
1/2MV
力は
また、
およびセグメント出力は、
2/3MV
クロックストップ実行解除後は非選択波形 (バ
イアス電圧) が出力され、
“0”
TEST/P3-0/S1
(
RESET =
ド入力となります。このため、リセット中、こ
の端子はオープンまたは
ください。
P5-1~P6-3, P1-0~P1-2
プロセッサ専用端子に切り替えることができま
す。CDプロセッサ機能は次のとおりです。
機 能 ･ 動 作 説 明
CMOS I/O
ビット
ビットごとに入力/出力の設定ができます。
P7-0~P7-2
2~6
ポート
S1~S16
COM1~COM4とS1~S16
ビットに
LCD
出力端子となります。
I/O
1/4
バイアス方式設定時は、コモン出力は
, GND
DD
MV
, GND
DD
1/3
バイアス方式設定時には、コモン出力
, GND
DD
をセット後コモン信号が出力されます。
“L”)
ポートと3ビットのNチャ
I/O
ポートです。
端子は
端子は、Nチャネルオープ
I/O
ポートで、
は、プログラムにより
LCD
端子が
端子がセグメント信号出力で
“0”
および
ポートとセグメント出力に切り替
デューティ･
62.5 Hz) と1/4
の三値レベルが、セグメント出
の二値レベルが出力されます。
の四値レベルで出力されます。
端子は、システムリセット中
はプルダウンされ、テストモー
パネルへのコモン信
とのマトリクスで
を設定すると、これら
S1~S4の8
1/2
MV
DD
DISP OFF
“L”
レベルを入力して
端子は、1端子ごとに
(
次ページにつづく
P6-0~P6-3
I/O
ポートの入力
5.5 V
までの印
LCD
本の端子はす
S5~S16は1
バイアス方式
デューティ･
125 Hz) の2
MV
, 1/3MVDD,
ビットに
I/O
端子
P5-1
ドラ
1/3
種
DD
CD
端
,
)
入力命令
入力命令
入力命令
考
備
LCD
電圧
MV
DD
MV
DD
LCD
電圧
MV
DD
MV
DD
R
IN2
リセット信号
MVSS
LCD
電圧
MV
DD
MV
DD
6
2005-12-7
Loading...