TC94A58FG
東芝 CMOS デジタル集積回路 シリコン モノリシック
TC94A58FG
コントローラ内蔵 1 チップ CD プロセッサ
TC94A58FG は、4 ビットマイクロコントローラを内蔵したデジタ
ルサーボ対応の 1 チップ CD プロセッサです。
コントローラは、LCD ドライバ、4 チャネル 6 ビット AD コンバー
タ、1 系統･2 チャネルの 2 線式･3 線式および UART 対応シリアルイ
ンタフェース、ブザー、20 ビット汎用カウンタ機能、割り込み機能、
8 ビットタイマカウンタを備えています。また、CPU は、4 種類
(16.9344 MHz/75 kHz/32.768 kHz の水晶発振器、外部クロック入
力) の動作クロックが選択でき、CD プロセッサとのインタフェース
が容易です。
CD プロセッサは、CD システムにおける同期分離保護と内挿、
EFM 復調、エラー訂正と補正、サーボ用デジタルイコライザおよび
サーボコントロール回路を内蔵しています。さらに、1 ビット DA コ
ンバータを内蔵し、デジタルサーボ用ヘッドアンプ TA2157F/FG/FN/FNG との組み合わせで、完全無調整でかつ非常に
シンプルに CD プレーヤシステムを構成できます。
このため、カー用･ラジオカセット用の CD システムに適しています。
特 長
質量: 1.20 g (標準)
• CMOS 構造 LCD ドライバ･4 ビットマイクロコントローラ内蔵の 1 チップ CD プロセッサ
• 動作電源電圧 CD 動作時: VDD = 3.0~3.6 V (標準 3.3 V)
CD オフ時: VDD = 1.8~3.6 V (CPU のみ動作時)
• 消費電流 CD 動作時: I
CD オフ時: I
CD オフ時: IDD = 50 µA (CD スタンバイモード時、75 kHz 水晶発振動作、CPU 動作)
• 動作温度範囲 Ta = −40~85°C
• 外囲器 QFP (0.8 mm ピッチ、2.8 mm 厚)
2
PROM TC94AE29FAG
• E
= 30 mA (標準)
DD
= 1.5 mA (CD スタンバイモード時、水晶 16.9344 MHz 動作、CPU 動作)
DD
1
2005-12-7
TC94A58FG
4 ビットマイクロコントローラ部
• プログラムメモリ (ROM) : 16 ビット × 16k ステップ
• データメモリ (RAM) : 4 ビット × 512 ワード
• 命令実行時間 : 1.42 µs, 40 µs, 91.6 µs, Tosc × 3 (すべて一語命令)
• 水晶発振周波数 : 16.9344 MHz, 75 kHz, 32.768 kHz, 外部クロック入力
• スタックレベル : 16 レべル
• AD コンバータ : 6 ビット、4 チャネル
• LCD ドライバ : 1/4 デューティ･1/2 バイアス方式または 1/3 バイアス方式、最大 64 セグメント
• I/O ポート : CMOS I/O ポート: 最大 26 本,
Nch オープンドレイン I/O ポート: 最大 3 本 (5.5 V 耐圧)
• タイマカウンタ : 8 ビット (タイマモード、パルス幅検出・測定機能)
• 汎用カウンタ : 20 ビット, 入力アンプ内蔵, 0.1~20 MHz, Vin = 0.2 Vpp 最小
• シリアルインタフェース : 1 系統･2 チャネルの 3 線式と 2 線式および UART に対応
• ブザー : 0.75, 1, 1.5, 3 kHz (4 種類)、連続･単発･10 Hz 断続･10 Hz 断続 1 Hz 間隔の 4 モード
• 割り込み : 外部 1、内部 3 (CD サブシンク同期、シリアルインタフェース、8 ビットタイマ)
• バックアップモード : 4 種類のバックアップモード
CD スタンバイ (CD プロセッサ停止)、クロックストップ (発振停止)、
ハードウエイト (水晶発振のみ動作)、ソフトウエイト (CPU 間欠動作)
• リセット機能 : パワーオンリセット回路、電源検出回路内蔵 (検出電圧 = 1.5 V 標準)
• CD プロセッサ端子切り替え機能
: プログラムにより 1 端子ごとに CD プロセッサ専用端子に切り替え可能。
DSP 出力: BCK,LRCK,AOUT,DOUT,IPF,SBOK,CLCK,DATA,SFSY 端子。
DAC 入力: DACin, BCKin, LRCKin 端子。
(注) BCKin と LRCKin は一括切り替え。
CD プロセッサ部
• 同期パターン検出、同期信号保護および内挿動作が確実です。
• EFM 復調回路、サブコード復調回路を内蔵しています。
• CIRC 訂正理論式を用い、高訂正能力を持っています。C1 訂正: 2 重、C2 訂正: 4 重
• ジッタ吸収能力は±6 フレームです。
• 16 KB RAM を内蔵しています。
• デジタルアウト回路を内蔵しています。
• L/R 独立デジタルアッテネート回路を内蔵しています。
• オーディオ出力はバイリンガルに対応しています。
• オーディオ出力は 32f
• サブコード Q データはリードタイミングフリーです。また、オーディオデータとの同期出力も可能です。
• データスライス回路、アナログ PLL (無調整 VCO 採用) 回路を内蔵しています。
• フォーカスサーボ、トラッキングサーボにおけるループゲイン、オフセット、バランスの自動調整が可能です。
• RF ゲイン自動調整回路を内蔵しています。
• 位相補償用デジタルイコライザを内蔵しています。
• デジタルイコライザ用係数 RAM を内蔵しており、各種ピックアップへの対応が可能です。
• フォーカス、トラッキングサーボコントロール回路を内蔵しています。
• サーチコントロールは、あらゆるモードに対応し高速かつ安定したサーチを実現できます。
• レンズキック、フィードキックは速度制御方式を採用しています。
• ディスクモータの CLV サーボ用 AFC 回路および APC 回路を内蔵しています。
• ディフェクト、ショック対策回路を内蔵しています。
• 8 倍オーバサンプリング･デジタルフィルタと 1 ビット DA コンバータを内蔵しています。
• 1 ビット DA コンバータ用アナログフィルタを内蔵しています。
• 0 データ検出出力回路を内蔵しています。
• 2 倍速動作に対応しています。
, 48fs, 64fs切り替え可能です。
s
DAC 入力設定は、CD コマンドで行う。
注: CD プロセッサのサブコード Q データおよびオーディオデータの出力などはコントローラ専用端子と兼用して
います。プログラムにより 1 端子ごとに機能端子の切り替えが可能です。
2
2005-12-7
端子接続図
プルアップ/プルダウン設定可能
リセット入力
P8-0/MXI/SYSCK (B RK1)
P8-1/MXO/DACin (BRK2)
テストモード入力
RESET
P2-0/COM1
P2-1/COM2
P2-2/COM3
P2-3/COM4
TEST/P3-0/S1
P3-1/S2
P3-2/S3
P3-3/S4
P4-0/S5
P4-1/S6
P4-2/S7
P4-3/S8
P5-0/S9
DVR
48 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
1 2 4 7 10 11 12 13 14 15 16 3 5 6
SS
LO
DV
1 bit DAC 16.9344 MHz
75/32.768 kHz 発振回路
外部クロック入力/DAC データ入力
)
セグメント最大
(4 × 16 = 64
ドライバ
LCD
DD
SS
DV
CV
RO
AD コンバータ
XI
発振回路
LQFP/QFP-64
(0.5/0.65 mm ピッチ)
DD
XO
TOP-VIEW
8 9
DMO
CV
シリアルインタフェース 1
コントローラ専用端子
FMO
SEL
TEBC
RFGC
TC94A58FG
TRO
FOO
TEZI
32
TEI
31
SBAD
30
29
28
27
26
25
24
23
22
21
20
19
18
17
FEI
RFRP
RFZI
V
REF
AV
DD
RFI
SLCO
AV
SS
VCOF
LPFO
LPFN
TMAX
PDO
プロセッサ専用コントロール入出力端子
CD
SS
DD
MV
MV
P5-1/S10/BCK (BRK3)
P5-2/S11/LRCK (BRK4)
P5-3/S12/AOUT (BRK5)
P6-1/S14/ADin2/IPF/LRCKin (BRK7)
P6-0/S13/ADin1/DOUT/BCKin BRK6)
プルアップ/プルダウン設定可能
CMOS I/O ポート (最大 26 本)
CD 機能兼用端子
P6-3/S16/ADin4/CLCK (BRK9)
P6-2/S15/ADin3/SBOK (BRK8)
P1-1/SDIO1/TX1/SFSY (BRK11)
P1-0/SCK1/RX1/CTin/DATA (BRK10)
P1-3/BUZR (BRK13)
P1-2/SI1/SBSY (BRK12)
P7-0/SCK2/RX2 (BRK14)
P7-1/SDIO2/TX2 (BRK15)
Nch オープンドレイン
本, 5.5 V 耐圧)
I/O (3
シリアルインタフェース 2
P7-2/INTR/SI2 (BRK16)
注: BRK~BRK16 は、バックアップ状態の解除がポート単位で設定可能。
注: 56 ピンの TEST 端子は、リセット中プルダウンされ、テストモード入
力となります。このため、リセット中は
プン状態に設定してください。
“L”
レベルを入力または、オー
周波数カウンタ入力
ブザー出力
割り込み入力
2005-12-7 3
TC94A58FG
X
)
)
Y
)
)
)
)
)
)
)
)
ブロック図
SS
DD
V
V
V
REF
Data
slicer
PLL
TMAX
VCO
V
REF
V
REF
RFI
SLCO
TMA
PDO
VCOF
LPFO
LPFN
DV
DV
CV
CV
XO
RO
DVR
FMO
DMO
SEL
Clock gene.
XI
DD
SS
LO
DD
SS
X’tal
OSC
CD cloc k
ZDET
LPF
1 bit DAC
DACin, BCKin, LRCKin
PWM
SERVO
control
ROM
RAM
REF
TEBC
RFGC
V
V
REF
Digital equalize r
Autom atic ad justme nt
circuit
TRO
DA
TEZI
FOO
V
REF
Sub code decoder
Digital out Audio out
CLV
servo
CD Reset
TEI
AD
SBAD
RFZI
RFRP
FEI
Synchronous
guarantee EFM
decode
16 k SRAM
Correction circuit
V
REF
Address
P8-0/MX1/SYSCK (BRK1)
P8-1/ MXO/DAC in (BRK 2)
P7-0/SCK2/RX2 (BRK14)
P7-1/SDIO2/TX2 (BRK15)
P7-2/INTR/SI2 (BRK16)
SBS
INTR
DACin
CR
OSC
X’tal
OSC
Port8
Timer
Interrupt
cont.
Serial
interface
(SIO)
Port7
MPX
CPU clock
Data Reg (16 bit)
Mask ROM
(16 × 16384 Step)
Program
Counter
Stack Reg.
(16Level)
Bias
BCKin, LRCKin
Micon interface
SBSY
BCK, LRCK, AOUT, DOUT
IPF, SBOK, CLCK, DATA, SFSY
G-Reg.
(4 × 512 word)
BCK, LRCK, AOUT, DOUT, IPF, SBOK,
CLCK, DATA, SFSY, SBSY
LCD Driver/IO Port2, 3, 4, 5, 6
Reset
RAM
Instruction
Decoder
R/W Buf.
Reset
AD
conv.
ALU
F/F
Power on Reset
20 bit
counter
Port1
BUZR
SIO
RESET
MV
DD
MV
SS
P2-0/COM1
P2-1/COM2
P2-2/COM3
P3-1/S2
P2-3/COM4
TEST/P3-0/S1
P5-0/S9
P5-1/S10/BC K (BRK3
P5-2/S11/LRCK (BRK4
P5-3/S12/AOUT (BRK5
P6-3/S16/ADin4/CLCK (BRK9
P6-2/S15/ADin 3/SBOK (BRK8
P6-1/S14/ADin2/IPF/LRCKin ( BRK7
P6-0/S13/ADin1/DOUT/BCKin (BRK6
P1-0/SCK1/RX1/ CTin/DATA (BRK10
P1-3/BUZR (BRK13
P1-2/SI1/SBSY (BRK12
P1-1/SDIO1/TX1 /SFSY (BRK11)
2005-12-7 4
端子説明
TC94A58FG
端子
番号
49
50
51
記 号
RESET
P8-0
/MXI/SYSCK
(BRK1)
P8-1
/MXO
/DACin
(BRK2)
端 子 名
リセット入力
I/O
/
水晶発振器
/CPU
クロック入力
I/O
/
水晶発振器
/1
ビット
ポート
ポート
DAC
入力
8-0
8-1
データ
デバイスのシステムリセット信号入力端子で
す。
RESET が
“H”
(XI, XO)
算し、約
トローラのプログラムは0番地からスタートし
ます。このとき、CD部はスタンバイ状態となり
ます。
通常は
されるとシステムリセットがかかりますので
(
パワーオンリセット)、この端子は
に固定して使用します。
2
1
I/O
入力をプルアップまたはプルダウン状態に設定
することができます。さらに、クロックストッ
プモードおよびウエイトモードのバックアップ
解除許可に設定すると、その入力の変化でバッ
クアップ解除を行うことができます。
これらの端子は、プログラムにより
は
部
P8-1
DAC
ることができます。
75 kHz
CPU
周辺機器のクロックに使用されます。システム
リセット後は、コントローラ動作および周辺機
器のクロックは
XO)
発振器設定･コントローラクロックへ切り替え
ます。発振器設定時、
を停止します。
(注)
(
注) 水晶発振子は起動特性の良いものを使用し
(注)
(注)
(注) 外部CPU
機 能 ･ 動 作 説 明
“L”
レベルの間リセットがかかり、
レベルになると
が動作し、この水晶発振クロックを計
50 ms
MV
DD
CMOS I/O
ビット
ビットごとに入力／出力の設定ができます。
ポートの入力を設定したとき、1端子ごとに
32.768 kHz
CPU
動作クロック入力端子
端子はCDコマンド実行により1ビット
のデータ入力
または
クロック入力は、コントローラ動作および
のクロックが選択され、プログラムにより、
バックアップ解除設定は、2端子が同時に設
定されます。
てください。
システムリセット後は
態に設定されます。
コントローラクロックへの切り替えは、発
振器設定し、動作が安定した後に行ってく
ださい。
クロックを使用してください。入力は、
CMOS
16.9344 MHz
のスタンバイ時間経過後にコン
0 V → 1.8 V
に
ポートです。
専用水晶発振器に、
(DACin)
32.768 kHz
16.9344 MHz
クロック入力は、通常
入力となります。
以上の電圧が供給
(SYSCK)
にそれぞれ使用す
専用水晶発振器や、
水晶発振器
CKSTP
命令実行中は発振
I/O
ポートの入力状
水晶発振器
“H”
レベル
75 kHz
P8-0
端子は外
(XI,
32.768kHz
また
に、
入力命令
MV
DD
(I/O
MXO
MXI
(
水晶発振器設定時
考
備
MVSS
R
IN1
MVSS
ポート設定時
R
out2
R
fXT2
MV
MV
MV
MV
)
SS
DD
MV
DD
DD
)
DD
5
2005-12-7
TC94A58FG
端子
番号
52
53
54
55
56
57
58
59
60
61
62
63
記 号
P2-0/COM1
P2-1/COM2
P2-2/COM3
P2-3/COM4
TEST
/P3-0/S1
P3-1/S2
P3-2/S3
P3-3/S4
P4-0/S5
P4-1/S6
P4-2/S7
P4-3/S8
端 子 名
I/O
/LCD
テスト入力
/I/O
/LCD
セグメント出力
I/O
/LCD
セグメント出力
I/O
/LCD
セグメント出力
2
ポート
コモン出力
3-0
ポート
3
ポート
4
ポート
24
ネルオープンドレイン
1
ポートの入力を設定したとき、
は1端子ごとに入力をプルアップまたはプルダ
ウン状態に設定することができます。また、
(BRK3)~P7-2 (BRK16)
状態およびバックアップ解除許可状態 (ポート
単位で設定) に設定するとその入力の変化でク
ロックストップモードおよびウエイトモードの
バックアップ状態を解除することができます。
さらに、
ンドレイン構造の
加が可能です。
I/O
イバ出力端子に切り替えることができます。
COM1~COM4
号出力、
す。
最大64セグメントの表示ができます。
LCDoff
COM1~COM3
べて
子ごとに
えることができます。
駆動方式は
(
フレーム周波数
バイアス方式 (フレーム周波数
類が選択できます。
1/2
1/2MV
力は
また、
およびセグメント出力は、
2/3MV
クロックストップ実行解除後は非選択波形 (バ
イアス電圧) が出力され、
“0”
TEST/P3-0/S1
(
RESET =
ド入力となります。このため、リセット中、こ
の端子はオープンまたは
ください。
P5-1~P6-3, P1-0~P1-2
プロセッサ専用端子に切り替えることができま
す。CDプロセッサ機能は次のとおりです。
機 能 ･ 動 作 説 明
CMOS I/O
ビット
ビットごとに入力/出力の設定ができます。
P7-0~P7-2
2~6
ポート
S1~S16
COM1~COM4とS1~S16
ビットに
LCD
出力端子となります。
I/O
1/4
バイアス方式設定時は、コモン出力は
, GND
DD
MV
, GND
DD
1/3
バイアス方式設定時には、コモン出力
, GND
DD
をセット後コモン信号が出力されます。
“L”)
ポートと3ビットのNチャ
I/O
ポートです。
端子は
端子は、Nチャネルオープ
I/O
ポートで、
は、プログラムにより
LCD
端子が
端子がセグメント信号出力で
“0”
および
ポートとセグメント出力に切り替
デューティ･
62.5 Hz) と1/4
の三値レベルが、セグメント出
の二値レベルが出力されます。
の四値レベルで出力されます。
端子は、システムリセット中
はプルダウンされ、テストモー
パネルへのコモン信
とのマトリクスで
を設定すると、これら
S1~S4の8
1/2
MV
DD
DISP OFF
“L”
レベルを入力して
端子は、1端子ごとに
(
次ページにつづく
P6-0~P6-3
I/O
ポートの入力
5.5 V
までの印
LCD
本の端子はす
S5~S16は1
バイアス方式
デューティ･
125 Hz) の2
MV
, 1/3MVDD,
ビットに
I/O
端子
P5-1
ドラ
1/3
種
DD
CD
端
,
)
入力命令
入力命令
入力命令
考
備
LCD
電圧
MV
DD
MV
DD
LCD
電圧
MV
DD
MV
DD
R
IN2
リセット信号
MVSS
LCD
電圧
MV
DD
MV
DD
6
2005-12-7
TC94A58FG
A
端子
番号
64 P5-0/S9
1
2
3
4
5
6
7
記 号
P5-1/S10
/BCK
(BRK3)
P5-2/S11
/LRCK
(BRK4)
P5-3/S12
/AOUT
(BRK5)
P6-0/S13
/ADin1
/DOUT
/BCKin
(BRK6)
P6-1/S14
/ADin2
/IPF
/LRCKin
(BRK7)
P6-2/S15
/ADin3
/SBOK
(BRK8)
P6-3/S16
/ADin4
/CLCK
(BRK9)
端 子 名
I/O
ポート
/LCD
セグメント出力
I/O
/LCD
セグメント出力
/CD
プロセッサ機能
I/O
/LCD
セグメント出力
/CD
プロセッサ機能
ポート
ポート
5-0
5
6
● BCK:
1
● LRCK: LR
1
● AOUT:
● DOUT:
● IPF:
● SBOK:
● CLCK:
● DATA:
● SFSY:
● SBSY:
● BCKin:
● LRCKin:
(注) CD
(注) CD
P6-0~P6-3
コンバータアナログ入力を兼用しています。
内蔵のADコンバータは、逐次比較方式で変換時
間は
µs、
µs)です。プログラムにより必要な端子を1ビッ
ト単位でADアナログ入力に設定できます。基準
電圧には内部電源
また、
したとき、1端子ごとに入力をプルアップまたは
プルダウン状態に設定することができます。
機 能 ･ 動 作 説 明
ビットクロック出力端子です。
32/48/64 f
択可能です。
: 32 f
倍速時
L
チャネルの時
“H”
き
CD
: 44.1 kHz
倍速時
オーディオデータ出力端子です。
MSB/LSB
により選択可能です。
デジタルアウト出力端子です。2倍速
まで出力可能です。
補正フラグ出力端子です。
力がC2訂正出力において訂正不能
シンボルのとき
す。
(別称 “C2PO”)
サブコードQデータの
果出力端子です。判定結果OKのと
き、
サブコード
ロック入出力端子です。入出力極性
はCDコマンドにより選択可能です。
サブコード
す。
再生系フレームシンク信号出力端子
です。
サブコードブロックシンク出力端子
です。サブコードシンクが検出され
たとき、S1の位置で
ます。コントローラ側で
許可され、
割込みが発生し、プログラムは2番
地にジャンプします。
１ビット
端子です。
１ビット
ク入力端子です。
プロセッサ部の動作が不定状態で割込
み許可をしないでください。
プロセッサ機能端子のうち、
LRCKin/BCKin
ります。また、これらの端子を使用する際
I/O
は、
ポートの入力に設定する必要があり
ます。
端子は内蔵6ビット4チャネル
16.9344 MHz
75 kHz
水晶使用時は7命令サイクル
P6-0~P6-3
をCDコマンドにより選
s
= 1.4112 MHz
s
チャネルクロック出力端子です。
コマンドにより反転可能です。
“H”
(MV
端子は
“L”、R
が出力されます。出力極性は
ファーストはCDコマンド
“H”
が出力されます。
P~W
データ読み取り用ク
P~W
データ出力端子で
SBSY
信号の立ち下がりで
DAC
のビットクロック入力
DACのLR
端子は２端子同時設定とな
水晶クロック使用時は
)
を使用します。
DD
I/O
ポートの入力を設定
(
次ページにつづく
チャネルのと
(CP-1201準拠)
AOUT
が出力されま
CRCC
判定結
“H”
が出力され
CD
割込みが
チャネルクロッ
AD
242
(280
出
入力命令
解除許可
入力命令
解除許可
)
入力命令
R
DD
IN1
考
備
MVSS MV
LCD
電圧
MV
DD
MV
DD
LCD
電圧
MV
DD
MV
DD
D
入力
LCD
電圧
MV
DD
MV
DD
7
2005-12-7
TC94A58FG
端子
番号
10
11
12
13
14
15
16
記 号
P1-0/SCK1
/DATA
(BRK10)
P1-1/SDIO1
/SFSY
(BRK11)
P1-2/SI1
/SBSY
(BRK12)
P1-3/BUZR
(BRK13)
P7-0/SCK2
(BRK14)
P7-1/SDIO2
(BRK15)
P7-2/INTR
(BRK16)
/RX1
/CTin
/TX1
/RX2
/TX2
/SI2
/
/
/CD
/CD
/CD
/
入力
1-0
1
1
1-1
1
1
1-2
1
1-3
7-0
2
2
7-1
2
2
7-1
2
端 子 名
I/O
ポート
シリアルクロック
入出力
/
シリアル受信
データ
カウンタクロック
プロセッサ機能
I/O
ポート
/
シリアルデータ
入出力
/
シリアル送信
データ
プロセッサ機能
I/O
ポート
/
シリアルデータ
入力
プロセッサ機能
I/O
ポート
/
ブザー出力
I/O
ポート
シリアルクロック
入出力
/
シリアル受信
データ
I/O
ポート
/
シリアルデータ
入出力
/
シリアル送信
データ
I/O
ポート
/
割り込み入力
/
シリアルデータ
入力
機 能 ･ 動 作 説 明
P1-0
端子は汎用カウンタ入力を兼用していま
す。入力周波数は、
内蔵し、C結合小振幅で動作します。汎用カウ
ンタは20ビットのカウンタで1、4、16、
(75 kHz
水晶使用時) のゲート時間を選択でき、
20
ビットのデータをそのままメモリに取り込む
ことができます。さらに、マニュアルモードを
使用して命令によるゲートのオン/オフが可能で
す。
P1-0~P1-2
ルインタフェース回路
を兼用しています。
SIOは2
シリアルインタフェースです。シリアルインタ
フェース回路は1系統で、
出力端子
チャネルオープンドレイン構造
加が可能) の
SDIO2/TX2, SI2)
シリアルインタフェース回路は、クロックエッ
ジ選択、シリアルクロック入出力選択、クロッ
ク周波数選択機能などを備えているため、さま
ざまな
間の通信が容易にできます。また、
込みを許可すると、シリアル動作の終了後割り
込みが発生し、プログラムは4番地にジャンプ
します。
P1-3
ブザー出力は、
ロック使用時) の周波数4種類が選択でき、その
周波数を連続･単発・
間隔の4モードで出力させることができます。
P7-2
す。割り込み機能が許可され、この入力に
1.65~4.96 µs以上 (75 kHz
13.3~40 µs)
が発生し、プログラムは1番地にジャンプしま
す。入力割り込みは入力の論理および立ち上が
り/立ち下がりエッジが選択できます。また、こ
の入力は内部8ビットタイマカウンタのクロッ
クゲート信号入力として使用でき、入力パルス
幅の測定・検出が可能です。
(注)
(注)
(注) 水晶32.768 kHz
端子および
線式と3線式および
(SCK1/RX1, SDIO1/TX1, SI1) とN
LSI
のコントロールおよびコントローラ
端子はブザー出力を兼用しています。
端子は外部割り込み入力を兼用していま
バックアップ解除設定は、ポート単位で許
可･禁止が設定されます。
システムリセット後は
態に設定されます。
汎用カウンタはタイマとして使用します。
0.1~20 MHz
P7-0~P7-2
(SIO)
I/O
入出力端子
を選択することができます。
0.75, 1, 1.5, 3 kHz (75 kHz
10 Hz
のパルスが入力されると割り込み
またはCR発振器使用時、
で入力アンプを
端子はシリア
の入力/出力端子
UART
CMOS
構造の
(5.5 V
(SCK2/RX2,
10 Hz断続1 Hz
断続・
クロック使用時
I/O
ポートの入力状
SIO
64 ms
に対応した
I/O
入
までの印
の割り
ク
備
入力命令
解除許可
(I/O
ポート設定時
CTin
(P1-0
汎用カウンタ入力時
入力命令
解除許可
考
R
fIN
MV
MV
MV
MV
MV
MV
)
DD
SS
DD
MV
DD
DD
SS
)
SS
8
2005-12-7
TC94A58FG
A
A
端子
番号
記 号
8 MVDD
9 MVSS
17 PDO
端 子 名
コントローラ部
電源供給端子
機 能 ･ 動 作 説 明
コントローラ部の電源供給端子です。
V
通常、
CPU
用時) には、
です。
バックアップ状態
消費電流
まで下げることができます。
この端子に
デバイスにはシステムリセットがかかり、プロ
= 3.0~3.6 V
DD
のみ動作時
V
(10 µA以下)
0 V → 1.8 V
の電圧を供給します。
(75 kHz/32.768 kHz
= 1.8~3.6 V
DD
(CKSTP
の範囲で動作可能
命令実行時) では低
となり、電源電圧を
以上の電圧がかかると
グラムは0番地からスタートします。(パワーオ
ンリセット
(注)
)
パワーオンリセット動作のために、デバイ
スの電源電圧の立ち上がり時間は
CV
DD
の間でご使用ください。
(注)
バックアップ電流は、
のトータル電流値です。
EFM
する端子です。
4
値出力
信号と
: AV
PLCK
/
ハイインピーダンス
DD
/V
/AVSS
REF
信号との位相誤差信号を出力
発振器使
1~50 ms
/MVDD/DV
1.0 V
DD
考
備
MV
DD
MV
SS
AVDD
R
out4
V
SS
TMAX
18 TMAX
19 LPFN
20 LPFO
CD
プロセッサ
制御入出力
PLL
端子です。
PLL
です。
21 VCOF VCO
22 AVSS
アナログ系のグラウンド端子です。
“H”
“L”
レベル
レベル
(AV
(AV
DD
)
SS
検出結果出力端子です。
所定周期より長い･･･
所定周期より短い･･･
所定周期内･･･ハイインピーダンス
系のローパスフィルタ用アンプの反転入力
系のローパスフィルタ用アンプの出力端子
フィルタ端子です。
V
REF
AVDD
)
V
SS
AV
DD
V
REF
LPFN
LPFO
V
REF
VCO
VCOF
⎯
9
2005-12-7
TC94A58FG
端子
番号
23 SLCO
24 RFI
記 号
端 子 名
データスライスレベル生成用
す。
RF
り選択が可能です。
アナログ系の電源供給端子です。通常、
25 AVDD
3.0~3.6 V
時にはこの電源はオフ状態にしてください。
アナログ基準電源端子です。通常、
26 V
REF
(V
します。
27 RFZI RFRP
CD
プロセッサ
28 RFRP RF
制御入出力
29 FEI
フォーカスエラー信号入力端子です。
機 能 ･ 動 作 説 明
DAC
信号入力端子です。
Zin1はCD
の電圧を供給します。CDスタンバイ
= 3.3 V時、V
DD
REF
= 1.65 V)
信号ゼロクロス用入力端子です。
リップル信号入力端子です。
出力端子で
コマンドによ
V
DD
AV
の
DD
の電圧を供給
=
1/2
RFI
SLCO
RFZI
V
REF
RFRP
FEI
考
備
Z
in1
V
REF
AVDD
DAC
⎯
⎯
AV
DD
Z
in2
1 kΩ typ. 32 kΩ typ.
AV
DD
30 SBAD
31 TEI
32 TEZI
33 FOO
34 TRO
サブビーム加算信号入力端子です。
トラッキングエラー入力端子です。トラッキン
グサーボオン時に取り込まれます。
トラッキングエラー･ゼロクロス入力端子です。
フォーカスイコライザ出力端子です。
トラッキングイコライザ出力端子です。
SBAD
TEI
TEZI
V
Z
in2
REF
1 kΩ typ. 32 kΩ typ.
AVDD
R
out3
AV
AV
AV
DD
DD
∼
SS
10
2005-12-7
TC94A58FG
端子
番号
記 号
35 RFGC
36 TEBC
37 SEL
38 FMO
端 子 名
CD
プロセッサ
制御入出力
RF
信号を出力します。
機 能 ･ 動 作 説 明
振幅調整制御信号出力端子です。3値の
(PWM
キャリア =
トラッキングバランス制御信号出力端子です。
PWM
値の
(PWM
APC
レーザオン時、ハイインピーダンスとなります。
信号を出力します。
キャリア =
88.2 kHz)
回路オン/オフ信号出力端子です。
フィードイコライザ出力端子です。3値の
信号を出力します。
(PWM
キャリア =
88.2 kHz)
PWM
88.2 kHz)
PWM
考
備
AV
DD
R
out3
3
V
REF
AVDD
AV
DD
R
out3
39 DMO
40 CVDD
43 CVSS
41 XO
42 XI
電源供給端子
水晶発振器端子
ディスクイコライザ出力端子です。3値の
信号を出力します。
(PWM
キャリア =
CD
プロセッサ部のロジックおよび、
MHz
専用水晶発振器の電源供給端子です。通常、
MV
MV
･
DD
ンバイ時には低消費電流となります。
CD
す。
SS
プロセッサ専用水晶発振器の入出力端子で
16.9344 MHz
88.2 kHz)
端子と共通に接続します。CDスタ
を接続します。このクロック
はCDプロセッサおよびコントローラのシステ
ムクロックとして使用します。システムリセッ
ト後、コントローラ側のシステムクロックには
このクロックが供給され
CPU
が起動します。
プログラムにより水晶発振器を停止させること
ができます。通常、コントローラ用クロックに
75/32.768 kHz
または外部
CPU
クロック入力を
選択したとき、CDプロセッサのオフ時にはプロ
グラムによりこの発振器を停止させます。
(注)
コントローラシステムクロックをコント
ローラ用クロックからCD用水晶発振へ切
り替える場合、CD用水晶発振器が十分安定
した状態で切り替えてください。
PWM
16.9344
V
REF
CV
DD
CV
SS
R
out1
R
XO
fXT1
CV
DD
XI
CV
SS
11
2005-12-7
TC94A58FG
端子
番号
44 DVDD
45 RO R
46 DVSS DA
47 LO L
48 DVR
記 号
端 子 名
オーディオ
DAC出力
DA
時には低消費電流となります。
リファレンス電圧端子です。
機 能 ･ 動 作 説 明
コンバータ用電源端子です。CDスタンバイ
チャネルデータ正転出力端子です。
コンバータ用グラウンド端子です。
チャネルデータ正転出力端子です。
DVR
RO/LO
DVSS
考
備
DVDD
DVDD
V
SS
12
2005-12-7
TC94A58FG
最大定格
電源電圧
入力電圧
許容損失
動作温度
保存温度
注 1: V
(Ta = 25°C, CVDD = DVDD = AVDD = MVDD)
CV
AV
DV
MV
端子
DD
端子
DD
端子
DD
端子
DD
V
項目
(注1)
; 41, 42 端子
IN1
V
; 17~39 端子 (ただし、電源印加端子は除く)
IN2
V
; 45, 47, 48 端子
IN3
V
; 1~13, 49~64 端子 (ただし、電源印加端子は除く)
IN4
V
; 14, 15, 16 端子
IN5
記号
V
DD
V
V
V
V
P
T
T
IN1
IN2
IN3
IN4
IN5
500 mW
D
opr
stg
定格
−
0.3~CVDD + 0.3
−
0.3~AVDD + 0.3
−
0.3~DVDD + 0.3
−
0.3~MVDD + 0.3
−
−
−
−
0.3~4.0 V
0.3~6.0
40~85 °C
65~150 °C
単位
V
13
2005-12-7
電気的特性
>
(特に指定がない場合, Ta = 25°C, CVDD = MVDD = DVDD = AVDD = 3.3 V, V
= 1.65 V)
REF
TC94A58FG
項目 記号
動作電源電圧範囲
メモリ保持電圧範囲
動作電源電流
(注2)
メモリ保持電流
発振周波数
水晶発振開始時間
水晶発振器アンプ帰還抵抗
水晶発振器出力抵抗
減電圧検出電圧
減電圧検出回路動作電流
測定
V
DD1
V
DD2
V
DD3
MV
HD
I
DD1
I
DD2
I
CPU動作 (MXI = 75 kHz
DD3
I
DD4
MI
HD
f
(MXI-MXO)
MXT
f
XT
t
st
R
(XI-XO) 0.5 1.0 2.0
fXT1
R
fXT2
R
(XO) 0.25 0.5 1.0
out1
R
out2
V
1.4 1.5 1.6 V
DET
I
DD-VD
回路
CPU, CD
ただし
MV
DD
⎯
CPU
動作時
水晶発振器
CPU
のみ動作時
75 kHz/32.768 kHz
⎯ 水晶発振停止
CPU, CD動作
(XI = 16.9344 MHz
CPU
のみ動作
(XI = 16.9344 MHz
⎯
スタンバイモード
(
水晶のみ発振
(CV
⎯
⎯
⎯
⎯
⎯
⎯
DD
(CKSTP
(XI-XO) (注4)
(MXI-MXO)
水晶発振
(MXI-MXO)
(MXO) 50 100 200
(MV
DD
測定条件
,
動作時
,
= CV
/MVDD/AVDD/DVDD)
)
DVDD = AV
DD
(CD
スタンバイ
)
(CD
水晶使用時
(CKSTP
水晶使用時
水晶使用時
, MXI = 75 kHz)
命令実行時
f
mxt
減電圧回路許可時
)
水晶設定時
= 75 kHz/32.768 kHz
DD
, 16.9344 MHz
スタンバイ
) (注5)
命令実行時
)
)
水晶接続時
水晶発振停止
最小 標準 最大 単位
(注4)
(注4)
,
) (注4) 1.0 ~ 3.6 V
)
(注3) (注5) 30
3.0 ~ 3.6
3.0 ~ 3.6
1.8 ~ 3.6
30 50
⎯
1.5 ⎯
⎯
50 100 µA
⎯
30 80 µA
⎯
0.1 10 µA
⎯
~ 100 kHz
16.9344
⎯
⎯
⎯
⎯
⎯
20 ⎯
100 ⎯
⎯
1.0 s
V
mA
MHz
M
Ω
kΩ
A
µ
注 2: 動作電源電流は、CVDD/MVDD/DVDD/AVDD電源端子のトータル電流値です。
注 3: 接続する水晶発振子に合わせて定数など設計･検討願います。
注 4: この項目は、CVDD = MVDD = DVDD = AVDD = 3.0~3.6 V、Ta = −40~85°C にて保証。
注 5: この項目は、CVDD = MVDD = DVDD = AVDD = 1.8~3.6 V、Ta = −30~75°C にて保証。
汎用カウンタ
項目 記号
周波数範囲
入力振幅範囲
動作電源電流
入力アンプ帰還抵抗
(CTin)
測定
f
CT
V
CT
I
DD-CT
R
fIN
回路
VIN = 0.2 V
⎯
(注6) 0.2
⎯
⎯ 汎用カウンタ動作電流
(CTin) 200 350 1000 kΩ
⎯
測定条件
(
P-P
, fin = 20 MHz
6) 0.1
注
注 6: この項目は、CVDD = MVDD = DVDD = AVDD = 3.0~3.6 V、Ta = −40~85°C にて保証。
最小 標準 最大 単位
20 MHz
⎯
2.0 V
⎯
0.5 ⎯ mA
⎯
P-P
14
2005-12-7
TC94A58FG
LCD コモン出力/セグメント出力
項目 記号
出力電流
バイアス電圧
LCD
動作電源電流
“H”
“L”
1/2
1/3
2/3
レベル
レベル
レベル
レベル
レベル
I
OH1
I
OL1
V
V
V
IDD-LCD
I/O ポート
出力電流
入力リーク電流
入力電圧
入力プルアップダウン抵抗
(P1-0~P6-3, P8-0, P8-1, P7-0~P7-3)
項目 記号
I
OH2
I
OH3
I
OL2
I
OL3
I
OL4
I
OL5
VIH
V
R
R
“H”
“L”
“H”
“L”
レベル
レベル
レベル
レベル
AD コンバータ (ADin1~ADin4)
(COM1~COM4, S1~S16)
測定
V
BS2
1.47 1.67 1.87
BS1
BS3
回路
OH
⎯
VOL = 0.4 V (LCD
無負荷
(
コモン出力
⎯
無負荷
LCD
⎯
= 2.9 V (LCD
ドライバ動作電流
測定条件
出力時
出力時
, 1/2
バイアス方式設定時
(LCD出力, 1/3
)
)
)
バイアス方式設定時
最小 標準 最大 単位
⎯ −
⎯
2.3 2.5 2.7
)
3.13 3.33 3.53
⎯
300
450 ⎯
50 ⎯
測定
V
V
I
LI
IL
IN1
IN2
回路
= 2.9 V (P1-0~P1-3,P6-2,P6-3, P8-0,
V
OH
P8-1)
= 2.9 V (P2-0~P5-3, P6-0, P6-1)
OH
= 0.4 V (P1-0~P1-3,P6-2,P6-3, P8-0,
V
OL
P8-1)
⎯
= 0.4 V (P7-0~P7-3) 5 15
OL
V
=
OL
P6-1)
V
= 0.4 V (P2-0, P2-1) 15 30
OL
VIH = 3.3 V,
V
= 0 V (P1-0~P6-3, P8-0, P8-1)
IL
⎯
= 5.5 V, VIL = 0 V (P7-0~P7-3)
V
IH
⎯
(P6-0~P6-3, P8-0, P8-1)
プルダウン, プルアップ設定時
⎯
(P3-0)
測定条件
0.4 V (P2-2, P2-3, P3-0~P5-3, P6-0,
⎯
⎯
テスト入力プルダウン時
0 ~
最小 標準 最大 単位
1.0 −2.0
−
3.0
−
1.0 2.0 ⎯
3.0 6.0
⎯
⎯
V
DD
0.8
25 50 120
⎯
6.0
−
×
10
⎯ ±
⎯ ±
~ MV
MV
×
⎯
⎯
⎯
⎯
⎯
1.0
1.0
DD
DD
0.2
⎯
A
µ
V
A
µ
mA
A
µ
V
kΩ
項目 記号
V
V
AD
RES
I
LI
アナログ入力電圧範囲
分解能
変換総合誤差 ⎯
アナログ入力リーク電流
回路
ADin1~ADin4 0 ~ MVDD V
⎯
⎯
MVDD = 1.8~3.6 V, Ta = −30~75°C (注7)
⎯
MVDD = 2.0~3.6 V, Ta = −40~85°C (注7)
VIH = 3.3 V, VIL = 0 V (ADin1~ADin4)
⎯
測定条件
⎯
測定
注 7: この項目は、CVDD = DVDD = AVDD = 3.0~3.6 V にて保証。
15
最小 標準 最大 単位
6 ⎯ bit
⎯
⎯
⎯ ⎯ ±
⎯
⎯ ±
⎯ ±
2.0
1.0
1.0
LSB
A
µ
2005-12-7
PDO, TMAX, RFGC, TEBC, FMO, DMO, TRO, FOO, SEL 出力
測定
項目 記号
“H”
レベル
出力電流
出力抵抗
V
REF
“L”
レベル
出力オン抵抗
I
V
OH6
I
OL4
R
(RFGC, TEBC, FMO, DMO, TRO, FOO)
out3
R
out4
R
on
回路
= 2.9 V (SEL, TMAX)
OH
⎯
VOL = 0.4 V (SEL, TMAX) 2.0
⎯
(PDO)
(RFGC, TEBC, FMO, DMO, PDO)
⎯
測定条件
TC94A58FG
最小 標準 最大 単位
2.0
−
3.0 ⎯
⎯
5.0 ⎯
⎯
⎯
⎯
⎯
500 Ω
⎯
⎯
⎯
mA
kΩ
16
2005-12-7
TC94A58FG
伝達遅延時間
項目 記号
伝達遅延時間
(BCK, LRCK, AOUT, DOUT, IPF, SBOK, CLCK, DATA, SFSY, SBSY)
“H”
レベル
“L”
レベル
CD プロセッサ AD 変換部
項目 記号
分解能⎯
サンプリング周波数 ⎯
変換入力レンジ ⎯
CD プロセッサ DA変換部
項目 記号
ビット数⎯
サンプリング周波数 ⎯
変換出力レンジ ⎯
CD プロセッサ PLL/VCO 部
測定
t
pLH
t
pHL
回路
⎯
(FEI, TEI, RFRP, SBAD)
測定
回路
(FEI, TEI, RFRP, SBAD)
⎯
(FEI, TEI, RFRP)
⎯
(SBAD)
AV
⎯
= 3.3 V (FEI, TEI, RFRP, SBAD)
DD
(フォーカストラッキング系)
測定
回路
(FOO, TRO)
⎯
(FOO, TRO)
⎯
AV
⎯
= 3.3 V (FOO, TRO) AVSS
DD
測定条件
⎯
⎯
測定条件
測定条件
最小 標準 最大 単位
10 ⎯
⎯
10 ⎯
⎯
最小 標準 最大 単位
8 ⎯ bit
⎯
176.4 ⎯
⎯
88.2 ⎯
⎯
0.15 ×
AV
DD
最小 標準 最大 単位
5 ⎯ bit
⎯
2.8 ⎯ MHz
⎯
0.85 ×
⎯
AVDD
AVDD V
⎯
kHz
ns
V
項目 記号
入出力信号レンジ ⎯
周波数特性 ⎯
発振センタ周波数 ⎯
周波数可変レンジ ⎯
CD プロセッサ コンパレータ
項目 記号
入力レンジ ⎯
ヒステリシス電圧 ⎯
入力抵抗
Z
in2
CD プロセッサ データスライス回路
項目 記号
入力振幅⎯
入力抵抗
DAC
DAC
DAC
出力インピーダンス ⎯
分解能 ⎯
出力変換レンジ ⎯
Z
in1
測定
回路
(LPFN, LPFO) AV
⎯
(LPFN-LPFO) −3dB
⎯
LPFO = V
⎯
[VCOGSL] bit = “L”
⎯
[VCOGSL] bit = “H”
(TEZI, RFZI)
測定
回路
(TEZI, RFZI) AV
⎯
(TEZI, RFZI) V
⎯
(TEZI, RFZI)
⎯
(RFI/SLCO)
測定
回路
(RFI) V
⎯
(RFI) CD
⎯
(SLCO) R-2R DAC
⎯
(SLCO) R-2R DAC
⎯
(SLCO) R-2R DAC
⎯
測定条件
ポイント
REF
測定条件
基準
REF
測定条件
0.6 1.2 2.0 V
基準
REF
コマンドにより抵抗設定
(Gain = 1)
最小 標準 最大 単位
AVDD V
⎯
SS
⎯
⎯
30
−
40
−
最小 標準 最大 単位
50
−
⎯
最小 標準 最大 単位
⎯
⎯
⎯
0.75 ×
V
REF
⎯
8
34
⎯
⎯
AVDD V
⎯
SS
⎯
10 ⎯ kΩ
20 ⎯
10
6 ⎯ bit
1.25 ×
⎯
2.5 ⎯ kΩ
V
MHz
⎯
MHz
⎯
30
+
40
+
50 mV
+
kΩ
⎯
REF
%
P-P
V
17
2005-12-7
1 ビット DA コンバータ
TC94A58FG
項目 記号
雑音歪率
S/N
ダイナミックレンジ
クロストーク
アナログ出力レベル
比
THD + N
S/N (1)
S/N (2)
DR
CT
DACout
測定
回路
1 kHz
⎯
⎯
⎯
1 kHz
⎯
1 kHz
⎯
内部ゼロ検出
内部ゼロ検出
1 kHz
測定条件
正弦波、フルスケール入力
: OFF 85 91
: ON 95 100
正弦波、−
正弦波、フルスケール入力
正弦波、フルスケール入力
60dB
入力換算
83 90
790 825 860 mVrms
最小 標準 最大 単位
⎯
⎯
85
−
90
−
77 dB
−
⎯
⎯
dB
⎯
83 dB
−
dB
18
2005-12-7
外形図
TC94A58FG
質量: 1.20 g (標準)
19
2005-12-7
TC94A58FG
20
2005-12-7
Loading...