TOSHIBA TMP91C016 Technical data
東芝 オリジナル CMOS 16ビット マイクロコントローラ
TLCS-900/L1 シリーズ
TMP91C016
セミコンダクター社
はじめに
この度は弊社 16 ビットマイクロコントローラ TLCS-900/L1 シリーズ、
TMP91C016をご利用いただき、誠にありがとうございます。
本 LSI をご利用になる前に、「使用上の注意、制限事項」の章を参照されます
ことをお願いいたします。
特に下記に示す注意事項に関しましては、十分にご注意願います。
ホルト状態からの解除に関する注意事項
通常は、割り込みによってホルト状態を解除することができますが、HALT モ
ードが IDLE1、STOP モードに設定されている状態 (IDLE2 は対象外) で、CPU
が HALTモードに移行しようとしている期間（f
約 5 クロックの間）に、HALT
FPH
モードを解除可能な割り込み (NMI, INT0~INT3, INTRTC, INTALM0~INTALM4,
INTKEY, INTVLD0~INTVLD2) が入力されても、ホルトが解除できない場合があ
ります (割り込み要求は内部に保留されます)。
HALT モードへ完全に移行された後に、再度割り込みが発生すれば、問題なく
HALT モードを解除できますが、割り込み処理は内部に保留された割り込みと現
在の割り込みを比較し、その優先順位に従って順次処理されます。
ご
機
低電圧/低消費電力
1. 概要と特長
TMP91C016 は、低電圧/低消費電力動作が可能な高速･高機能 16 ビットマイクロコントローラです。
TMP91C016F は、100 ピンミニフラットパッケージ製品です。JTMP91C016S は、100 パッドチッ
プ製品です。特長は次のとおりです。
(1) オリジナル 16 ビット CPU (900/L1_CPU 使用)
• TLCS-90 と命令ニモニックで上位互換
• 16 M バイトのリニアアドレス空間
• 汎用レジスタ&レジスタバンク方式
• 16 ビット乗除算命令、ビット転送/演算命令
• マイクロ DMA: 4 チャネル (592 ns/2 バイト@ 27 MHz)
(2) 最小命令実行時間: 148 ns @ 27 MHz
TMP91C016
CMOS 16 ビット マイクロコントローラ
TMP91C016F/JTMP91C016S
(3) 内蔵 RAM: なし
内蔵 ROM: なし
(4) 外部メモリ拡張
• 105 M バイト (プログラム, データ) まで拡張可能
• 外部データバス 8/16 ビット幅共存可能
…ダイナミックデータバスサイジング
• セパレートバスシステム
(5) 8 ビットタイマ: 4 チャネル
(6) 汎用シリアルインタフェース: 2 チャネル
チャネル 0
• UART
対応
• IrDA ver1.0 (115.2 kbps) 対応モード選択可能
チャネル 1
• UART 対応
• 同期式モード対応
030519TBP1
• マイコン製品の信頼性予測については、｢品質保証と信頼性 / 取り扱い上のご注意とお願い｣の 1.3 項に記載されておりますので必ず
お読みください。
• 当社は品質、信頼性の向上に努めておりますが、一般に半導体製品は誤作動したり故障することがあります。当社半導体製品を
使用いただく場合は、半導体製品の誤作動や故障により、生命･身体･財産が侵害されることのないように、購入者側の責任におい
て、機器の安全設計を行うことをお願いします。
なお、設計に際しては、最新の製品仕様をご確認の上、製品保証範囲内でご使用いただくと共に、考慮されるべき注意事項や条件
について｢東芝半導体製品の取り扱い上のご注意とお願い｣、｢半導体信頼性ハンドブック｣などでご確認ください。
• 本資料に掲載されている製品は、一般的電子機器 (コンピュータ、パーソナル機器、事務機器、計測機器、産業用ロボット、家電
器など) に使用されることを意図しています。特別に高い品質･信頼性が要求され、その故障や誤作動が直接人命を脅かしたり人体
に危害を及ぼす恐れのある機器 (原子力制御機器、航空宇宙機器、輸送機器、交通信号機器、燃焼制御、医療機器、各種安全装置な
ど) にこれらの製品を使用すること (以下 “特定用途” という) は意図もされていませんし、また保証もされていません。本資料に掲
載されている製品を当該特定用途に使用することは、お客様の責任でなされることとなります。
• 本資料に掲載されている製品は、外国為替および外国貿易法により、輸出または海外への提供が規制されているものです。
• 本資料に掲載されている技術情報は、製品の代表的動作･応用を説明するためのもので、その使用に際して当社および第三者の知的
財産権その他の権利に対する保証または実施権の許諾を行うものではありません。
• 本資料に掲載されている製品を、国内外の法令、規則および命令により製造、販売を禁止されている応用製品に使用することはで
きません。
• 本資料の掲載内容は、技術の進歩などにより予告なしに変更されることがあります。
91C016-1
2004-02-16
(7) LCD コントローラ
• シフトレジスタ型、RAM 内蔵型の両 LCD ドライバに対応
(8) RTC (リアルタイムクロック)
• TC8521A を基本とした仕様
(9) キーオンウェイクアップ (キー入力割り込み)
(10) ウォッチドッグタイマ
(11) メロディ/アラームジェネレータ
• メロディ: 4~5461 Hz のクロックを出力
• アラーム: 8 種類のアラームパターンを出力
• 5 種類のインタバル割り込みを出力
(12) チップセレクト/ウェイトコントローラ: 4 チャネル
(13) MMU
• 4 ローカルエリア/8 バンク方式により 105 M バイトまで拡張可能
(14) 表示データ縦横変換回路 (8 × 8)
(15) 割り込み機能: 40 本
• CPU 9 本 ..............ソフトウエア割り込み命令、未定義命令実行違反
TMP91C016
• 内部 25 本 ..............7 レベルの優先順位の設定が可能
• 外部 9 本 ..............7 レベルの優先順位の設定が可能
(4 本はエッジの極性選択可能)
(16) 入出力ポート: 31 端子 (
• スタンバイ機能
3 種類の HALT モード (プログラマブル IDLE2, IDLE1, STOP)
(17) DRAM コントローラ内蔵: 1 チャネル
CAS2 方式
•
(18) 入力電圧値比較用コンパレータ内蔵: 3 チャネル
(19) トリプルクロック制御機能
• クロック逓倍回路 (DFM) 内蔵
• クロックギア機能: 高周波クロック fc ∼ fc/16 まで切り替え可能
• 低速クロック機能 (fs = 32.768 kHz)
(20) 動作電圧
• Vcc = 2.7∼3.6 V (fc max = 27 MHz)
• Vcc = 1.8∼3.6 V (fc max = 10 MHz)
(21) パッケージ: P-LQFP100-1414-0.50F、またはチップ供給
詳細は当社営業窓口までお問い合わせください。
外部 16 ビットデータバスメモリ接続時)
91C016-2
2004-02-16
X
A
X
A
A
A
A
TMP91C016
SCLK1/ CTS1 (PC5)
VLD0~VLD2
(PB0~PB2)
VLDVCC, GND
VREF
TXD1 (PC3)
RXD1 (PC4)
OPTRX0 (P72)
OPTTX0 (P71)
VLD0~VLD2
(Detecter)
SIO/UART
(SIO1)
SIO/UART/IrDA
(SIO0)
CPU (TLCS-900/L1)
XWA
XBC
XDE
XHL
XI
XIY
XIZ
XSP
TA1OUT/SCOUT (P70)
REFOUT /LCAS / LDS (P67)
WE /UCAS /UDS (P66)
DRAMOE /EXRD (P73)
RAS (P63)
8-bit timer
(TMRA0)
8-bit timer
(TMRA1)
8-bit timer
(TMRA2)
8-bit timer
(TMRA3)
DRAMC
W
B C
D E
H L
SP
32ビット
PC
WDT
(Watchdog
timer)
I
IY
IZ
H-OSC
Clock gear,
Clock doubler
L-OSC
FSR
Port 1
Port 2
Port 5
CS/WAIT
controller
(4 blocks)
MMU
D1BSCP (PD0)
D2BLP (PD1)
D3BFR (PD2)
DLEBCD (PD3)
DOFFB (PD4)
Port 6
Port 7
Port 9
Port B
Port C
Port D
LCD
controller
HVC
conversion
Interrupt
controller
Keyboard
input
Melody/
alarm-out
RTC
DVCC [3]
DVSS [3]
X1
X2
EMU0
EMU1
XT1 (PC6)
XT2 (PC7)
RESET
M0
M1
D0~D7
0~A7
8~A15
P10~P17 (D8~D15)
P20
~P27 (A16~A23)
RD
WR
HWR (P52)
WAIT (P53)/EXWR
W/R (P56)/MSX
CS0 (LCLK0)~ CS3 / CS2A
(P60~P63)
EA24, CS2B (P64),
EA25,
CS2C (LCK2/ VEECLK ) (P65),
EXWR (P53)
CS2D (P71)
CS2E (P72)
NMI (P74)
INT0~INT2,INT3
(PB3~PB5, P52)
KI0~KI7 (P90~P97)
MLDALM(PD7)
ALARM , MLDALM (PD6)
( ): リセット後の初期状態
図 1.1 TMP91C016 ブロック図
91C016-3
2004-02-16
K
A
A
A
A
A
T
A
K
EMU0
T
AM1
2. ピン配置とピン機能
TMP91C016 のピン配置図および入出力ピンの名称と概略機能を示します。
2.1 ピン配置図
TMP91C016F ピン配置図は、図 2.1.1のとおりです。
VREF
VLD0/PB0
VLD2/PB2
P70/SCOUT/TA1OUT
P73/ DRAMOE / EXRD
VLDGND
VLDVCC
KI0/P90
KI1/P91
KI2/P92
KI3/P93
KI4/P94
KI5/P95
KI6/P96
KI7/P97
P71/OPTTX0/
P72/OPTRX0/ E2CS
TXD1/PC3
RXD1/PC4
SCLK1/ CTS1 /PC5
HWR /INT3
P52/
P53/
WAIT / EXWR
INT2/PB5
INT1/PB4
INT0/PB3
AM0
DVCC1
VLD1/PB1
1
100
5
10
D2CS
15
20
25
X2
PD7/MLDALM
X1
DVSS1
MLDALM
PD4
0 1 2 3 4 5 6 7 8
RD
DLBCD/PD3
D3BFR/PD2
D2BLP/PD1
DOFFB/
PD6/ALARM/
95
DVSS3
D1BSCP/PD0
90
DVCC3
WR
85
TMP91C016F
QFP100
Top view
30
RESE
PC7/XT2
PC6/XT1
図 2.1.1 ピン配置図 (100 ピン LQFP)
35
EMU1
W/MS
P61/CS1
P56/R/
P60/CS0/LCLK0
/CS2
CS2
P63/CS3/RAS
40
P64/EA24/CS2B
LCAS/LDS/REFOU
P66/UCAS/UDS/WE
P67/
P65/EA25/CS2C/LCLK2/VEECL
D0
45
D1
D2
80
D3
D4
9
75
70
65
60
55
D5
10
50
D6
TMP91C016
11
12
13
14
15
P20/A16
P21/A17
P22/A18
P23/A19
P24/A20
P25/A21
DVCC2
NMI / WE / CAS
P74/
DVSS2
P26/A22
P27/A23
P17/D15
P16/D14
P15/D13
P14/D12
P13/D11
P12/D10
P11/D9
P10/D8
D7
91C016-4
2004-02-16
TMP91C016
2.1.1 PAD座標値
表 2.1.1 PAD座標値
(チップサイズ 4.38 mm × 4.43 mm) 単位 (µm)
ピン
名称 X座標 Y座標
No.
1 PB2 −2057 1531 35 P56 −239 −2082 69 P21 2053 850
2 VLDGND −2057 1417 36 P60 −125 −2082 70 P20 2053 964
3 VLDVCC −2057 1303 37 P61 −11 −2082 71 A15 2053 1078
4 P90 −2057 990 38 P62 103 −2082 72 A14 2053 1192
5 P91 −2057 876 39 P63 217 −2082 73 A13 2053 1306
6 P92 −2057 762 40 P64 331 −2082 74 A12 2053 1420
7 P93 −2057 648 41 P65 479 −2082 75 A11 2053 1534
8 P94 −2057 534 42 P66 593 −2082 76 A10 1503 2082
9 P95 −2057 420 43 P67 707 −2082 77 A9 1389 2082
10 P96 −2057 306 44 D0 821 −2082 78 A8 1275 2082
11 P97 −2057 192 45 D1 935 −2082 79 A7 1160 2082
12 P70 −2057 55 46 D2 1049 −2082 80 A6 1046 2082
13 P71 −2057 −59 47 D3 1163 −2082 81 A5 932 2082
14 P72 −2057 −174 48 D4 1277 −2082 82 A4 818 2082
15 P73 −2057 −290 49 D5 1391 −2082 83 A3 704 2082
16 PC3 −2057 −404 50 D6 1505 −2082 84 A2 590 2082
17 PC4 −2057 −521 51 D7 2053 −1534 85 A1 476 2082
18 PC5 −2057 −638 52 P10 2053 −1420 86 A0 362 2082
19 P52 −2057 −755 53 P11 2053 −1306 87
20 P53 −2057 −870 54 P12 2053 −1192 88
21 PB5 −2057 −991 55 P13 2053 −1078 89 DVCC3 20 2082
22 PB4 −2057 −1105 56 P14 2053 −964 90 PD0 −180 2082
23 PB3 −2057 −1219 57 P15 2053 −850 91 DVSS3 −294 2082
24 AM0 −2057 −1333 58 P16 2053 −736 92 PD1 −408 2082
25 DVCC1 −2057 −1447 59 P17 2053 −606 93 PD2 −522 2082
26 X2 −1507 −2082 60 P27 2053 −450 94 PD3 −638 2082
27 DVSS1 −1342 −2082 61 P26 2053 −295 95 PD4 −752 2082
28 X1 −1176 −2082 62 DVSS2 2053 −140 96 PD6 −866 2082
29 AM1 −1060 −2082 63 P74 2053 17 97 PD7 −980 2082
RESET
30
31 PC6 −831 −2082 65 P25 2053 326 99 PB0 −1388 2082
32 PC7 −583 −2082 66 P24 2053 482 100 PB1 −1506 2082
33 EMU0 −467 −2082 67 P23 2053 622
34 EMU1 −353 −2082 68 P22 2053 736
−946 −2082 64 DVCC2 2053 171 98 VREF −1274 2082
ピン
No.
名称 X座標 Y 座標
ピン
No.
名称 X座標 Y座標
RD
WR
248 2082
134 2082
91C016-5
2004-02-16
2.2 ピン名称と機能
入出力ピンの名称と機能は、表 2.2.1~表 2.2.3のとおりです。
表 2.2.1 ピン名称と機能 (1/3)
ピン名称 ピン数 入出力 機能
D0~D7 8
P10~P17
8
D8~D15
P20~P27
8
A16~A23
A8~A15 8
A0~A7 8
RD
WR
P52
HWR
1
1
1
INT3
P53
WAIT
EXWR
P56
W/R
1
1
MSK
P60
CS0
1
LCLK0
P61
CS1
CS2
CS2A
P63
3CS
RAS
P64
1
1
1
1
EA24
CS2B
P65
1
EA25
CS2C
LCLK2
VEECLK
P66
UCAS
1
UDS
WE
入出力 デ－タ (下位): デ－タバス 0~7
入出力
入出力
ポ－ト 1: ビット単位で入出力の設定ができる入出力ポ－ト
外部 8 ビットバスで使用する際に使用できます。
デ－タ (上位): デ－タバス 8~15
出力
ポ－ト 2: 出力ポ－ト
出力
アドレス: アドレスバス 16~23
出力 アドレス: アドレスバス 8~15
出力 アドレス: アドレスバス 0~7
出力 リ－ド: 外部メモリをリ－ドするためのストロ－ブ信号
P5 <RDE > = 0 にすることによって、内部エリアをリ－ドしたときも RDが
出ます。
出力 ライト: D0~D7 端子のデ－タをライトするためのストロ－ブ信号
入出力
ポ－ト 52: 入出力ポ－ト (シュミット入力、プルアップ/プルダウン付き)
上位ライト: D8~D15 端子のデ－タをライトするためのストロ－ブ信号
出力
割り込み要求端子 3: 立ち上がり/立ち下がりエッジを選択可能な割り込み要
入力
求端子
入出力
入出力
入出力
入出力
入出力
入出力
入出力
入出力
ポ－ト 53: 入出力ポ－ト (プルアップ付き)
ウェイト: CPU へのバスウェイト要求端子です。((1 + N) WAITモ－ド)
入力
RAM 用ライト信号。
出力
ポ－ト 56: 入出力ポ－ト (プルアップ付き)
リ－ド、ライト: “1”でリ－ドサイクルまたはダミ－サイクルを “0” でライト
出力
サイクルを示します。
外部 LCD ドライバ用昇圧クロック (VEECLK)出力要求
入力
ポ－ト 60: 入出力ポ－ト (プルアップ付き)
チップセレクト 0: アドレスが指定したアドレス領域内なら “0” を出力
出力
S/R TYPE LCDDのコマンド制御用 CS 信号
出力
ポ－ト 61: 入出力ポ－ト (プルアップ付き)
出力
チップセレクト 1: アドレスが指定したアドレス領域内なら “0” を出力
出力
チップセレクト 2: アドレスが指定したアドレス領域内なら “0” を出力
出力
拡張チップセレクト 2A: アドレスが特定のアドレス領域内なら “0” を出力
ポ－ト 63: 入出力ポ－ト (プルアップ付き)
チップセレクト 3: アドレスが指定したアドレス領域内なら “0” を出力
出力
ロ－アドレスストロ－ブ: アドレスが指定したアドレス領域内なら、
出力
DRAM 用
RAS ストロ－ブを出力
ポ－ト 64: 入出力ポ－ト (プルアップ付き)
拡張アドレス 24: デ－タエリアを拡張する際に使用するアドレスバス
出力
拡張チップセレクト 2B: アドレスが特定のアドレス領域内なら “0” を出力
出力
ポ－ト 65: 入出力ポ－ト (プルアップ付き)
拡張アドレス 25: デ－タエリアを拡張する際に使用するアドレスバス
出力
拡張チップセレクト 2C: アドレスが特定のアドレス領域内なら “0” を出力
出力
S/R TYPE LCDDのコマンド制御用 CS 信号
出力
外部 LCD ドライバ用昇圧クロック出力
出力
ポ－ト 66: 入出力ポ－ト (プルアップ付き)
上位カラムアドレスストロ－ブ: アドレスが指定したアドレス領域内で、
出力
DRAM 用上位側/CAS ストロ－ブを出力 (
出力
RAM 用上位側バイトイネ－ブル信号
出力
DRAM 用ライト信号 (8 ビットバスモ－ド)
TMP91C016
2CAS モ－ド)
91C016-6
2004-02-16
表 2.2.2 ピン名称と機能 (2/3)
ピン名称 ピン数 入出力 機能
P67
LCAS
LDS
REFOUT
P70
SCOUT
TA1OUT
P71
OPTTX0
CS2D
P72
OPTRX0
CS2E
P73
DRAMOE
EXRD
P74
NMI
WE
CAS
P90~P97
KI0~KI7
PB0
VLD0
PB1
VLD1
PB2
VLD2
PB3
INT0
PB4, PB5
INT1, INT2
PC3
TXD1
PC4
RXD1
PC5
SCLK1
CTS1
PC6
XT1
PC7
XT2
PD0
D1BSCP
1
1
1
1
1
1
入出力
入出力
入出力
入出力
入出力
入出力
8
1
1
1
1
2
1
1
1
入出力
入出力
入出力
入出力
入出力
入出力
入出力
入出力
入出力
1
1
1
入出力
入出力
入出力
ポ－ト 67: 入出力ポ－ト (プルアップ付き)
下位カラムアドレスストロ－ブ: アドレスが指定したアドレス領域内で、
出力
DRAM 用下位側/CAS ストロ－ブを出力 (
出力
RAM 用下位側バイトイネ－ブル信号
出力
リフレッシュアウト信号: “0” でリフレッシュサイクルが発生していること
を示します。(8ビットバスモ－ド)
ポ－ト 70: 入出力ポ－ト (プルアップ付き)
出力
システムクロック出力: f
出力
8ビットタイマ 1 出力: タイマ 0 またはタイマ 1 出力
FPH
ポ－ト 71: 入出力ポ－ト (プルアップ付き)
シリアル 0 送信デ－タ
出力
拡張チップセレクト 2D: アドレスが特定のアドレス領域内なら “0” を出力
出力
ポ－ト 72: 入出力ポ－ト (シュミット入力、プルアップ/プルダウン付き)
シリアル 0 受信デ－タ
入力
拡張チップセレクト 2E: アドレスが特定のアドレス領域内なら “0” を出力
出力
ポ－ト 73: 入出力ポ－ト (プルアップ付き)
DRAM 用リ－ド信号
出力
RAM 用リ－ド信号
出力
ポ－ト 74: 入出力ポ－ト (シュミット入力、プルアップ付き)
ノンマスカブル割り込み要求端子: 立ち下がりエッジの割り込み要求端子で
入力
す。プログラムにより、立ち上がりエッジでも割り込み要求可能となります。
DRAM 用ライト信号 (
出力
出力
カラムアドレスストロ－ブ: アドレスが指定したアドレス領域内で、
DRAM 用
入力
ポ－ト 90~97: 入力専用ポ－ト (シュミット入力、プルアップ付き)
入力
キ－入力 0~7:キ－オンウェイクアップ端子 0~7
RAS ストロ－ブを出力 (8 ビットアクセスのみ)
2CAS のみ)
ポ－ト B0: 入出力ポ－ト (プルアップ付き)
入力
メイン電源電圧監視用入力端子です。電圧が設定電圧以下になったときにレ
ベル割り込み要求されます。
ポ－ト B1: 入出力ポ－ト (プルアップ付き)
入力
バックアップ電源電圧監視用入力端子です。電圧が設定電圧以下になったと
きに、エッジ割り込み要求されます。
ポ－ト B2: 入出力ポ－ト (プルアップ付き)
入力
マイコン電源電圧監視用入力端子です。電圧が設定電圧以下になったとき
に、エッジ割り込み要求されます。
ポ－ト B3: 入出力ポ－ト (シュミット入力、プルアップ付き)
割り込み要求端子 0: レベル/立ち上がり/立ち下がりエッジを選択可能な
入力
割り込み要求端子です。
ポ－ト B4, B5: 入出力ポ－ト (シュミット入力、プルアップ/プルダウン付き)
入力
割り込み要求端子 1, 2: 立ち上がり/立ち下がりエッジを選択可能な
割り込み要求端子です。
ポ－ト C0: 入出力ポ－ト (プルアップ付き)
出力
シリアル 1 送信デ－タ
プログラムによりオ－プンドレイン出力端子となります。
ポ－ト C1: 入出力ポ－ト (シュミット入力、プルアップ/プルダウン付き)
入力
シリアル 1 受信デ－タ
ポ－ト C2: 入出力ポ－ト (シュミット入力、プルアップ/プルダウン付き)
シリアル 1 クロック入出力
シリアル 1 デ－タ送信可能 (Clear to send)
入力
ポ－ト C6: 入出力ポ－ト (オ－プンドレイン出力端子)
入力
低周波発振器接続端子です。
ポ－ト C7: 入出力ポ－ト (オ－プンドレイン出力端子)
出力
低周波発振器接続端子です。
ポ－ト D0: 入出力ポ－ト (プルアップ付き)
出力
LCD ドライバ用出力端子です。
TMP91C016
2CAS モ－ド)
または fs を出力
91C016-7
2004-02-16
表 2.2.3 ピン名称と機能 (3/3)
ピン名称 ピン数 入出力 機能
PD1
D2BLP
PD2
D3BFR
PD3
DLEBCD
PD4
DOFFB
PD6
ALARM
MLDALM
PD7
MLDALM
AM0~AM1
EMU0 1
EMU1 1
RESET
VREF 1
VLDVCC 1
VLDGND 1
X1/X2 2
DVCC 3
DVSS 3
1
1
1
1
1
1
2
1
入出力
入出力
入出力
入出力
入出力
入出力
入出力 発振子接続端子
ポ－ト D1: 入出力ポ－ト (プルアップ付き)
出力
LCD ドライバ用出力端子です。
ポ－ト D2: 入出力ポ－ト (プルアップ付き)
出力
LCD ドライバ用出力端子です。
ポ－ト D3: 入 出力ポ－ト (プルアップ付き)
出力
LCD ドライバ用出力端子です。
ポ－ト D4: 入出力ポ－ト (プルアップ付き)
出力
LCD ドライバ用出力端子です。
ポ－ト D6: 入出力ポ－ト (プルアップ付き)
RTC アラ－ム出力端子です。
出力
メロディ/アラ－ム用出力の論理反転出力端子です。
出力
ポ－ト D7: 入出力ポ－ト (プルアップ付き)
出力
メロディ/アラ－ム用出力端子です。
入力 動作モ－ド:
(外部 16 ビットバス固定、もしくは外部 8/16 ビットバス混在時)
AM1 = “0”, AM0 = “1” に固定してください。
(外部 8 ビットバス固定時)
AM1 = “0”, AM0 = “0” に固定してください。
出力 “開放” してください。
出力 “開放” してください。
入力 リセット: LSI を初期化します。(シュミット入力、プルアップ付き)
入力 低速発振器電源、RTC 電源、低電圧検出器基準電源として使用します。
低電圧検出器電源端子
低電圧検出器 GND 端子 (0 V)
電源端子 (全 DVCC 端子を電源に接続してください。)
GND 端子 (全 DVSS 端子を GND (0 V) に接続してください。)
TMP91C016
91C016-8
2004-02-16
TMP91C016
3. 動作説明
ここでは、TMP91C016 の機能および基本動作について、ブロックごとに説明します。
なお、本章の最後に 6. ｢使用上の注意、制限事項｣ としてブロック別の注意、制限事項などを掲載してい
ますのでご確認ください。
3.1 CPU
TMP91C016 には、高性能な 16 ビット CPU (900/L1-CPU) が内蔵されています。CPU の動作
については、前章の “TLCS-900/L1 CPU” を参照してください。
ここでは、“TLCS-900/L1 CPU” にて説明されていない TMP91C016 独自の CPU 機能について
説明します。
3.1.1 リセット動作
本デバイスにリセットをかけるには、電源電圧が動作範囲内であり、かつ、内部高周波発振
器の発振が安定した状態で、少なくとも 10 システムクロック間 (4 MHz クロック発振時で 80
µs)、
RESET 入力を Low レベルにしてください。また、電源投入時は RESET 入力が Low レベ
ルで、電源電圧が動作範囲内になり、かつ、内部高周波発振器の発振が安定した状態で、少な
くとも 10 システムクロック間、
なお、リセット動作にてクロックギアは 1/16 モードに初期化されるので、システムクロッ
ク f
は、fc/32 (= fc/16 × 1/2) となります。
SYS
リセットが受け付けられると、CPU は、
RESET 入力の Low レベルを保持してください。
• プログラムカウンタ PC をアドレス FFFF00H~FFFF02H に格納されているリセット
ベクタに従いセット
PC<7:0> ← アドレス FFFF00H の値
PC<15:8> ← アドレス FFFF01H の値
PC<23:16> ← アドレス FFFF02H の値
• スタックポインタ XSP を 100H にセット
• ステータスレジスタ SR の IFF2~IFF0 ビットを “111” にセット (割り込みレベルのマ
スクレジスタをレベル 7 にセット)
• ステータスレジスタ SR の MAX ビットを “1” にセット (マキシマムモードにセット)
• ステータスレジスタ SR の RFP2~RFP0 ビットを “000” にクリア (レジスタバンクを
0 にセット)
を行い、リセットが解除されると、セットされた PC に従い命令の実行を開始します。なお、
上記以外の CPU 内部のレジスタは、変化しません。
また、リセットが受け付けられると、内蔵 I/O およびポート, その他の端子は、下記のとお
りとなります。
• 内蔵 I/O のレジスタを初期化
• ポート端子 (内蔵 I/O 用にも使える兼用端子を含む) を、汎用入力ポートまたは汎用出
力ポートのモードにセット
注) リセット動作により、CPU レジスタの PC, SR, XSP 以外のレジスタのデータは変化
しません。
図 3.1.1に TMP91C016 のリセットタイミングチャートを示します。
91C016-9
2004-02-16
TMP91C016
リード
ライト
Data-in
0FFFF00H
リードサイクルで始まる)
(リセット解除後は、2 ウェイトの
サンプリング
(P52 入力モード)
サンプリング
Data-in
Data-out
内部でプルアップを示します。
ハイインピーダンスを示します。
FPH
f
RESET
A23~A0
CS2
CS0, CS1, CS3
RD
D0~D15
WR
D0~D15
HWR
XT1, XT2
図 3.1.1 TMP91C016 リセットタイミングチャート
91C016-10
2004-02-16
(n)
)
(注)
3.2 メモリマップ
TMP91C016 のメモリマップを、図 3.2.1に示しています。
注) アドレス 000FE0H~00FE7H のエリアは RAM 内蔵 LCD ドライバ用にアサインしているため外部エリアとなり
ます。
000000H
000100H
000FE0H
000FE7H
010000H
FFFF00H
FFFFFFH
内蔵I/O
(4 Kバイト)
外部メモリ
ベクタテーブル (256バイト
TMP91C016
ダイレクト
エリア
64 Kバイトエリア
(nn)
16 Mバイトエリア
(R)
(−R)
(R+)
(R + R8/16)
(R + d8/16)
(nnn)
( = 内部エリア)
図 3.2.1 メモリマップ
91C016-11
2004-02-16
3.3 トリプルクロック/スタンバイ制御、ノイズ低減機能
低消費電力、低ノイズ化のためにクロックギア、クロック逓倍回路 (DFM)、スタンバイ制御回
路、ノイズ低減回路などを内蔵しています。
この章は下記のような構成になっています。
3.3.1 クロック系統ブロック図
3.3.2 SFR 説明
3.3.3 システムクロック制御部
3.3.4 プリスケーラクロック制御部
3.3.5 クロック逓倍回路 (DFM)
3.3.6 ノイズ低減回路
3.3.7 スタンバイ制御部
TMP91C016
91C016-12
2004-02-16
TMP91C016
クロックの動作モードとしては、シングルクロックモード (X1, X2 端子のみ) とデュアルクロッ
クモード (X1, X2 と XT1, XT2 端子) とトリプルクロックモード (X1, X2 と XT1, XT2 端子と DFM)
の 3 モードがあります。
図 3.3.1 に動作モード別状態遷移図を示します。
IDLE2モード
(I/O動作)
IDLE1モード
(発振器のみ動作)
命
令
割
り
込
み
令
命
み
込
り
割
(a) シングルクロックモード状態遷移図
命
IDLE2モード
(I/O動作)
IDLE1モード
(発振器のみ動作)
IDLE2モード
(I/O動作)
IDLE1モード
(発振器のみ動作)
令
割
り
込
み
命 令
み
込
り
割
命
令
割
り
込
み
命 令
み
込
り
割
(b) デュアルクロックモード状態遷移図
リセット
/32)
(f
OSCH
リセット解除
NORMALモード
(f
/ギア値/2)
OSCH
リセット
/32)
(f
OSCH
リセット解除
NORMALモード
(f
/ギア値/2)
OSCH
命
令
SLOWモード
(fs/2)
命 令
割り込み
命
割り込み
令
命
STOPモード
(全回路停止)
令
STOPモード
(全回路停止)
IDLE2モード
(I/O動作)
IDLE1モード
(発振器のみ動作)
割
割
命
り
込
命 令
込
り
令
み
み
IDLE2モード
(I/O動作)
IDLE1モード
(発振器 + DFM動作)
(4 × f
命
令
注 2)
NORMALモード
/ギア値/2)
OSCH
(DFM使用)
(c) トリプルクロックモード状態遷移図
リセット
/32)
(f
OSCH
リセット解除
NORMALモード
(f
/ギア値/2)
OSCH
命令
STOPモード
(全回路停止)
命 令
注 1)
割り
込み
命
命
令
割
り
込
令
み
SLOWモード
(fs/2)
IDLE2モード
(I/O動作)
IDLE1モード
(発振器のみ動作)
注 1) SLOW モードから DFM 使用 NORMAL モードへの移行時に、SLOW モードからの DFM 制御はできません。
(DFM 起動･停止･内部クロック切り替え: DFMCR0<ACT1:0> レジスタへの書き込み)
注 2) DFM 使用 NORMAL モードから NORMAL モードへの移行時には CPU クロック切り替え → DFM 回路停止の
順序で 2 回に分けて命令を行ってください。
注 3) DFM 使用 NORMAL モードから直接 STOP モードへは移行できません。必ず、一度 NORMAL モードを経由
してから STOP モードへ移行してください。(高周波発振停止は DFM を停止した後に行ってください。)
図 3.3.1 動作モード別状態遷移図
X1, X2 端子より入力されるクロック周波数を f
波数を fs、SYSCR1<SYSCK> で選択されたクロックを f
をシステムクロック f
と定義します。また、この f
SYS
、XT1, XT2 端子より入力されるクロック周
OSCH
FPH、fFPH
の 1 周期を 1 ステートと定義します。
SYS
を 2 分周したクロック周波数
91C016-13
2004-02-16
3.3.1 クロック系統ブロック図
TMP91C016
SYSCR0
<XTEN, RXTEN>
XT1
XT2
低速
発振器
fs
SYSCR0
X1
X2
<XEN, RTEN>
高速
発振器
DFM (クロック
f
OSCH
SYSCR0<WUEF>
SYSCR2<WUPTM1:0>
DFMCR0<ACT1:0, DLUPTM>
ウォームアップ (高速･低速発振器用)/
× 4
タイマ
fc
fc/2
fc/4
÷2 ÷16÷4 ÷8
クロックギア
ロックアップ (DFM用)
f
= f
DFM
OSCH
セレクタ
逓倍回路)
DFMCR0<ACT1:0>
fc/8
fc/16
SYSCR1<GEAR2:0>
SYSCR0
<PRCK1:0>
fc/16
f
FPH
÷2
SYSCR1<SYSCK>
÷2 ÷4
φT
φT0
fs
f
SYS
f
SYS
φT0
TMRA0∼TMRA3
プリスケーラ
SIO0∼SIO1
CPU
割り込み
コントローラ
fs
プリスケーラ
WDT
I/Oポート
RTC
LCDC
MLD/ALM
図 3.3.2 デュアルクロック、スタンバイ関連のブロック図
91C016-14
2004-02-16
TMP91C016
3.3.2 SFR 説明
7 6 5 4 3 2 1 0
SYSCR0
(00E0H)
SYSCR1
(00E1H)
SYSCR2
(00E2H)
VLDCTL
(0449H)
Bit symbol XEN XTEN RXEN RXTEN RSYSCK WUEF PRCK1 PRCK0
Read/Write R/W
リセット後
機 能
1 1 1 0 0 0 0 0
高速
発振器
0: 停止
1: 発振
低速
発振器
0: 停止
1: 発振
STOP モード
解除後の
高速
発振器
0: 停止
1: 発振
STOP モード
解除後の
低速
発振器
0: 停止
1: 発振
STOP モード
解除後の
クロック
選択
0: 高速
1: 低速
発振器用
ウォームア
ップタイマ
(WUP) 制御
0 ライト:
Don’t care
1 ライト:
WUP
スタート
0 リード:
WUP 終了
1 リード
WUP 中
プリスケーラクロック選択
00: f
FPH
01: Reserved
10: fc/16
11: Reserved
Bit symbol SYSCK GEAR2 GEAR1 GEAR0
Read/Write R/W
リセット後
機 能
0 1 0 0
高速クロックのギア選択
000: 高速クロック
001: 高速クロック/2
010: 高速クロック/4
011: 高速クロック/8
システム
クロック
選択
0: 高速(fc)
1: 低速(fs)
100: 高速クロック/16
101:
110: Reserved
111:
Bit symbol SCOSEL WUPTM1 WUPTM0 HALTM1 HALTM0 SELDRV DRVE
Read/Write R/W R/W R/W R/W R/W R/W R/W
リセット後
機 能
0 1 0 1 1 0 0
0: fs
1: f
FPH
発振器用 WUP 時間選択
00: Reserved
8
01: 2
/入力周波数
14
10:2
/入力周波数
16
11:2
/入力周波数
HALT モード選択
00: Reserved
01: STOP モード
10: IDLE1 モード
11: IDLE2 モード
<DRVE>
使用モード
選択
0:
STOP
1:
IDLE1
1: STOP
IDLE1
モードで端
子をドライ
ブします。
Bit symbol XT1VSEL VLD2USE VLD1USE VLD0USE
Read/Write W R/W R/W R/W
リセット後
機 能
0 0 0 0
0: Vcc駆動
: Vref駆動
1
0: VLD未使用
1: VLD使用
0: VLD未使用
1: VLD使用
0: VLD未使用
1: VLD使用
注 1) SYSCR1<Bit7:4>, SYSCR2<Bit7> は、リードすると不定値が読み出されます。
注 2) 低速発振器はリセットにより発振許可となります。
図 3.3.3 クロック関係 SFR
91C016-15
2004-02-16
記号 名称 アドレス
DFM
DFMCR0
DFMCR1
control
register 0
DFM
control
register 1
DFM 使用に関する制約
E8H
E9H
TMP91C016
7 6 5 4 3 2 1 0
ACT1 ACT0 DLUPFG DLUPTM
R/W R/W R R/W
0 0 0 0
DFM LUP
停止
00
動作
01
動作
10
動作
11
停止
動作
停止
停止
f
FPH
選択
f
OSCH
f
OSCH
f
DFM
f
OSCH
ロック
アップ
(LUP)フラグ
0: LUP 終了
1: LUP 中
D7 D6 D5 D4 D3 D2 D1 D0
R/W R/W R/W R/W R/W R/W R/W R/W
0 0 0 1 0 0 1 1
入力周波数 4~6.75 MHz (@ 2.7 V~3.6 V) では 0BH をライトしてください。
入力周波数 2~2.5 MHz (@ 2 V ± 10%) では 1BH をライトしてください。
図 3.3.4 DFM 関係 SFR
ロック
アップ
時間選択
0: 212/f
OSCH
1: 210/f
OSCH
DFM 補正
(1) DFM の起動･停止などの制御は SLOW モード (fs) では行わないでください
(DFMCR0<ACT1:0>レジスタへの書き込み)。この制御は NORMAL モードから行う必要
があります。
(2) DFM を使用している状態 (DFMCR0<ACT1:0> = “10”) から DFM 動作を停止する場合は、
f
DFM
→ f
切り替えと DFM 停止を同時に行わず 2 回に分けた手順にて行ってくださ
OSCH
い。
LD (DFMCR0), C0H ; f
LD (DFMCR0), 00H ;
→ f
DFM
DFM 停止
OSCH
切り替え
(3) DFM を使用している状態 (DFMCR0<ACT1:0> = “10”) から高周波発振器を停止する場
合は、DFM を停止してから高周波発振器を停止してください。
詳細は 3.3.5 ｢クロック逓倍回路 (DFM)｣ を参照してください。
91C016-16
2004-02-16
EMCCR0
(00E3H)
EMCCR1
(00E4H)
EMCCR2
(00E5H)
EMCCR3
(00E6H)
EMCCR4
(00E7H)
TMP91C016
7 6 5 4 3 2 1 0
Bit symbol
Read/Write R R/W R/W R/W R/W R/W R/W R/W
リセット後
機 能
Bit symbol
Read/Write
リセット後
機 能
Bit symbol
Read/Write
リセット後
機 能
Bit symbol ENFROM ENDROM ENPROM FFLAG DFLAG PFLAG
Read/Write R/W R/W R/W R/W R/W R/W
リセット後
機 能
Bit symbol
Read/Write
リセット後
機 能
注) Vcc = 2 V ± 10%では EMCCR0<DRVOSCH>は “1” 固定に設定してください。
PROTECT – – – – EXTIN DRVOSCH DRVOSCL
0 0 1 0 0 0 1 1
プロテクト
フラグ
0: OFF
1: ON
“0” をライト
してくださ
い。
“1” をライト
してくださ
い。
“0” をライト
してくださ
い。
“0” をライト
してくださ
い。
1: fc 外部
クロック
fc 発振器
ドライブ能力
1: NORMAL
0: WEAK
fs 発振器
ドライブ能力
1: NORMAL
0: WEAK
下記 1st-KEY, 2nd-KEY の書き込みによりプロテクト ON/OFF 切り替わり
1st-KEY: EMCCR1 = 5AH,EMCCR2 = A5H を連続ライト
2nd-KEY: EMCCR1 = A5H,EMCCR2 = 5AH を連続ライト
0 0 0 0 0 0
CS1A エリア
検出許可
0: 禁止
1: 許可
CS2B-2G エ
リア検出許可
0: 禁止
1: 許可
CS2A エリア
検出許可
0: 禁止
1: 許可
CS1A ライト
動作フラグ
“0” 読み出し:
ライトなし
“1” 読み出し:
ライトあり
CS2B-2G
ライト
動作フラグ
“0” 読み出し:
ライトなし
“1” 読み出し:
ライトあり
TA3MLDE3 TA3LCDE
CS2A ライト
動作フラグ
“0” 読み出し:
ライトなし
“1” 読み出し:
ライトあり
R/W R/W
0 0
MLD 回路
クロック
切り替え
0: 32 kHz
1: タイマ 3
LCD 回路
クロック
切り替え
0: 32 kHz
1: タイマ 3
図 3.3.5 ノイズ関係 SFR
91C016-17
2004-02-16
3.3.3 システムクロック制御部
TMP91C016
システムクロック制御部は、CPU コアおよび内蔵 I/O へ供給されるシステムクロック (f
SYS
を生成する回路です。高速/低速の 2 つの発振回路と、DFM (クロック逓倍回路) から出力され
る fc, fs クロックを入力として、SYSCR1<SYSCK> レジスタにて高速/低速の切り替え、
SYSCR0<XEN>, <XTEN> でそれぞれ高速, 低速発振器の発振制御、さらに
SYSCR1<GEAR2:0> で高速クロックのギアを 1, 2, 4, 8, 16 段 (fc, fc/2, fc/4, fc/8, fc/16) に切り
替え、消費電力の低減を図ることができます。
リセットによりデュアルクロックモードになり、<XEN> = “1” , <XTEN> = “1”, <SYSCK> =
“0”, <GEAR2:0> = “100” に初期化されますので、システムクロック f
となります。例えば、X1, X2 端子に 16 MHz の発振子を接続していると、リセットにより f
は fc/32 (= fc/16 × 1/2)
SYS
SYS
は 0.5 MHz となります。
また、TMP91C016 では VREF 端子に別電源を追加することで低周波クロックの消費電流
を低減させることができます。VLDCTL<XTVSEL> にて制御します。
(1) NORMAL ↔ SLOW モードの切り替え
発振子接続端子に発振子を接続している場合、発振子の発振安定を確認してから切り替
えるためにウォームアップタイマがあります。ウォームアップ時間は発振子の特性に合わ
せて SYSCR2<WUPTM1:0> により選択できます。このスタート, 終了確認は
SYSCR0<WUEF> を使用し、ソフト (命令) により下記設定例 1, 2 のように行ってくださ
い。
表 3.3.1 に切り替え時のウォームアップ時間を示します。
)
ウォームアップ
タイム選択
SYSCR2<WUPTM1:0>
01 (28/発振周波数)
10 (214/発振周波数)
11 (216/発振周波数)
注 1) 切り替えようとするクロックが発振器などを使用しており、発振安定している場
合はウォームアップさせる必要はありません。
注 2) ウォームアップタイマは、発振クロックで動作しているため、発振周波数にゆら
ぎがある場合は誤差を含みます。従って、ウォームアップ時間は概略時間として
とらえる必要があります。
表 3.3.1 ウォームアップ時間 (クロック切り替え時)
計算値は
= 16 MHz,
NORMAL へ切り替え時 (fc) SLOW へ切り替え時 (fs)
16 [µs] 7.8 [ms]
1.024 [ms] 500 [ms]
4.096 [ms] 2000 [ms]
f
OCSH
fs = 32.768 kHz の
場合です。
91C016-18
2004-02-16
TMP91C016
設定例 1
高速クロック (fc) から低速クロック (fs) へ切り替える場合
SYSCR0 EQU 00E0H
SYSCR1 EQU 00E1H
SYSCR2 EQU 00E2H
LD (SYSCR2), X−11− −X−B ;
SET 6, (SYSCR0) ;
SET 2, (SYSCR0) ;
WUP: BIT 2, (SYSCR0) ;
JR NZ, WUP ;
SET 3, (SYSCR1) ;
RES 7, (SYSCR0) ;
ウォームアップ時間を 2
低速発振イネーブル
ウォームアップタイマ クリア&スタート
ウォームアップ終了検出
高速 → 低速へ切り替え
高速発振ディセーブル
16
/fs に設定
X: Don't care、−: No change
<XEN>
X1, X2端子
<XTEN>
XT1, XT2端子
ウォームアップタイマ
ウォームアップ終了
<SYSCK>
システムクロックf
SYS
f
でカウントアップ
SYS
fsでカウントアップ
高速
低速
低速発振
イネーブル
ウォームアップタイマ
クリア&スタート
ウォームアップ終了
高速→低速
切り替え
高速発振
ディセーブル
91C016-19
2004-02-16
TMP91C016
設定例 2
低速クロック (fs) から高速クロック (fc) へ切り替える場合
SYSCR0 EQU 00E0H
SYSCR1 EQU 00E1H
SYSCR2 EQU 00E2H
LD (SYSCR2), X−10− −X−B ;
SET 7, (SYSCR0) ;
SET 2, (SYSCR0) ;
WUP: BIT 2, (SYSCR0) ;
JR NZ, WUP ;
RES 3, (SYSCR1) ;
RES 6, (SYSCR0) ;
X: Don’t care、−: No change
ウォームアップ時間を 2
高速発振イネーブル
ウォームアップタイマ クリア&スタート
ウォームアップ終了検出
低速 → 高速へ切り替え
低速発振ディセーブル
14
/fc に設定
<XEN>
X1, X2端子
<XTEN>
XT1, XT2端子
ウォームアップタイマ
ウォームアップ終了
<SYSCK>
システムクロックf
SYS
f
でカウントアップ
SYS
fcでカウント アップ
低速
高速
高速発振
イネーブル
ウォームアップ
タイマクリア&スタート
低速→高速
切り替え
ウォームアップ
終了
低速発振
ディセーブル
91C016-20
2004-02-16
TMP91C016
(2) クロックギア切り替え
SYSCR1<SYSCK> = “0” にて高速クロック fc を選択した場合、クロックギア選択レジ
スタ SYSCR1<GEAR2:0> により f
す。クロックギアを使用して f
FPH
を fc, fc/2, fc/4, fc/8, fc/16 のいずれかに設定できま
FPH
を切り替えることにより、消費電力の低減が図れます。
下記に、クロックギアの切り替え例を示します。
設定例
高速クロックのギア切り替え
SYSCR1 EQU 00E1H
LD (SYSCR1), XXXX0000B ; システムクロック f
X: Don’t care
を fc/2 へ切り替え
SYS
(高速クロックギア切り替え時の注意点)
クロックギアの切り替えは、設定例のように SYSCR1<GEAR2:0> レジスタへ値を書き
込むことにより実行されますが、書き込んだ後、すぐには切り替らず数クロックの実行時
間が必要となります。よって、クロックギア切り替え命令の次の命令は、切り替え前のク
ロックギアで実行する場合があります。クロックギア切り替え命令の次の命令から切り替
え後のクロックで実行すべき場合は、下記例のようなダミーの命令 (ライトサイクルが実
行される命令) を挿入してください。
例:
SYSCR1 EQU 00E1H
LD (SYSCR1), XXXX0001B ; f
LD (DUMMY), 00H ;
を fc/4 へ切り替え
SYS
ダミー命令
切り替え後のクロックギアで
実行すべき命令
(3) 内部クロックの端子出力機能
内部クロック f
または fsを P70 (TA1OUT, SCOUT) 端子から出力できます。
FPH
ポート７関係のレジスタ P7CR<P70F> = “1”, P7FC<P70F> = “0”, P7FC2<P70F2> =
“1” に設定することにより P70 端子は SCOUT 出力端子になります。出力クロックの選択
は SYSCR2<SCOSEL> によって設定します。
表 3.3.2 HALT モード別 SCOUT 出力状態
HALT モード
SCOUT 選択
<SCOSEL> = “0”
<SCOSEL> = “1” f
NORMAL モード,
SLOW モード
fs クロックを出力します。
クロックを出力します。
FPH
HALT モード
IDLE2 モード IDLE1 モード STOP モード
“0” または “1” に固定されます。
91C016-21
2004-02-16
3.3.4 プリスケーラ クロック制御部
内蔵 I/O (TMRA01~TMRA23, SIO0~SIO1) には、それぞれにクロックを分周するプリスケ
ーラがあります。
TMP91C016
これらのプリスケーラへ入力するクロックφT0 は、f
SYSCR0<PRCK1:0> で選択されたクロックを 4 分周したクロックです。
3.3.5 クロック逓倍回路 (DFM)
高速発振器の出力クロック f
より、発振器の周波数は低く内部クロックは高速にすることが可能です。
リセットにより DFM は停止状態となりますので、DFM を使用する場合は DFMCR0 レジ
スタへの設定が必要です。
この DFM はアナログ回路で構成されるため、動作許可後に発振器と同じように安定時間 (ロ
ックアップタイム) が必要となります。また、使用条件によって補正が必要です (注)。
下記に DFM を使用し、fc を 4 逓倍したクロックに切り替える場合の設定例を示します。
設定例: f
DFMCR0 EQU 00E8H
DFMCR1 EQU 00E9H
LD (DFMCR1), 00001011B ;
LD (DFMCR0), 01X0XXXXB ;
LUP: BIT 5, (DFMCR0) ;
JR NZ, LUP ;
LD (DFMCR0), 10X0XXXXB ;
= 4 MHz で fc を 4 MHz から 16 MHz へ切り替える場合
OSCH
を 4 逓倍した f
OSCH
, fc/16 の 2 種類から
FPH
クロックを出力する回路です。これに
DFM
DFM パラメータ設定
ロックアップ時間を 2
DFM 動作許可、ロックアップスタート
ロックアップ終了検出
fc を 4 MHz → 16 MHz へ切り替え
(f
を 2 MHz → 8 MHz へ切り替え)
SYS
12
/4 MHz にし、
ロックアップタイマ
システムクロックf
X: Don’t care
ACT1~ACT0
DFM出力: f
<DLUPFG>
DFM
SYS
f
をカウントアップ
OSCH
DFM動作スタート、
ロックアップスタート
ロックアップ中
ロックアップ終了
4 MHz → 16 MHz
へ切り替え
ロックアップ
終了
10 01
注) DFM への入力周波数制限
DFM への入力周波数 (高速発振器の周波数) は下記の範囲内で使用してください。
・f
・f
= 4 MHz~6.75 MHz (VCC = 2.7 V~3.6 V): DFMCR1 に 0BH を書き込み
OSCH
= 2 MHz~2.5 MHz (VCC = 2 V ± 10%): DFMCR1 に 1BH を書き込み
OSCH
91C016-22
2004-02-16
TMP91C016
DFM 使用に関する制約
1. DFM の起動･停止などのコマンドは SLOW モード (f
) では行わないでください。
S
(DFMCR0<ACT1:0> レジスタへの書き込み)
この制御は NORMAL モードから行う必要があります。
2. DFM を使用している状態 (DFMCR0<ACT1:0> = “10”) から DFM 動作を停止する場合は、
f
DFM
→ f
切り替えと DFM 停止を同時に行わず 2 回に分けた手順にて行ってくださ
OSCH
い。
LD (DFMCR0), C0H ; f
LD (DFMCR0), 00H ;
→ f
DFM
DFM 停止
OSCH
切り替え
3. DFM を使用している状態 (DFMCR0<ACT1:0> = “10”) から高周波発振器を停止する場合
は、DFM を停止してから高周波発振器を停止してください。
設定例を下記に示します。
(1) 起動モード/切り替え制御
(OK) 低周波発振動作モード (fs) (高周波発振停止) → 高周波発振起動
→ 高周波発振動作モード (f
) → DFM 起動 → DFM 使用モード(f
OSCH
DFM
)
LD (SYSCR0), 1 1 − − − 1 − − B;
WUP: BIT 2, (SYSCR0) ;
JR NZ, WUP ;
LD (SYSCR1), − − − − 0 − − − B; システムクロックを fs から f
LD (DFMCR0), 0 1 − 0 − − − − B;
LUP: BIT 5, (DFMCR0) ;
JR NZ, LUP ;
LD (DFMCR0), 1 0 − 0 − − − − B; システムクロックを f
高周波発振起動/ウォームアップスタート
ウォームアップ終了フラグチェック
へ切り替え
OSCH
DFM 起動/ロックアップスタート
ロックアップフラグ終了チェック
OSCH
から f
DFM
へ切り替え
(OK) 低周波発振動作モード (fs) (高周波発振動作) → 高周波発振動作モード (f
→ DFM 起動 → DFM 使用モード (f
DFM
)
OSCH
)
LD (SYSCR1), − − − − 0 − − − B; システムクロックを fSから f
LD (DFMCR0), 0 1 − 0 − − − − B
LUP: BIT 5, (DFMCR0) ;
JR NZ, LUP ;
LD (DFMCR0), 1 0 − 0 − − − − B; システムクロックを f
DFM 起動/ロックアップスタート
ロックアップフラグ終了チェック
OSCH
OSCH
から f
へ切り替え
へ切り替え
DFM
(Error) 低周波発振動作モード (fs) (高周波発振停止) → 高周波発振起動 → DFM 起動
→ DFM 使用モード (f
DFM
)
LD (SYSCR0), 1 1 − − − 1 − − B;
WUP: BIT 2, (SYSCR0) ;
JR NZ, WUP ;
LD (DFMCR0), 0 1 − 0 − − − − B;
LUP: BIT 5, (DFMCR0) ;
JR NZ, LUP ;
LD (DFMCR0), 1 0 − 0 − − − − B; 内部クロックを f
LD (SYSCR1), − − − − 0 − − − B; システムクロックを fs から f
高周波発振起動/ウォームアップスタート
ウォームアップ終了フラグチェック
DFM 起動/ロックアップスタート
ロックアップフラグ終了チェック
OSCH
から f
DFM
DFM
へ切り替え
へ切り替え
91C016-23
2004-02-16
(2) 停止/モード切り替え制御
TMP91C016
(OK) DFM 使用モード (f
) → 高周波発振動作モード (f
DFM
) → DFM 停止
OSCH
→ 低周波発振動作モード (fs) → 高周波発振器停止
LD (DFMCR0), 1 1 − − − − − − B; システムクロックを f
LD (DFMCR0), 0 0 − − − − − − B;
LD (SYSCR1), − − − − 1 − − − B; システムクロックを f
LD (SYSCR0), 0 − − − − − − − B;
DFM 停止
高周波発振器停止
から f
DFM
OSCH
OSCH
から fs へ切り替え
へ切り替え
(Error) DFM 使用モード (f
) → 低周波発振動作モード (fs) → DFM 停止
DFM
→ 高周波発振器停止
LD (SYSCR1), − − − − 1 − − − B; システムクロックを f
LD (DFMCR0), 1 1 − − − − − − B; 内部クロック (f
LD (DFMCR0), 0 0 − − − − − − B;
LD (SYSCR0), 0 − − − − − − − B;
DFM 停止
高周波発振器停止
C
) を f
から fs へ切り替え
DFM
から f
DFM
OSCH
へ切り替え
(OK) DFM 使用モード (f
) → STOP モード設定 → 高周波発振動作モード (f
DFM
OSCH
)
→ DFM 停止 → HALT (高周波発振器停止)
LD (SYSCR2), − − − − 01− − B;
LD (DFMCR0), 1 1 − − − − − − B; f
LD (DFMCR0), 0 0 − − − − − − B;
HALT ;
STOP モード設定
(設定順番は DFM 使用以前でも OK)
から f
DFM
DFM 停止
STOP モードへ移行
OSCH
へ切り替え
(Error) DFM 使用モード (f
) → STOP モード設定 → HALT (高周波発振器停止)
DFM
LD (SYSCR2), − − − − 01− − B;
HALT ;
STOP モード設定
(設定順番は DFM 使用以前でも OK)
STOP モードへ移行
91C016-24
2004-02-16
X
3.3.6 ノイズ低減回路
EMI (不要輻射ノイズ) の低減、EMS (耐ノイズ対策) の強化を目的として、以下のような特
長を実現する回路を内蔵しています。
(1) 高速発振器のドライブ能力低減
(2) 低速発振器のドライブ能力低減
(3) 高速発振器のシングルドライブ化
(4) SFR プロテクトレジスタによる暴走対策
(5) ROM プロテクトレジスタによる暴走対策
(1)∼(5) は、EMCCR0~EMCCR3 レジスタによる設定が必要です。
以下に(1)~(5)について説明します。
(1) 高速発振器のドライブ能力低減
TMP91C016
(目的)
外部に発振子を接続する場合に、発振器から出力される発振ノイズの抑制、発振器
の低消費電力化のため
(ブロック図)
f
OSCH
C1
発振子
C2
X1 端子
発振イネーブル ( ><+ EXTINEMCCR0STOP )
EMCCR0<DRVOSCH>
2 端子
(設定方法)
EMCCR0<DRVOSCH> に “0” をライトすることにより発振器のドライブ能力は
低減します。リセットにより、<DRVOSCH> は “1” に初期化されますので、電源投
入時はノーマルのドライブ能力で発振開始します。Vcc = 2.0 V ± 10％では
<DRVOSCH> を “0” に設定しないでください。
91C016-25
2004-02-16
X
発振
(2) 低速発振器のドライブ能力低減
(目的)
外部に発振子を接続する場合に、発振器から出力される発振ノイズの抑制、発振器
の低消費電力化のため
(ブロック図)
TMP91C016
C1
子
C2
T1 端子
発振イネーブル
EMCCR0<DRVOSCL>
fs
XT2 端子
(設定方法)
EMCCR0<DRVOSCL> に “0” をライトすることにより発振器のドライブ能力は低
減します。リセットにより、<DRVOSCL> は “1” に初期化されますので、電源投入
時はノーマルのドライブ能力で発振開始します。
(3) 高速発振器のシングルドライブ化
(目的)
外部に発振器を接続する場合に、ツインドライブの不要化、X2 端子解放時にノイ
ズ混入による誤動作防止のため
(ブロック図)
f
OSCH
X1 端子
発振イネーブル ( ><+ EXTINEMCCR0STOP )
EMCCR0<DRVOSCH>
X2 端子
(設定方法)
EMCCR0<EXTIN> に “1” をライトすることにより、発振回路は発振禁止となり、
バッファとして機能を開始します。X2 端子は “1” を出力状態となります。
リセットにより、<EXTIN> は “0” に初期化されます。
91C016-26
2004-02-16
(4) SFR プロテクトレジスタによる暴走対策
(目的)
ノイズ混入などによるプログラムの暴走時の対策
暴走時の対策プログラムがクロックの停止、メモリ制御レジスタ (CS/WAIT コン
トローラ, MMU) の変更などによりフェッチ不可能な状態になることを防止するた
め、プロテクトをかけると特定の SFR をライト動作禁止にします。
また、INTP0 割り込みにより暴走時のエラー処理を容易にします。
TMP91C016
特定の SFR 一覧
1. CS/WAIT コントローラ
B0CS, B1CS, B2CS, B3CS, BEXCS, MSAR0, MSAR1,
MSAR2, MSAR3, MAMR0, MAMR1, MAMR2, MAMR3
2. MMU
LOCAL0, LOCAL1, LOCAL2, LOCAL3
3. クロックギア (EMCCR1, EMCCR2 のみライト可能です)
SYSCR0, SYSCR1, SYSCR2, EMCCR0, EMCCR3
4. DFM
DFMCR0, DFMCR1
5. PORT
P2FC, P5CR, P5FC, P5FC2, P6CR, P6FC, P6FC2, P7CR,
P7FC, P7FC2, PDCR, PDFC
6. DRAMC
DMEMCR, DREFCR
(動作説明)
EMCCR1 と EMCCR2 レジスタに二重の鍵を設定することによりプロテクト (特
定の SFR へのライト動作) の実行･解除が可能となります。
(二重の鍵)
1st-KEY: EMCCR1 に 5AH, EMCCR2 に A5H を連続ライト
2nd-KEY: EMCCR1 に A5H, EMCCR2 に 5AH を連続ライト
プロテクトの状態は、EMCCR0<PROTECT> をリードすることにより確認できま
す。
リセットにより、プロテクト OFF 状態となります。
また、プロテクト ON 状態にて特定の SFR へのライト動作が実行された場合に
INTP0 割り込みを出力します。これにより暴走時のエラー処理を容易にします。
91C016-27
2004-02-16
(5) ROM プロテクトレジスタによる暴走対策
(目的)
ノイズ混入などによるプログラムの暴走時の対策
(動作説明)
プログラムの暴走により外部３種類の ROM に対しライト動作が実行された場合、
INTP1 割り込みを発生して暴走したことを CPU に知らせることが可能です。
3 種類の ROM は、Flash-ROM (Option-program ROM), Data-ROM,
Program-ROM で論理アドレスメモリマップ上で下記のように固定しています。
1. Flash-ROM: アドレス 400000H~7FFFFFH
2. Data-ROM: アドレス 800000H~BFFFFFH
3. Program-ROM: アドレス C00000H~FFFFFFH
これらのアドレスに対し、ライト動作検出の許可/ 禁止の設定は
EMCCR3<ENFROM, ENDROM, ENPROM> で設定します。また、INTP1 割り込
みが発生した際にどの ROM で発生したかは EMCCR3<FFLAG, DFLAG, PFLAG>
でそれぞれモニタできます。このフラグは “0” をライトするとクリアされます。
(6) <EMCCR4>レジスタの説明
EMCCR4 レジスタ (00E7H) のビット 0 に TA3LCDE、ビット 1 に TA 3MLDE という
特殊なビットを割り付けていますが、このビットは低周波クロック (XT: 32 kHz) を使用
しない、または停止した状態で、LCDC や、MLD/ALARM を使用したい場合に使う機能
です。通常 (リセット後)、TA3LCDE, TA3MLDE は両方とも “0” となり、それぞれの回
路 (LCDC, MLD/ALARM) には低周波クロックが供給されています。“1” を書き込むこと
でタイマ 3で作成されたクロックをそれぞれの回路へ供給することができます。このとき、
タイマ 3 にて作成するクロックは 32 kHz になるように設定してください。32 kHz
の周波数を供給した場合、LCDC および MLD/ALARM 回路の動作は本来の機能と異なっ
た動きをするばかりではなく、動作しないこともありますので注意してください。詳細は
電気的特性を参照してください。
TMP91C016
以外
91C016-28
2004-02-16
Loading...