Samsung ML-6040 Block Diagram

Samsung ML-6040 Block Diagram

Block Diagram

7. Block Diagram

 

 

SPGPe

 

 

 

 

 

 

 

 

 

 

( KS3 2C 61 20 0)

SBUrAddsSy

 

 

 

PROGRAM ROM

 

DATA RAM

 

OSC.

 

 

 

 

 

 

 

PLL

 

 

 

 

(FLASHMEMORY)

 

(DRAM)

 

20 MHz

 

 

 

 

 

 

SBUdrPUAdC

ARM7TDMI

SUBDataSys

SBUCntlSys

 

512K*16b*1ea

 

1M*16b*2ea

 

 

 

 

 

 

Cac he 8KB

 

 

 

 

 

POWER

DataSPUUCB

 

 

 

 

 

R e set & WD T

 

 

 

 

 

 

 

 

 

ON RESET

 

 

 

 

 

 

 

 

 

Ge neration

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

/CS,/RD ,/WR

 

 

C PU D ATA BU S

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

C PU A DD R. BU S

CS

R OM/SRA M/

A/D Bu s

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

FL ASH ROM

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

R D

C on trol

 

 

 

 

 

 

 

 

SYSTEM DATA B US

WR

(4 Ban k)

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

SYSTEM ADD R. BU S

 

 

 

 

 

 

 

 

 

 

 

I/O

CPU Bus

 

 

EDO / FPM

MA

 

 

 

 

Interface

 

 

 

D RAM

MD

 

 

 

 

Co ntro l

Block

 

 

Control

R AS

 

 

 

IOCS

(5 Ba nk)

 

 

 

 

 

 

 

 

 

 

(4 B ank)

C AS

 

 

 

 

 

 

 

 

 

 

 

 

 

 

GPIO

 

 

 

 

G EU

 

 

 

 

 

 

 

 

 

 

 

 

 

PANEL INTERCACE

 

 

 

 

 

 

 

 

 

 

 

In te rrup t

 

 

 

 

 

 

 

 

MOTOR CONTROL

 

Co ntro l

 

 

 

 

 

 

 

 

 

 

(4 Extern al)

Systerm Bus

 

 

 

PVC

 

 

 

NV RAM INTERCACE

 

 

 

 

 

 

 

 

I/O

 

 

Interface

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Time r

Bloc k

 

 

 

 

 

 

INTERFACE

 

 

[Arbiter]

 

 

 

 

 

 

 

SENSORS INPUT

 

(3 CH )

 

 

 

 

 

 

 

 

 

 

 

 

 

PPI

 

 

74HC245*2EA

 

 

 

 

 

 

 

 

 

 

SOLENOID CONTROL

 

 

 

 

 

 

 

 

 

 

 

To ne

 

 

 

 

 

 

 

74LS273* 3EA

FAN/PTL CONTROL

 

Gen er ator

 

 

 

 

 

 

 

 

 

 

U A RT

 

 

 

D M AC

 

 

PARALLEL

LSU INTERFACE

 

 

 

 

 

 

 

INTERFACE

OSC.(Video)

 

(3 C H )

 

 

 

(2 CH )

 

 

 

 

 

 

 

 

 

 

 

VIS

 

 

 

 

 

 

 

 

 

45.03224 MHz

 

 

 

 

 

 

 

 

HVPS CONTROL

 

 

 

 

 

 

 

USB

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

OSC.

USB

 

 

 

 

 

 

 

 

INTERFACE IC

FUSER CONTROL

 

En gine

JBIG

 

 

 

H CT

48 MHz

(USBN9602)

INTERFACE

 

 

 

 

 

 

 

 

 

C omm . I/F

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

SCF INTERFACE

 

 

LR AM :1 29 6B

 

 

 

 

 

 

 

 

 

R AM : 5 12B

C XRAM :256 B

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

H PVC

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Laser Diode Vcc

 

AD C

 

 

 

 

 

 

 

 

on LSU

 

 

 

 

 

 

RA M

 

 

[LASER DIODE ON/OFF SWITCH]

 

 

 

 

 

 

51 2B

+ 51 2B

 

 

 

 

 

 

 

 

 

 

 

SUPPLY 24V to

 

 

SUPPLY 5V to each ICs

 

 

THERMISTOR

 

 

 

 

Motor/HVPS/FAN/LSU

 

 

 

 

 

 

 

 

ADC INPUT

 

 

5V

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

THV READ

 

 

 

 

 

 

 

 

 

 

 

 

 

 

ADC INPUT

 

 

 

 

 

 

24VS

 

 

SMPS

24V

 

 

 

 

 

 

 

 

 

 

 

 

 

[COVER OPEN SWITCH]

 

 

 

 

 

 

Samsung Electronics

7-1

Loading...