MOTOROLA MC74HC174AFR2, MC74HC174AFEL, MC74HC174AFL1, MC74HC174AFL2, MC74HC174ADTR2 Datasheet
...
Semiconductor Components Industries, LLC, 2000
March, 2000 – Rev. 7
1 Publication Order Number:
MC74HC174A/D
MC74HC174A
Hex D Flip-Flop with
Common Clock and Reset
High–Performance Silicon–Gate CMOS
The MC74HC174A is identical in pinout to the LS174. The device
inputs are compatible with standard CMOS outputs; with pullup
resistors, they are compatible with LSTTL outputs.
This device consists of six D flip–flops with common Clock and
Reset inputs. Each flip–flop is loaded with a low–to–high transition of
the Clock input. Reset is asynchronous and active–low.
• Output Drive Capability: 10 LSTTL Loads
• TTL NMOS Compatible Input Levels
• Outputs Directly Interface to CMOS, NMOS, and TTL
• Operating Voltage Range: 4.5 to 5.5 V
• Low Input Current: 1.0 µA
• In Compliance with the Requirements Defined by JEDEC Standard
No. 7A
• Chip Complexity: 162 FETs or 40.5 Equivalent Gates
LOGIC DIAGRAM
PIN 16 = V
CC
PIN 8 = GND
3
4
6
11
13
14
2
5
7
10
12
15
D0
D1
D2
D3
D4
D5
Q0
Q1
Q2
Q3
Q4
Q5
CLOCK
9
RESET
1
DATA
INPUTS
NONINVERTING
OUTPUTS
FUNCTION TABLE
Inputs Output
Reset Clock D Q
LXX L
HHH
HLL
H L X No Change
H X No Change
ООООООООО
Design Criteria
Value
Units
ООООООООО
Î
ООООООО
Î
Internal Gate Count*
Î
Î
40.5
Î
Î
ea.
Internal Gate Propagation Delay
1.5
ns
Internal Gate Power Dissipation
5.0
µW
Speed Power Product
.0075
pJ
*Equivalent to a two–input NAND gate.
SO–16
D SUFFIX
CASE 751B
http://onsemi.com
1
16
PDIP–16
N SUFFIX
CASE 648
1
16
MARKING
DIAGRAMS
1
16
MC74HC174AN
AWLYYWW
1
16
HC174A
AWLYWW
A = Assembly Location
WL = Wafer Lot
YY = Year
WW = Work Week
Device Package Shipping
ORDERING INFORMATION
MC74HC174AN PDIP–16 2000 / Box
MC74HC174AD SOIC–16
48 / Rail
MC74HC174ADR2 SOIC–16 2500 / Reel
PIN ASSIGNMENT
13
14
15
16
9
10
11
125
4
3
2
1
8
7
6
Q4
D4
D5
Q5
V
CC
CLOCK
Q3
D3
D1
D0
Q0
RESET
GND
Q2
D2
Q1
MC74HC174A
http://onsemi.com
2
MAXIMUM RATINGS*
Symbol
Parameter
Value
Unit
V
CC
DC Supply Voltage (Referenced to GND)
– 0.5 to + 7.0
V
V
in
DC Input Voltage (Referenced to GND)
– 1.5 to VCC + 1.5
V
V
out
DC Output Voltage (Referenced to GND)
–0.5 to VCC + 0.5
V
I
in
DC Input Current, per Pin
± 20
mA
I
out
DC Output Current, per Pin
± 25
mA
I
CC
DC Supply Current, VCC and GND Pins
± 50
mA
P
D
Power Dissipation in Still Air, Plastic DIP†
SOIC Package†
750
500
mW
T
stg
Storage Temperature
– 65 to + 150
_
C
ÎÎ
Î
T
L
ОООООООООООО
Î
Lead Temperature, 1 mm from Case for 10 Seconds
(Plastic DIP or SOIC Package)
ÎÎÎ
Î
260
Î
Î
_
C
*Maximum Ratings are those values beyond which damage to the device may occur.
Functional operation should be restricted to the Recommended Operating Conditions.
†Derating — Plastic DIP: – 10 mW/_C from 65_ to 125_C
SOIC Package: – 7 mW/_C from 65_ to 125_C
For high frequency or heavy load considerations, see Chapter 2 of the ON Semiconductor High–Speed CMOS Data Book (DL129/D).
RECOMMENDED OPERATING CONDITIONS
Symbol
Parameter
Min
Max
Unit
V
CC
DC Supply Voltage (Referenced to GND)
2.0
6.0
V
Vin, V
out
DC Input Voltage, Output Voltage (Referenced to GND)
0
V
CC
V
T
A
Operating Temperature, All Package Types
– 55
+ 125
_
C
ÎÎ
Î
tr, t
f
ООООООООООООО
Î
Input Rise and Fall Time (Figure 1) VCC = 2.0 V
VCC = 4.5 V
VCC = 6.0 V
Î
Î
0
0
0
1000
500
400
Î
Î
ns
DC ELECTRICAL CHARACTERISTICS (Voltages Referenced to GND)
Guaranteed Limit
ÎÎ
Î
Symbol
ОООООООО
Î
Parameter
ОООООО
Î
Test Conditions
ÎÎ
Î
V
CC
V
ÎÎ
Î
– 55 to
25_C
Î
Î
v
85_C
ÎÎ
Î
v
125_C
Î
Î
Unit
ÎÎ
Î
ÎÎ
Î
V
IH
ОООООООО
Î
ОООООООО
Î
Minimum High–Level Input
Voltage
ОООООО
Î
ОООООО
Î
V
out
= 0.1 V or VCC – 0.1 V
|I
out
| v 20 µA
ÎÎ
Î
ÎÎ
Î
2.0
4.5
6.0
ÎÎ
Î
ÎÎ
Î
1.5
3.15
4.2
Î
Î
Î
Î
1.5
3.15
4.2
ÎÎ
Î
ÎÎ
Î
1.5
3.15
4.2
Î
Î
Î
Î
V
ÎÎ
Î
V
IL
ОООООООО
Î
Maximum Low–Level Input
Voltage
ОООООО
Î
V
out
= 0.1 V or VCC – 0.1 V
|I
out
| v 20 µA
ÎÎ
Î
2.0
4.5
6.0
ÎÎ
Î
0.5
1.35
1.8
Î
Î
0.5
1.35
1.8
ÎÎ
Î
0.5
1.35
1.8
Î
Î
V
ÎÎ
Î
V
OH
ОООООООО
Î
Minimum High–Level Output
Voltage
ОООООО
Î
Vin = VIH or V
IL
|I
out
| v 20 µA
ÎÎ
Î
2.0
4.5
6.0
ÎÎ
Î
1.9
4.4
5.9
Î
Î
1.9
4.4
5.9
ÎÎ
Î
1.9
4.4
5.9
Î
Î
V
ÎÎ
Î
ÎÎ
Î
ОООООООО
Î
ОООООООО
Î
ОООООО
Î
ОООООО
Î
Vin = VIH or V
IL
|I
out
| v 4.0 mA
|I
out
| v 5.2 mA
ÎÎ
Î
ÎÎ
Î
4.5
6.0
ÎÎ
Î
ÎÎ
Î
3.98
5.48
Î
Î
Î
Î
3.84
5.34
ÎÎ
Î
ÎÎ
Î
3.7
5.2
Î
Î
Î
Î
ÎÎ
Î
V
OL
ОООООООО
Î
Maximum Low–Level Output
Voltage
ОООООО
Î
Vin = VIH or V
IL
|I
out
| v 20 µA
ÎÎ
Î
2.0
4.5
6.0
ÎÎ
Î
0.1
0.1
0.1
Î
Î
0.1
0.1
0.1
ÎÎ
Î
0.1
0.1
0.1
Î
Î
V
ÎÎÎООООООООÎОООООО
Î
Vin = VIH or V
IL
|I
out
| v 4.0 mA
|I
out
| v 5.2 mA
ÎÎ
Î
4.5
6.0
ÎÎ
Î
0.26
0.26
Î
Î
0.33
0.33
ÎÎ
Î
0.4
0.4
Î
Î
This device contains protection
circuitry to guard against damage
due to high static voltages or electric
fields. However, precautions must
be taken to avoid applications of any
voltage higher than maximum rated
voltages to this high–impedance circuit. For proper operation, Vin and
V
out
should be constrained to the
range GND v (Vin or V
out
) v VCC.
Unused inputs must always be
tied to an appropriate logic voltage
level (e.g., either GND or VCC).
Unused outputs must be left open.
MC74HC174A
http://onsemi.com
3
DC ELECTRICAL CHARACTERISTICS (Voltages Referenced to GND)
Unit
Guaranteed Limit
V
CC
V
Test Conditions
Parameter
Symbol
Unit
v
125_C
v
85_C
– 55 to
25_C
V
CC
V
Test Conditions
Parameter
Symbol
I
in
Maximum Input Leakage Current
Vin = VCC or GND
6.0
± 0.1
± 1.0
± 1.0
µA
ÎÎ
Î
I
CC
ОООООООО
Î
Maximum Quiescent Supply
Current (per Package)
ОООООО
Î
Vin = VCC or GND
I
out
= 0 µA
ÎÎ
Î
6.0
ÎÎ
Î
4.0
Î
Î
40
ÎÎ
Î
160
Î
Î
µA
NOTES:
1. Information on typical parametric values along with high frequency or heavy load considerations, can be found in Chapter 2 of the ON
Semiconductor High–Speed CMOS Data Book (DL129/D).
2. Total Supply Current = ICC + S∆ICC.
AC ELECTRICAL CHARACTERISTICS (C
L
= 50 pF, Input tr = tf = 6.0 ns)
Guaranteed Limit
ÎÎÎ
Î
Symbol
ОООООООООООООО
Î
Parameter
ÎÎ
Î
V
CC
V
ÎÎ
Î
– 55 to
25_C
Î
Î
v
85_C
ÎÎ
Î
v
125_C
Î
Î
Unit
ÎÎÎ
Î
f
max
ОООООООООООООО
Î
Maximum Clock Frequency (50% Duty Cycle)
(Figures 1 and 4)
ÎÎ
Î
2.0
4.5
6.0
ÎÎ
Î
6.0
30
35
Î
Î
4.8
24
28
ÎÎ
Î
4.0
20
24
Î
Î
MHz
ÎÎÎ
Î
t
PLH
t
PHL
ОООООООООООООО
Î
Maximum Propagation Delay, Clock to Q
(Figures 1 and 4)
ÎÎ
Î
2.0
4.5
6.0
ÎÎ
Î
110
22
19
Î
Î
140
28
24
ÎÎ
Î
165
33
28
Î
Î
ns
ÎÎÎ
Î
t
PLH
t
PHL
ОООООООООООООО
Î
Maximum Propagation Delay, Reset to Q
(Figures 2 and 4)
ÎÎ
Î
2.0
4.5
6.0
ÎÎ
Î
110
21
19
Î
Î
140
28
24
ÎÎ
Î
160
32
27
Î
Î
ns
ÎÎÎ
Î
t
TLH
t
THL
ОООООООООООООО
Î
Maximum Output Transition Time, Any Output
(Figures 1 and 4)
ÎÎ
Î
2.0
4.5
6.0
ÎÎ
Î
75
15
13
Î
Î
95
19
16
ÎÎ
Î
110
22
19
Î
Î
ns
C
in
Maximum Input Capacitance
10
10
10
pF
NOTE: For propagation delays with loads other than 50 pF, and information on typical parametric values, see Chapter 2 of the ON
Semiconductor High–Speed CMOS Data Book (DL129/D).
Typical @ 25°C, VCC = 5.0 V
C
PD
Power Dissipation Capacitance (Per Enabled Output)*
62
pF
*Used to determine the no–load dynamic power consumption: PD = CPD V
CC
2
f + ICC VCC. For load considerations, see Chapter 2 of the
ON Semiconductor High–Speed CMOS Data Book (DL129/D).
TIMING REQUIREMENTS (C
L
= 50 pF, Input tr = tf = 6.0 ns)
Guaranteed Limit
V
– 55 to 25_C
ÎÎÎÎ
v
85_C
v
125_C
Symbol
Parameter
Fig.
CC
V
Min
Max
ÎÎ
Min
Max
Min
Max
Unit
ÎÎ
Î
t
su
ООООООООООО
Î
Minimum Setup Time, Data to Clock
Î
Î
3
Î
Î
2.0
4.5
6.0
Î
Î
50
10
9.0
Î
ÎÎ
Î
Î
65
13
11
ÎÎÎ
Î
75
15
13
ÎÎÎ
Î
ns
ÎÎ
Î
t
h
ООООООООООО
Î
Minimum Hold Time, Clock to Data
Î
Î
3
Î
Î
2.0
4.5
6.0
Î
Î
5.0
5.0
5.0
Î
ÎÎ
Î
Î
5.0
5.0
5.0
ÎÎÎ
Î
5.0
5.0
5.0
ÎÎÎ
Î
ns
ÎÎ
Î
t
rec
ООООООООООО
Î
Minimum Recovery Time, Reset Inactive to
Clock
Î
Î
2
Î
Î
2.0
4.5
6.0
Î
Î
5.0
5.0
5.0
Î
ÎÎ
Î
Î
5.0
5.0
5.0
ÎÎÎ
Î
5.0
5.0
5.0
ÎÎÎ
Î
ns
ÎÎ
Î
t
w
ООООООООООО
Î
Minimum Pulse Width, Clock
Î
Î
1
Î
Î
2.0
4.5
6.0
Î
Î
75
15
13
Î
ÎÎ
Î
Î
95
19
16
ÎÎÎ
Î
110
22
19
ÎÎÎ
Î
ns
ÎÎ
Î
ÎÎ
Î
t
w
ООООООООООО
Î
ООООООООООО
Î
Minimum Pulse Width, Reset
Î
Î
Î
Î
2
Î
Î
Î
Î
2.0
4.5
6.0
Î
Î
Î
Î
75
15
13
Î
Î
ÎÎ
Î
Î
Î
Î
95
19
16
Î
Î
Î
Î
Î
Î
Î
Î
110
22
19
Î
Î
Î
Î
Î
Î
Î
Î
ns
ÎÎ
Î
tr, t
f
ООООООООООО
Î
Maximum Input Rise and Fall Times
Î
Î
1
Î
Î
2.0
4.5
6.0
ÎÎÎ
1000
500
400
ÎÎ
ÎÎÎ
Î
1000
500
400
ÎÎÎ
Î
1000
500
400
Î
Î
ns
Loading...