MOTOROLA MC14066BD, MC14066BDR2, MC14066BDT, MC14066BDTEL, MC14066BCP Datasheet

 Semiconductor Components Industries, LLC, 2000

March, 2000 – Rev. 3

1 Publication Order Number:

MC14066B/D

MC14066B

Quad Analog Switch/Quad
Multiplexer

The MC14066B consists of four independent switches capable of
controlling either digital or analog signals. This quad bilateral switch
is useful in signal gating, chopper, modulator, demodulator and
CMOS logic implementation.

The MC14066B is designed to be pin–for–pin compatible with the
MC14016B, but has much lower ON resistance. Input voltage swings
as large as the full supply voltage can be controlled via each
independent control input.

• Triple Diode Protection on All Control Inputs

• Supply Voltage Range = 3.0 Vdc to 18 Vdc

• Linearized Transfer Characteristics

• Low Noise — 12 nV/√Cycle, f ≥ 1.0 kHz typical

• Pin–for–Pin Replacement for CD4016, CD4016, MC14016B

• For Lower R

ON

, Use The HC4066 High–Speed CMOS Device

MAXIMUM RATINGS (Voltages Referenced to V

SS

) (Note 2.)

Symbol

Parameter Value Unit

V

DD

DC Supply Voltage Range –0.5 to +18.0 V

Vin, V

out

Input or Output Voltage Range

(DC or Transient)

–0.5 to VDD + 0.5 V

I

in

Input Current (DC or Transient)

per Control Pin

±10 mA

I

SW

Switch Through Current ±25 mA

P

D

Power Dissipation,

per Package (Note 3.)

500 mW

T

A

Ambient Temperature Range –55 to +125 °C

T

stg

Storage Temperature Range –65 to +150 °C

T

L

Lead Temperature

(8–Second Soldering)

260 °C

2. Maximum Ratings are those values beyond which damage to the device

may occur.

3. Temperature Derating:

Plastic “P and D/DW” Packages: – 7.0 mW/_C From 65_C T o 125_C

This device contains protection circuitry to guard against damage due to high
static voltages or electric fields. However, precautions must be taken to avoid
applications of any voltage higher than maximum rated voltages to this
high–impedance circuit. For proper operation, V

in

and V

out

should be constrained

to the range V

SS

v (Vin or V

out

) v VDD.

Unused inputs must always be tied to an appropriate logic voltage level (e.g.,
either V

SS

or VDD). Unused outputs must be left open.

http://onsemi.com

A = Assembly Location
WL or L = Wafer Lot
YY or Y = Year
WW or W = Work Week

Device Package Shipping

ORDERING INFORMATION

MC14066BCP PDIP–14 2000/Box
MC14066BD SOIC–14

55/Rail
MC14066BDR2 SOIC–14 2500/Tape & Reel
MC14066BDT TSSOP–14

MC14066BF SOEIAJ–14

96/Rail

See Note 1.

MARKING

DIAGRAMS

1

14

PDIP–14

P SUFFIX

CASE 646

MC14066BCP

AWLYYWW

SOIC–14

D SUFFIX

CASE 751A

TSSOP–14
DT SUFFIX

CASE 948G

1

14

14066B

AWLYWW

14

066B

ALYW

1

14

SOEIAJ–14

F SUFFIX

CASE 965

1

14

MC14066B

AWLYWW

MC14066BFEL SOEIAJ–14 See Note 1.

1. For ordering information on the EIAJ version of

the SOIC packages, please contact your local
ON Semiconductor representative.

MC14066BDTR2 TSSOP–14 2500/Tape & Reel

MC14066BDTEL TSSOP–14 2000/Tape & Reel

MC14066B

http://onsemi.com

2

PIN ASSIGNMENT

11

12

13

14

8

9

105

4

3

2

1

7

6

OUT 4

IN 4

CONTROL 4

CONTROL 1

V

DD

IN 3

OUT 3

IN 2

OUT 2

OUT 1

IN 1

V

SS

CONTROL 3

CONTROL 2

LOGIC DIAGRAM AND TRUTH TABLE

(1/4 OF DEVICE SHOWN)

BLOCK DIAGRAM

IN/OUT

CONTROL

OUT/IN

IN 4

CONTROL 4

IN 3

CONTROL 3

IN 2

CONTROL 2

IN 1

CONTROL 1

OUT 1

OUT 2

OUT 3

OUT 4

13

1
5

4
6

8

12

11

2

3

9

10

V

DD

= PIN 14

V

SS

= PIN 7

Control Switch

0=V

SS

OFF

1=VDDON

Logic Diagram Restrictions

VSS ≤ Vin ≤ V

DD

VSS ≤ V

out

≤ V

DD

CIRCUIT SCHEMATIC

(1/4 OF CIRCUIT SHOWN)

V

DD

V

DD

V

DD

V

DD

V

DD

V

DD

V

DD

V

SS

V

SS

V

SS

300 Ω

CMOS
INPUT

MC14066B

http://onsemi.com

3

ELECTRICAL CHARACTERISTICS

–55_C

25_C

125_C

Characteristic

Symbol

V

DD

Test Conditions

Min

Max

Min

Typ

(4.)

Max

Min

Max

Unit

SUPPLY REQUIREMENTS (Voltages Referenced to VEE)

Power Supply Voltage

Range

V

DD

—

3.0

18

3.0

—

18

3.0

18

V

ОООООО

Î

ОООООО

Î

ОООООО

Î

Quiescent Current Per

Package

ÎÎ

Î

ÎÎ

Î

ÎÎ

Î

I

DD

5.0
10
15

ООООО

Î

ООООО

Î

ООООО

Î

Control Inputs:

V

in

= VSS or VDD,

Switch I/O: V

SS

v V

I/O

v

VDD, and

∆V

switch

v 500 mV

(5.)

Î

Î

Î

Î

Î

Î

—
—
—

Î

Î

Î

Î

Î

Î

0.25

0.5

1.0

—
—
—

ÎÎ

Î

ÎÎ

Î

ÎÎ

Î

0.005

0.010

0.015

Î

Î

Î

Î

Î

Î

0.25

0.5

1.0

Î

Î

Î

Î

Î

Î

—
—
—

Î

Î

Î

Î

Î

Î

7.5
15
30

µA

ОООООО

Î

ОООООО

Î

Total Supply Current

(Dynamic Plus Quiescent,
Per Package

ÎÎ

Î

ÎÎ

Î

I

D(AV)

5.0
10
15

ООООО

Î

ООООО

Î

TA = 25_C only The

channel component,
(V

in

– V

out

)/Ron, is

not included.)

ООООООООООООО

Î

ООООООООООООО

Î

(0.07 µA/kHz) f + I

DD

Typical (0.20 µA/kHz) f + I

DD

(0.36 µA/kHz) f + I

DD

µA

CONTROL INPUTS (Voltages Referenced to VSS)

ОООООО

Î

Low–Level Input Voltage

ÎÎ

Î

V

IL

5.0
10
15

ООООО

Î

Ron = per spec,
I

off

= per spec

Î

Î

—
—
—

Î

Î

1.5

3.0

4.0

—
—
—

ÎÎ

Î

2.25

4.50

6.75

Î

Î

1.5

3.0

4.0

Î

Î

—
—
—

Î

Î

1.5

3.0

4.0

V

ОООООО

Î

ОООООО

Î

High–Level Input Voltage

ÎÎ

Î

ÎÎ

Î

V

IH

5.0
10
15

ООООО

Î

ООООО

Î

Ron = per spec,
I

off

= per spec

Î

Î

Î

Î

3.5

7.0
11

Î

Î

Î

Î

—
—
—

3.5

7.0
11

ÎÎ

Î

ÎÎ

Î

2.75

5.50

8.25

Î

Î

Î

Î

—
—
—

Î

Î

Î

Î

3.5

7.0
11

Î

Î

Î

Î

—
—
—

V

Input Leakage Current

I

in

15

Vin = 0 or V

DD

—

± 0.1

—

±0.00001

± 0.1

—

± 1.0

µA

Input Capacitance

C

in

—

—

—

—

5.0

7.5

—

—

pF

SWITCHES IN AND OUT (Voltages Referenced to VSS)

ОООООО

Î

ОООООО

Î

Recommended Peak–to–

Peak Voltage Into or Out
of the Switch

ÎÎ

Î

ÎÎ

Î

V

I/O

—

ООООО

Î

ООООО

Î

Channel On or Off

Î

Î

Î

Î

0

Î

Î

Î

Î

V

DD

0

ÎÎ

Î

ÎÎ

Î

—

Î

Î

Î

Î

V

DD

Î

Î

Î

Î

0

Î

Î

Î

Î

V

DDVp–p

ОООООО

Î

Recommended Static or

Dynamic Voltage Across
the Switch (5.) (Figure 1)

ÎÎ

Î

∆V

switch

—

ООООО

Î

Channel On

Î

Î

0

Î

Î

600

0

ÎÎ

Î

—

Î

Î

600

Î

Î

0

Î

Î

300

mV

Output Offset Voltage

V

OO

—

Vin = 0 V, No Load

—

—

—

10

—

—

—

µV

ОООООО

Î

ОООООО

Î

ON Resistance

ÎÎ

Î

ÎÎ

Î

R

on

5.0
10
15

ООООО

Î

ООООО

Î

∆V

switch

v 500 mV

(5.)

,

V

in

= VIL or V

IH

(Control), and Vin =
0 to V

DD

(Switch)

Î

Î

Î

Î

—
—
—

Î

Î

Î

Î

800
400
220

—
—
—

ÎÎ

Î

ÎÎ

Î

250
120

80

Î

Î

Î

Î

1050

500
280

Î

Î

Î

Î

—
—
—

Î

Î

Î

Î

1200

520
300

Ω

ОООООО

Î

∆ON Resistance Between

Any Two Channels
in the Same Package

ÎÎ

Î

∆R

on

5.0
10
15

ОООООÎÎ

Î

—
—
—

Î

Î

70
50
45

—
—
—

ÎÎ

Î

25
10
10

Î

Î

70
50
45

Î

Î

—
—
—

Î

Î

135

95
65

Ω

ОООООО

Î

ОООООО

Î

Off–Channel Leakage

Current (Figure 6)

ÎÎ

Î

ÎÎ

Î

I

off

15

ООООО

Î

ООООО

Î

Vin = VIL or V

IH

(Control) Channel to
Channel or Any One
Channel

Î

Î

Î

Î

—

Î

Î

Î

Î

±100

—

ÎÎ

Î

ÎÎ

Î

± 0.05

Î

Î

Î

Î

±100

Î

Î

Î

Î

—

Î

Î

Î

Î

±1000

nA

Capacitance, Switch I/O

C

I/O

—

Switch Off

—

—

—

10

15

—

—

pF

ОООООО

Î

Capacitance, Feedthrough

(Switch Off)

ÎÎ

Î

C

I/O

—
—

ОООООÎÎ

Î

—

Î

Î

—

—

ÎÎ

Î

0.47

Î

Î

—

Î

Î

—

Î

Î

—

pF

4. Data labeled “Typ” is not to be used for design purposes, but is intended as an indication of the IC’s potential performance.

5. For voltage drops across the switch (∆V

switch

) > 600 mV ( > 300 mV at high temperature), excessive VDD current may be drawn; i.e. the

current out of the switch may contain both V

DD

and switch input components. The reliability of the device will be unaffected unless the

Maximum Ratings are exceeded. (See first page of this data sheet.)

MC14066B

http://onsemi.com

4

ELECTRICAL CHARACTERISTICS

(6.)

(C

L

= 50 pF, TA = 25_C unless otherwise noted.)

Characteristic

Symbol

V

DD

Vdc

Min

Typ

(7.)

Max

Unit

ОООООООООООООО

Î

ОООООООООООООО

Î

ОООООООООООООО

Î

Propagation Delay Times V

SS

= 0 Vdc

Input to Output (R

L

= 10 kΩ)

t

PLH

, t

PHL

= (0.17 ns/pF) CL + 15.5 ns

t

PLH

, t

PHL

= (0.08 ns/pF) CL + 6.0 ns

t

PLH

, t

PHL

= (0.06 ns/pF) CL + 4.0 ns

ÎÎ

Î

ÎÎ

Î

ÎÎ

Î

t

PLH

, t

PHL

ÎÎ

Î

ÎÎ

Î

ÎÎ

Î

5.0
10
15

ÎÎ

Î

ÎÎ

Î

ÎÎ

Î

—
—
—

ÎÎ

Î

ÎÎ

Î

ÎÎ

Î

20
10

7.0

ÎÎ

Î

ÎÎ

Î

ÎÎ

Î

40
20
15

Î

Î

Î

Î

Î

Î

ns

ОООООООООООООО

Î

ОООООООООООООО

Î

Control to Output (RL = 1 kΩ) (Figure 2)

Output “1” to High Impedance

ÎÎ

Î

ÎÎ

Î

t

PHZ

ÎÎ

Î

ÎÎ

Î

5.0
10
15

ÎÎ

Î

ÎÎ

Î

—
—
—

ÎÎ

Î

ÎÎ

Î

40
35
30

ÎÎ

Î

ÎÎ

Î

80
70
60

Î

Î

Î

Î

ns

ОООООООООООООО

Î

Output “0” to High Impedance

ÎÎ

Î

t

PLZ

ÎÎ

Î

5.0
10
15

ÎÎ

Î

—
—
—

ÎÎ

Î

40
35
30

ÎÎ

Î

80
70
60

Î

Î

ns

ОООООООООООООО

Î

ОООООООООООООО

Î

High Impedance to Output “1”

ÎÎ

Î

ÎÎ

Î

t

PZH

ÎÎ

Î

ÎÎ

Î

5.0
10
15

ÎÎ

Î

ÎÎ

Î

—
—
—

ÎÎ

Î

ÎÎ

Î

60
20
15

ÎÎ

Î

ÎÎ

Î

120

40
30

Î

Î

Î

Î

ns

ОООООООООООООО

Î

High Impedance to Output “0”

ÎÎ

Î

t

PZL

ÎÎ

Î

5.0
10
15

ÎÎ

Î

—
—
—

ÎÎ

Î

60
20
15

ÎÎ

Î

120

40
30

Î

Î

ns

ОООООООООООООО

Î

Second Harmonic Distortion VSS = – 5 Vdc

(V

in

= 1.77 Vdc, RMS Centered @ 0.0 Vdc,

R

L

= 10 kΩ, f = 1.0 kHz)

ÎÎ

Î

—

ÎÎ

Î

5.0

ÎÎ

Î

—

ÎÎ

Î

0.1

ÎÎ

Î

—

Î

Î

%

ОООООООООООООО

Î

ОООООООООООООО

Î

Bandwidth (Switch ON) (Figure 3) VSS = – 5 Vdc

(R

L

= 1 kΩ, 20 Log (V

out/Vin

) = – 3 dB, CL = 50 pF,

V

in

= 5 V

p–p

)

ÎÎ

Î

ÎÎ

Î

—

ÎÎ

Î

ÎÎ

Î

5.0

ÎÎ

Î

ÎÎ

Î

—

ÎÎ

Î

ÎÎ

Î

65

ÎÎ

Î

ÎÎ

Î

—

Î

Î

Î

Î

MHz

Feedthrough Attenuation (Switch OFF) VSS = – 5 Vdc

(V

in

= 5 V

p–p

, RL = 1 kΩ, fin = 1.0 MHz) (Figure 3)

—

5.0

—

– 50

—

dB

ОООООООООООООО

Î

ОООООООООООООО

Î

Channel Separation (Figure 4) VSS = – 5 Vdc

(V

in

= 5 V

p–p

, RL = 1 kΩ, f

in

= 8.0 MHz)

(Switch A ON, Switch B OFF)

ÎÎ

Î

ÎÎ

Î

—

ÎÎ

Î

ÎÎ

Î

5.0

ÎÎ

Î

ÎÎ

Î

—

ÎÎ

Î

ÎÎ

Î

– 50

ÎÎ

Î

ÎÎ

Î

—

Î

Î

Î

Î

dB

ОООООООООООООО

Î

Crosstalk, Control Input to Signal Output (Figure 5)

V

SS

= – 5 Vdc

(R

1

= 1 kΩ, RL = 10 kΩ, Control t

TLH

= t

THL

= 20 ns)

ÎÎ

Î

—

ÎÎ

Î

5.0

ÎÎ

Î

—

ÎÎ

Î

300

ÎÎ

Î

—

Î

Î

mV

p–p

6. The formulas given are for the typical characteristics only at 25_C.

7. Data labelled “Typ” is not to be used for design purposes but is intended as an indication of the IC’s potential performance.