ANALOG DEVICES AN-1026 Service Manual

高速差動
R
+
+
高速差動 ADC
ADC ドライバの設計についての考察
ドライバの設計についての考察
ADCADC
ドライバの設計についての考察ドライバの設計についての考察
by John Ardizzoni and Jonathan Pearson
はじめに
はじめに
はじめにはじめに
ほとんどの最新の高性能 ADC は差動入力を使用して、同 相ノイズと干渉を除去し、ダイナミック・レンジをファク タ 2 増大し、平衡した信号送信により全体の性能を改善し ています。差動入力 ADC はシングル・エンド入力信号も 入力可能ですが、やはり入力信号が差動の時に最適な特性 が得られます。ADCドライバ(このような信号を出力す るためにしばしば特別に開発された回路。)は振幅スケー リング、シングル・エンド to差動入力変換、バッファ・ アンプ、同相オフセット調整、フィルタを含む多数の重要 な機能を実行します。 AD8138の紹介以来、差動 ADC ドライバはデータ・アクウィジション・システムで必要不 可欠な信号処理部品になりました。
F1
R
G1
V
V
+
IP
V
IN, dm
V
IN
基本的な完璧に差動の電圧フィードバック ADC ドライバ を図 1 に示します。従来のオペアンプ帰還回路とは 2 つの 点で違いがある事がわかります。差動 ADCドライバには 新たに出力端子(VON) と入力端子(V これらの端子は差動入力の ADCに信号をインターフェー スする時非常に便利です。
差動 ADC ドライバはシングル・エンド出力の代わりに、
V
基準に VOP VON.の間で平衡な差動出力を生じます。
OCM
P は正を、N は負を表します。)V 電圧をコントロールします。入出力信号が規定範囲内であ る限り、出力同相電圧は V しくなります。負帰還と高オープンループ・ゲインにより、 アンプ入力端子電圧の VA+ と VA–は基本的に等しくなり ます。
A
V
OCM
V
R
A
G2
1.差動アンプ
OCM
V
ON
V
OUT, dm
V
+
R
F2
OP
08263-001
)が追加されています。
OCM
入力は出力同相
OCM
入力に印加された電圧に等
AN-1026
APPLICATION NOTE
今後の説明のために、いくつかの定義を順に説明します。 入力信号が平衡であれば、VIP と VINは通常 同相基準電圧 を基準にして振幅は同じで位相が反対になります。入力が シングル・エンドの場合は、一方の入力が固定電圧で他方 がその電圧を基準に変化します。いずれの場合も、入力信 号は VIP – VINとして規定されます。
差動モード入力電圧、V 1 と式 2 で規定されます。
V
= VIP – VIN (1)
IN, dm
VV
V
IN, cm
=
INIP
2
この同相の定義は入力が平衡の時には直感的に理解できま すが、入力がシングル・エンドでも有効です。
出力も又差動モードと同相モードがあり、式 3 と式 4 で規 定されます。
V
= VOP – VON (3)
OUT, dm
V
OUT, cm
=
VV
2
実際の出力同相モード電圧 V 設定する)V
入力端子との間の差に注意してください。
OCM
差動 ADC ドライバの解析は従来のオペアンプの解析より もかなり複雑です。代数を簡略化するために式 5、式 6 で 与えられたように 2 つの帰還係数 β1 、β 利です。
R
β
1
β
G1
=
F1
=
2
F
(5)
RR
+
G1
R
2
G
(6)
RR
+
2
2
G
と同相入力電圧、V
IN, dm
(2)
ONOP
(4)
,と(出力同相レベルを
OUT, cm
を定義すると便
2
IN, cm
, は式
アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいは利用によって 生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示 的または暗示的に許諾するものでもありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、各社の所有に属 します。※日本語資料は REVISIONが古い場合があります。最新の内容については、英語版をご参照ください。
Rev. 0
©2010 Analog Devices, Inc. All rights reserved.
本 社/〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル 大阪営業所/〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー
電話 0354028200 電話 0663506868
AN-1026 APPLICATION NOTE
目次
目次
目次目次
はじめに
改定履歴 .......................................................................... 2
改訂履歴
改訂履歴
改訂履歴改訂履歴
11/09—Revision 0:初版
........................................................................... 1
ADC ドライバに対する入力の終端 .............................. 3
入力同相電圧範囲(ICMVR)
入力結合および出力結合:AC又は DC ....................... 6
出力振幅 ....................................................................... 7
.............................................. 5
ノイズ ...........................................................................7
電源電圧 ........................................................................9
高調波歪み ..................................................................10
帯域とスルーレート .................................................... 11
安定性 ......................................................................... 11
PC 基板レイアウト .....................................................12
Rev. 0 | Page 2 of 16
APPLICATION NOTE
R
200
R
ほとんどの ADCドライバでは β1 = β
タのミスマッチが性能にどのように影響するかついて理解 するのに、VIP, VIN, V
, β1, β2の項をもつ V
OCM
的な閉ループ公式は役に立ちます。図 7 に示す V 式にはアンプの有限で周波数に依存するオープンループ電 圧ゲイン、A(s)が含まれています。
 
V
β
OUT,dm
1
 
β2の時、差動出力電圧は V
=
2
+
ββ
21
( ) ( ) ( )
OCM
21
+
1
OCM
差動出力にオフセットと余分なノイズを生じるので、望ま しくない結果になります。 電圧帰還回路のゲイン帯域幅 積(GB 積)は一定です。興味ある事に、ゲイン帯域幅積 (GB 積)のゲインは 2 つの帰還率の平均の逆数です。
β
= β2 ≡ ≡β の時、式 7 は式 8 のように短縮されます。
1
V
,
dmOUT
V
=
,
dmIN
R
F
R
G
1
 
1
+
1
( )
β
)(
sA
これはよくられている式です的な閉ループゲイン は、A(s) ∞の時単純な RF/RGになります。 ゲイン帯 域幅積(GB 積)も又、ノイズゲインが 1/β になるので、 ちうど従来のオペアンプの場合のようによくられた になります。
帰還率がマッチングしている差動 ADC ドライバの理的 な閉ループゲインは式 9 になります。
A ==
V
V
V
R
dmOUT
,
F
(9)
R
G
dmIN
,
差動 ADC ドライバの重要な性能基準である出力平衡には、 振幅平衡と位相平衡の 2 つの要があります。 振幅平衡 は 2 つの出力の振幅がどのくらい一しているかを表す です的なアンプではそれらは正に一していま す。出力位相平衡は 2 つの出力間の位相差がどのくらい 180°にいかを表す尺度です。出力振幅又は出力位相のど のような不平衡も出力にましくない同相分を生じます。 出力平衡差(式 10)は差動入力信号によて生される 出力同相電圧の、(同じ入力信号によて生される)出 力差動モード電圧に対する対数で、デシベルで表されま す。
=
ErrorBalanceOutput
内部の同相帰還ループにより V
log20
OUT, cm
される電圧に等しくなり、れた出力平衡を生ます。
です。しかしベー
2
の一般
OUT, dm
OUT, dm
 
+
βVβVββV
11
IP
( )
( )
1
2
+
ββsA
21
2
IN
  
に依存します。これは
 
(8)
  
V
10
V
 
V
cmOUT
,
 
dmOUT
,
入力に印加
OCM
(10)
(7)
AN-1026
ADC
ADC ドライバ
ドライバに対する
ADCADC
ドライバドライバ
ADC ドライバは高信号を処理するシステムで頻繁に使 用されます。信号波小片に分されたデバイスは 信号のもとの波なわないようにインーダンス整合 された電気伝送ラインで接続されなればなりまん。 送ラインの端を特性インーダンスで端した時、最適 の性能が得られます。ドライバは一般的に ADC くに 配置されるのでそれらの間にインーダンス整合した接続 の必要はありまんが、しばしば ADC ドライバ入力まで の信号路がいことがあるので、その場合適抵抗端してインーダンス整合した接続をする必要がありま す。
抵抗 R 抗値にできるように、(差動であうとシングル・エンド であうと)ADCドライバの入力抵抗は、望の抵 抗より大きいか等しくなればなりまん。ここで検討
に出てくるすての ADC ドライバは たようにバランスのとれたフィードバックつように 設されています。
アンプの 2 つの入力間電圧は負帰還によりロになるよう に動するので、これらは仮想的に接続され、差動入力 RIN,単純2 × RGになります。送ライン抵抗 R 整合さるために、差動入力の間に式 11計算した
RTを接続します。図 3.図 3 に準的な抵抗 RF = RG = 200
,される抵抗 R ます。
R
=
T
に対する入力の終端
に対するに対する
をアンプ入力と並列に追加して要される
T
入力の終端
入力の終端入力の終端
2.
F
R
G
R
IN, dm
2.差動アンプ入力インピーダンス
1
= 100 V
L, dm
V
OCM
R
G
L, dm
11
RR
INL
R
T
R
T
3.100ラインに整合
R
= 100 , RT = 133 .を示し
200
OCM
200
1
=
1
100
F
200
1
400
= 133
2 に示し
L
(11)
Rev. 0 | Page 3 of 16
AN-1026 APPLICATION NOTE
–2V
3.5V
200
2V p-p
R
1.1V p-p
R
シングル・エンド入力を端する事はより多くの力を必 要とします。図 4 はシングル・エンド入力、差動出力回路 の ADC ドライバがどのように動するかを示しています。
2.5V
1.5V
R
F
V
500
OCM
R
500
V
ON
– V
OUT, dm
+
V
OP
F
3.5V
2.5V
1.5V
2V
V
0V
IN
1.75V
1.25V
0.75V
R
500
2.5V
R
500
G
G
4.ADC ドライバへのシングル・エンド入力の例
入力はシングル・エンドですが、V ります。抵抗 RF と R
は等しくバランスがとれているの
G
IN, dm
V
に等しくな
IN
で、ゲインはで、差動出力、VOP − VON,は入力電圧、す なわち、4Vp-p に等しくなります。V V に等しく、又入力電圧 VA+ V
は、下側の帰還回路の
A−
OUT, cm
V
OCM
= 2.5
フィードバックにより、 VOP/2に等しくなります。 式 3 と 式 4を使うと、VOP = V
±1 V同相スウィングします。又 VON = V
+ VIN/2となり 2.5 V基準
OCM
– VIN/2とな
OCM
2.5 V.基準に±1 V逆相スウィングします。 VA+ VA− は 1.25 V基準に±0.5 Vスウィングします。 VIN か ら供給しなればならない電AC分は(2 V – 0.5 V)/500 = 3 mAです。従VIN からて整合をとらな ればならないグラウンドに対する抵抗は、667 Ω です。
各々のループの帰還率がマッチングしている時、このシン グル・エンド入力抵抗計算する一般的な公式は式 12 で 表ます。ここで RIN, seはシングル・エンド入力抵抗です。
 
=
R
seIN
,
 
1
2
R
G
R
( )
 
 
F
+×
RR
F
G
(12)
これは抵抗計算するスタート点です。ここで、アン プ・ゲインの式は入力インーダンスをロと定して いる事に注意する事が重要です。本的にシングル・エン ド入力のために生ずる不平衡の状態で、信号インーダ ンスを整合さればならないので、上側R を追加します。 平衡をつために、これを下側R
抵抗
G
G
を追加してマッチングさればなりまんが、それ
はゲインに影響します。
シングル・エンド信号を端する事の問題に対して閉式 解をめることは可能かもしれまんが、再計算法が一般 的に使用されます。その必要性はで明らかです。
5 は、シングル・エンド to 差動のゲインが 1, 入力抵抗50、そしてノイズをつために、フィード バック抵抗とゲイン抵抗200付近にしています。
267
200
2.5V
200
5.シングル・エンド入力インピーダンス
200
V
OCM
200
– V
OUT, dm
+
V
ON
V
OP
12 からシングル・エンド入力抵抗267 になります。 式 13 から入力抵抗 267 50 とすためには、
列抵抗、R
61.5にしなればならないことがわかり
Tを
ます。
=TR
6 は信号源抵抗抵抗を示した回路です。 信号
08263-004
1
1
50
61.5
=
1
(13)
267
の解回路電圧は 2 V p-p で、信号源抵抗50 です。 信号50 端されると、入力電圧は 1 V p-p します。これは又ユニティゲイン・ドライバの差動出力 電圧になります。
20050
R
61.5
T
2.5V
200
V
OCM
200
6.信号源と終端抵抗を加えたシングル・エンド回路
– V
OUT, dm
+
V
V
この回路は一完全にえますが、50 行にミスマ ッチした抵抗 61.5 上側R
に追加されていま
G
す。これはゲインとシングル・エンド入力抵抗を変え、帰 還率をミスマッチさます。ゲインがさいので、入力 の変化はさくしばらく無視されます、しかし帰還率は マッチングしていなればなりまん。これを可能するも とも簡な方下側R
抵抗を加えることです。
G
7 はテナン等回路を示しますが、ここで前述した並 列組み合わ回路が信号源抵抗としてきます。
V
TH
27.6
TH
08263-007
7.入力信号のテナン等回路
8 に示すように、ループ帰還率をマッチングさるため に、このき換え回路に合わ下側ループに 27.6
, R
を追加します。
TS
V
1.1V p-p
TH
R
TH
27.6
27.6
F
200
R
G
200
V
2.5V
R
TS
200
OCM
R
G
R
F
200
– V
OUT, dm
+
V
V
8.平衡シングル・エンド端回路
ON
OP
ON
OP
08263-008
Rev. 0 | Page 4 of 16
APPLICATION NOTE
R
2V p-p
+
(
)
+
(
)
−+−
+
(
)
−+=
1.1 V p-p のテナン電圧は適端された電圧 1 V p-p よりも大きくなり、ゲイン抵抗はそれ27.6 増える ので、閉ループゲインが減少する事に注意してください。 これら出力電圧に対して相反する影響は抵抗が大きく (>1
k) 、ゲインが小さい(1 又は 2)場合は,互いに相する傾 向にありますが、抵抗さくゲインが高い場合には完全
には相されまん。 図 8 の回路は簡に解析する事ができ、差動出力電圧は式
14 計算する事ができます。
V
=
dmOUT,
p-pV 1.1 =
差動出力電圧は望の電圧 1 V p-pより多少小さくなりま すが、式 15 に示したようにフィードバック抵抗を変す ることにより最的な立したゲイン調整が可能です。
 
227.6
=
R
F
 
 
27.62
 
p-pV 0.1 p-pV 1.1
9 に完した回路を示します。ここで使用する抵抗1%です。
R
R
S
50
R
T
61.9
R
TS
28
1.完全シングル・エンド終端回路
9 の回路にして、ドライバのシングル・エンド入力抵 抗 RIN, seRFと R
の変により変わります。ドライバ
G
上側ループのゲイン抵抗200 で、下側ループのゲ イン抵抗200 + 28 = 228 です。ゲイン抵抗が違 う場合は、R
計算を行うに式 16 と式 17 に示すよ
IN, se
うに 2 つベータ計算する必要があります。
R
G
=
β
1
β
2
入力抵抗 R
R
+
RR
GF
RR
=
IN, se
=
,
seIN
TSG
++
RRR
TSGF
は式 18 に示すように計算します。
ββR
( )
1
+
ββ
21
21
G
このめに計算した値 267 とほとんど変わらず、 RTの計算に大きな影響はありまん。ななら R RTとは並列だからです。
もしもと正な全体のゲインが必要であれば、より高精 度抵抗又は直トリム抵抗を使用する事ができます。
   
   
IN, se
=
200
 
227.6
,
dmOUT
=
p-pV 1.1
206.9
F
205
G
V
OCM
G
R
F
205
(16)
494.0
==
228
527.0
==
433
271
(18)
=
200
2.5V
200
200405
VDesired
R
R
p-p V 0.97
(15)
V
ON
– V
OUT, dm
+
V
OP
(17)
IN, se
(14)
AN-1026
ここで述べ1度再計算は閉ループゲインが 1 又は 2 の時はよくてはまります。ゲインがさらに高い場合、 RTSのは RGのくなり、式 18 で計算した R
と式 12計算したの差は大きくなります。このよう な場合には回かの再計算が必要です。
これは困難ではありまリリースされた差動アン プ計算ツール、ADIsimDiffAmp™ ADI Diff Amp
Calculator™はすべての介な事を行いますそれらは 前述計算を数で行います。詳細については、
www.analog.comを参照してください。
入力同相電圧範囲
入力同相電圧範囲(ICMVR)
入力同相電圧範囲入力同相電圧範囲
ICMVR は通常動で差動アンプ入力に加える事のできる 電圧範囲を規定します。差動アンプ入力にれる電圧は
ICMV, V
, 又は V
acm
ばれています。この仕様はしばし
解されます。差動アンプ入力での実際の電圧を(得に 入力電圧基準に)決めるのはかなり困難です。アンプ入力 電圧(VA±)は変数 V
IN, cm
β V
既知の時、βs
OCM
る場合は一般的な式 19 を使い、βsが同じ場合は簡略化し た式 20 を使計算することができます。
V
V
ββ
VorV
acm
A
±
acm
A
V
は常に入力信号のスケールをさくしたバージョンで
A
21
=
VVorV
cmIN
,
±
OCM
IP
β
ββ
ββ
+
21
VV
(20)
ICMOCM
ある(図 4 に示すように)事に注意してください。入力同 相電圧範囲はアンプのタイプによなります。アナロ グ・デバイセズ()の高差動 ADC ドライバには ICMVR が電点を中心に設定されているものcentered)ICMVR 点が電点からシフトされ たもの(shifted)2 種類の入力段構成があります。ICMVR が電点を中心に設定されている ADC ドライバは 各々の電レールから約1V のッドルームがあります。 (それ”centered”ばれます)ICMVR 点がシフト された入力にはつのトランジスタが追加されてり、 入力が–V
レールによりくスウィングできるようにな
S
ています。図 10 は代表的な差動アンプの簡略化した入力 回路を示します。 (Q2 Q3)
A
–IN +IN
Q2 Q3
Q1 Q4
10.シフトされた ICMVRの簡略化した差動アンプ
ICMVR をシフトした入力回路構成の差動アンプは、
源駆動でもバイーラ入力信号の処理が可能で、入力 がグラウンド又はそれ以になるアプリケーション に分対できます。 入力に追加した PNP トランジス タ(Q1 と Q4)により、差動ペア入力する入力電圧がト ランジスタ Vbe分にシフトします。 えば –IN に–0.3 V を印加した時、A点は 0.7 V になり差動ペアが正常に動 します。PNP(入力)がい場合は、A点が–0.3 V とな り NPN 差動ペアが逆バイアスとなり通常動停止しま す。
IN, se
ββ
21IN12
)1(1V2
(19)
Rev. 0 | Page 5 of 16
Loading...
+ 11 hidden pages