TOSHIBA TC74HC40105AP, TC74HC40105A Technical data
TC74HC40105AP/AF
東芝CMOSデジタル集積回路 シリコン モノリシック
TC74HC40105AP,TC74HC40105AF
4 Bit × 16 Word FIFO Register
TC74HC40105A は､シリコンゲート CMOS 技術を用いた高速
CMOS 4 ビット × 16 ワード ファーストイン·ファーストアウト
(FIFO) レジスタです。CMOS の特長である低い消費電力で､高速動
作を実現できます。
レジスタは 4 ビット × 16 ワードの構成で､シフトインクロック
(SI) の立ち上がり､シフトアウトクロック (
り 4 ビット単位でデータの書き込み､読み出しが行えます。
DIR が “H” のとき書き込みが可能となり､DOR が “H” のとき読
み出しが可能です。また､この DIR､DOR を用いて簡単にカスケード
接続を行うことができます。
MR 端子を “H” にすることにより､DIR は “H” レベルに､DOR は
“L” レベルにセットされます。このときレジスタの内部データは変
化しませんが無効になり､すべてのレジスタは空き状態となります。
データ出力 (Qn) はスリーステート構造を持っており､
“H” にすると Qn はハイインピーダンス状態になります。
すべての入力には静電破壊の防止のために､ダイオードが付加さ
れています。
SO ) の立ち下がりによ
OE 端子を
特 長
• 高速動作 : f
• 低消費電流 : I
• 高雑音余裕度 : V
• 高ファンアウト : LSTTL 10 個を直接駆動可能
(for DIR, DOR)
LSTTL 15 個を直接駆動可能
(for Q0~Q3)
• 対称出力インピーダンス : |I
(for DIR, DOR)
|I
(for Q0~Q3)
• バランスのとれた遅延時間 : t
• 広い動作電圧範囲 : V
= 25 MHz (標準) (VCC = 5 V)
max
= 4 μA (最大) (Ta = 25°C)
CC
= V
NIH
| = IOL = 4 mA (最小)
OH
| = IOL = 6 mA (最小)
OH
∼
−
pLH
(opr) = 2~6 V
CC
= 28% VCC (最小)
NIL
t
pHL
TC74HC40105AP
TC74HC40105AF
質量
DIP16-P-300-2.54A : 1.00 g (標準)
SOP16-P-300-1.27A : 0.18 g (標準)
1
2007-10-01
ピン接続図
TC74HC40105AP/AF
2
2007-10-01
論理図
ブロック図
TC74HC40105AP/AF
システム図
3
2007-10-01
タイミング図
TC74HC40105AP/AF
Z: High impedance
動作説明
(1) データ入力
(2) データ出力
(3) マスタリセット
(4) カスケード接続
データは､DIR 出力が “H” のときに SI 入力の立ち上がりで書き込むことができます。このデータは､
ワード･16 から 4 bit 単位でラッチされますが､ワード･1 を通るときに DIR は一瞬 “L” になります。内部
のすべてのワードにデータが入ると DIR は “L” に固定され､SI入力に立ち上がりパルスを与えても受け付
けられず､ラッチされたデータは変化しません。
最初のデータが入力されワード･16 にデータがラッチされると､DOR が “H” に固定されます。ラッチさ
れたデータは DOR が “H” のときに
タが出力されると DOR は一瞬 “L” になりますが､次のデータがある場合は､すぐこのワードにシフトして
くるので､また “H” になります。内部のすべてのワードのデータが出力されると DOR は “L” に固定され､
SO 入力の立ち下がりパルスを受け付けなくなります。
OE を “H” にすると出力はハイインピーダンス状態となります。
MR を “H” にすると内部のコントロール･ロジック部が初期化されます。DIR は “H” になり､DOR は
“L” になります。レジスタ部には変化ありませんが､ラッチされているデータは無効になります。リセット
状態を解除し､次に一番目のデータを書き込むことによりレジスタの内部データはそのデータに書きかえ
られます。
また､SI を “H” にしておき MR にパルスを入力すると､データ入力に与えられたデータが出力にそのま
まあらわれます。
DOR 出力を次段の SI 入力に接続し､
FIFO レジスタとすることができます。
ビットを拡張する場合には､ワード･1 となる DIR 出力のアンドを DIR とし､最終ワードとなる DOR 出
力のアンドを DOR とします。
ワードの拡張､ビットの拡張､いずれの場合にも､電源が立ち上がった後に MR 入力を “H” にして､マス
タリセットをかける必要があります。
SO 入力の立ち下がりで読み出すことができます。ワード･16 のデー
SO 入力に次段からの DIR 出力を接続することにより､n × 16 の
4
2007-10-01
Loading...