TOSHIBA TC74ACT112P, TC74ACT112F Technical data

東芝CMOSデジタル集積回路 シリコン モノリシック

TC74ACT112P,TC74ACT112F

Dual J-K Flip Flop with Preset and Clear

TC74ACT112 は、2 層メタル、シリコンゲート CMOS 技術を用い
た超高速 CMOS JK フリップフロップです。CMOS の特長である低
い消費電力で、高速ショットキ TTL に匹敵する高速動作を実現でき
ます。

入力は TTL レベルですので、TTL レベルのバスに直結可能です。

J および K 入力に与えられた論理レベルに従って、クロックの立
ち下がりで出力が変化します。クリア、プリセット入力は、クロッ
クには非同期に出力の状態を決定します。これらの入力は “L” レベ
ルで有効です。

また、すべての入力には、静電破壊から素子を保護するために、
ダイオードが付加されています。

特 長

TC74ACT112P

TC74ACT112F

TC74ACT112P/F

• 高速動作 : f

• 低消費電流 : I

• TTL レベル入力 : V

VIH = 2.0 V (最小)

• 高出力電流 : |I

• バランスのとれた遅延時間 : t

• 74F112 と同一ピン接続、同一ファンクション

= 175 MHz (標準) (VCC = 5 V)

max

= 4 μA (最大) (Ta = 25°C)

CC

= 0.8 V (最大)

IL

| = IOL = 24 mA (最小)

OH

∼

t

−

pLH

pHL

ピン接続図

質量

DIP16-P-300-2.54A : 1.00 g (標準)
SOP16-P-300-1.27A : 0.18 g (標準)

1

2007-10-01

論理図

真理値表

TC74ACT112P/F

Inputs Outputs

CLR PR J K CK Q Q

L H X X X L H Clear

H L X X X H L Preset

L L X X X H H

H H L L Qn

H H L H L H

H H H L H L

H H H H

H H X X Qn

QnToggle

Q

n

Q

Q

n

n

No change

No change

X: Don’t care

システム図

Function

2

2007-10-01

絶対最大定格 (注 1)

項目 記号 定格 単位

TC74ACT112P/F

電源電圧 V

入力電圧 V

出力電圧 V

入力保護ダイオード電流 I

出力寄生ダイオード電流 I

出力電流 I

電源/GND 電流 I

許容損失 P

保存温度 T

−0.5~7.0 V

CC

−0.5~VCC + 0.5 V

IN

−0.5~VCC + 0.5 V

OUT

±20 mA

IK

±50 mA

OK

±50 mA

OUT

±100 mA

CC

500 (DIP) (注 2)/180 (SOP) mW

D

−65~150 °C

stg

注 1: 絶対最大定格は、瞬時たりとも超えてはならない値であり、1 つの項目も超えてはなりません。

本製品の使用条件 (使用温度/電流/電圧等) が絶対最大定格/動作範囲以内での使用においても、高負荷 (高温
および大電流/高電圧印加、多大な温度変化等) で連続して使用される場合は、信頼性が著しく低下するおそれ
があります。
弊社半導体信頼性ハンドブック (取り扱い上のご注意とお願いおよびディレーティングの考え方と方法) およ
び個別信頼性情報 (信頼性試験レポート、推定故障率等) をご確認の上、適切な信頼性設計をお願いします。

注 2: Ta = −40~65°C まで、500 mW。Ta = 65~85°C の範囲では−10 mW/°C で、300 mW までディレーティングし

てください。

動作範囲 (注)

項目 記号 定格 単位

電源電圧 V

入力電圧 V

出力電圧 V

動作温度 T

入力上昇、下降時間 dt/dV 0~10 ns/V

4.5~5.5 V

CC

0~VCC V

IN

0~VCC V

OUT

−40~85 °C

opr

注: 動作範囲は動作を保証するための条件です。

使用していない入力は VCC、もしくは GND に接続してください。

3

2007-10-01