Philips 74ABT573AN, 74ABT573ADB, 74ABT573AD, 74ABT573APW Datasheet

0 (0)

Philips Semiconductors

Product specification

 

 

 

 

Octal D-type transparent latch (3-State)

74ABT573A

 

 

 

 

FEATURES

74ABT573A is flow-through pinout version of 74ABT373

Inputs and outputs on opposite side of package allow easy interface to microprocessors

3-State output buffers

Common output enable

Latch-up protection exceeds 500mA per JEDEC Std 17

ESD protection exceeds 2000 V per MIL STD 883 Method 3015 and 200 V per Machine Model

Power-up 3-State

Power-up reset

DESCRIPTION

The 74ABT573A high-performance BiCMOS device combines low static and dynamic power dissipation with high speed and high output drive.

The 74ABT573A device is an octal transparent latch coupled to eight 3-State output buffers. The two sections of the device are controlled independently by Enable (E) and Output Enable (OE) control gates. The 74ABT573A is functionally identical to the 74ABT373 but has a flow-through pinout configuration to facilitate PC board layout and allow easy interface with microprocessors.

The data on the D inputs are transferred to the latch outputs when the Latch Enable (E) input is High. The latch remains transparent to the data inputs while E is High, and stores the data that is present one setup time before the High-to-Low enable transition.

The 3-State output buffers are designed to drive heavily loaded 3-State buses, MOS memories, or MOS microprocessors. The active-Low Output Enable (OE) controls all eight 3-State buffers independent of the latch operation.

When OE is Low, the latched or transparent data appears at the outputs. When OE is High, the outputs are in the High-impedance

ºOFFº state, which means they will neither drive nor load the bus.

QUICK REFERENCE DATA

SYMBOL

PARAMETER

CONDITIONS

TYPICAL

UNIT

Tamb = 25°C; GND = 0V

 

 

 

 

tPLH

Propagation delay

CL = 50pF; VCC = 5V

2.8

ns

tPHL

Dn to Qn

3.3

 

 

CIN

Input capacitance

VI = 0V or VCC

3

pF

COUT

Output capacitance

Outputs disabled; VO = 0V or VCC

6

pF

ICCZ

Total supply current

Outputs disabled; VCC =5.5V

100

μA

ORDERING INFORMATION

PACKAGES

TEMPERATURE RANGE

OUTSIDE NORTH AMERICA

NORTH AMERICA

DWG NUMBER

 

 

 

 

 

20-Pin Plastic DIP

±40°C to +85°C

74ABT573A N

74ABT573A N

SOT146-1

 

 

 

 

 

20-Pin plastic SO

±40°C to +85°C

74ABT573A D

74ABT573A D

SOT163-1

 

 

 

 

 

20-Pin Plastic SSOP Type II

±40°C to +85°C

74ABT573A DB

74ABT573A DB

SOT339-1

 

 

 

 

 

20-Pin Plastic TSSOP Type I

±40°C to +85°C

74ABT573A PW

74ABT573APW DH

SOT360-1

PIN CONFIGURATION

 

 

 

 

PIN DESCRIPTION

 

 

 

 

 

 

 

 

 

 

 

 

PIN

SYMBOL

FUNCTION

 

 

 

 

 

 

 

 

 

 

 

NUMBER

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

1

 

 

 

Output enable input (active-Low)

 

 

 

 

 

 

 

 

 

 

 

 

OE

 

OE

 

1

 

 

 

20

VCC

 

 

2, 3, 4, 5,

D0-D7

Data inputs

 

 

 

 

 

 

 

 

 

 

 

6, 7, 8, 9

 

D0

2

 

 

 

19

Q0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

19, 18, 17,

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

D1

3

 

 

 

18

Q1

 

 

 

 

 

 

 

 

 

 

 

16, 15, 14,

Q0-Q7

Data outputs

 

 

 

 

 

 

 

 

 

 

 

 

D2

4

 

 

 

17

Q2

 

 

13, 12

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

11

 

E

Enable input (active-High)

 

D3

5

 

 

 

16

Q3

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

D4

 

 

 

 

 

 

 

 

10

GND

Ground (0V)

6

 

 

 

15

Q4

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

D5

 

 

 

 

 

 

 

 

20

VCC

Positive supply voltage

7

 

 

 

14

Q5

 

 

 

D6

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

8

 

 

 

13

Q6

 

 

 

 

 

 

 

 

D7

 

 

 

 

 

 

 

 

 

 

 

 

 

9

 

 

 

12

Q7

 

 

 

 

 

 

 

GND

 

 

 

 

 

 

 

 

 

 

 

 

 

10

 

 

 

11

E

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

SA00185

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

1995 Sep 06

1

853±1455 15703

Philips 74ABT573AN, 74ABT573ADB, 74ABT573AD, 74ABT573APW Datasheet

Philips Semiconductors

Product specification

 

 

 

Octal D-type transparent latch (3-State)

74ABT573A

 

 

 

LOGIC SYMBOL (IEEE/IEC)

 

 

 

 

 

LOGIC SYMBOL

 

 

 

 

 

 

 

 

 

 

 

 

1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

EN

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

11

 

 

 

 

 

 

 

 

 

 

 

 

2

3

4

5

6

7

8

9

 

 

 

 

 

 

C1

 

 

 

 

19

 

 

 

 

 

 

 

 

 

2

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

2D

1

 

 

 

 

 

 

 

 

 

 

 

D0

D1

D2

D3

D4

D5

D6

D7

 

 

 

 

 

3

 

 

 

 

 

 

18

 

 

 

11

 

E

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

4

 

 

 

 

 

 

17

 

 

 

1

 

OE

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

5

 

 

 

 

 

 

16

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Q0

Q1

Q2

Q3

Q4

Q5

Q6

Q7

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

6

 

 

 

 

 

 

15

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

7

 

 

 

 

 

 

14

 

 

 

 

19

18

17

16

15

14

13

12

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

8

 

 

 

 

 

 

13

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

9

 

 

 

 

 

 

12

SA00187

 

 

 

 

 

 

 

 

 

 

 

 

SA00186

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

FUNCTION TABLE

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

INPUTS

 

 

 

INTERNAL

 

OUTPUTS

OPERATING MODE

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

E

Dn

 

 

REGISTER

 

 

Q0 ± Q7

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

OE

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

L

 

H

L

 

 

L

 

 

L

Enable and read register

 

 

 

 

 

 

 

 

 

 

 

 

L

 

H

H

 

 

H

 

 

H

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

L

 

l

 

 

L

 

 

L

Latch and read register

 

 

 

 

 

 

 

 

 

 

 

 

L

 

h

 

 

H

 

 

H

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

L

 

L

X

 

 

NC

 

 

NC

Hold

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

H

 

L

X

 

 

NC

 

 

Z

Disable outputs

 

 

 

 

 

 

 

 

 

 

 

 

H

 

H

Dn

 

 

Dn

 

 

Z

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

H

=

High voltage level

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

h

=

High voltage level one set-up time prior to the High-to-Low E transition

 

 

 

 

 

 

 

 

 

 

 

L

=

Low voltage level

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

l

=

Low voltage level one set-up time prior to the High-to-Low E transition

 

 

 

 

 

 

 

 

 

 

 

NC=

No change

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

X

=

Don't care

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Z

=

High impedance ªoffº state

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

↓ =

High-to-Low E transition

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

LOGIC DIAGRAM

D0

D1

D2

D3

D4

D5

D6

 

D7

2

3

4

5

6

7

8

 

9

D

D

D

D

D

D

D

 

D

E Q

E Q

E Q

E Q

E Q

E Q

E Q

 

E Q

11

 

 

 

 

 

 

 

 

E

 

 

 

 

 

 

 

 

1

 

 

 

 

 

 

 

 

OE

 

 

 

 

 

 

 

 

 

19

18

17

16

15

14

13

12

 

Q0

Q1

Q2

Q3

Q4

Q5

Q6

Q7

 

 

 

 

 

 

 

 

SA00188

1995 Sep 06

 

 

2

 

 

 

 

 

Loading...
+ 4 hidden pages