Motorola MC74HC4351AD, MC74HC4351ADW, MC74HC4351AN Datasheet
SEMICONDUCTOR TECHNICAL DATA
1
REV 0
Motorola, Inc. 1997
12/97
"
" !
High–Performance Silicon–Gate CMOS
The MC74HC4351A utilizes silicon–gate CMOS technology to achieve
fast propagation delays, low ON resistances, and low OFF leakage currents.
These analog multiplexers/demultiplexers control analog voltages that may
vary across the complete power supply range (from VCC to VEE).
The Channel–Select inputs determine which one of the Analog Inputs/
Outputs is to be connected, by means of an analog switch, to the Common
Output/Input. The data at the Channel–Select inputs may be latched by
using the active–low Latch Enable pin. When Latch Enable is high, the latch
is transparent. When either Enable 1 (active low) or Enable 2 (active high) is
inactive, all analog switches are turned off.
The Channel–Select and Enable inputs are compatible with standard
CMOS outputs; with pullup resistors, they are compatible with LSTTL
outputs.
The device has been designed so the ON resistance (Ron) is more linear
over input voltage than Ron of metal–gate CMOS analog switches.
For multiplexers/demultiplexers without latches, see the HC4051A,
HC4052A, and HC4053A.
• Fast Switching and Propagation Speeds
• Low Crosstalk Between Switches
• Diode Protection on All Inputs/Outputs
• Analog Power Supply Range (VCC – VEE) = 2.0 to 12.0 V
• Digital (Control) Power Supply Range (VCC – GND) = 2.0 to 6.0 V
• Improved Linearity and Lower ON Resistance than Metal–Gate Types
• Low Noise
• In Compliance with the Requirements Defined by JEDEC Standard
No. 7A
• Chip Complexity: 222 FETs or 55.5 Equivalent Gates
This document contains information on a new product. Specifications and information herein are subject to
change without notice.
PIN ASSIGNMENT
MC74HC4351A
X5
X
NC
X6
X4
GND
V
EE
ENABLE 2
ENABLE 1
X7 5
4
3
2
1
10
9
8
7
6
14
15
16
17
18
19
20
11
12
13
X3
X0
X1
X2
V
CC
LATCH
ENABLE
C
B
NC
A
NC = NO CONNECTION
DW SUFFIX
SOIC PACKAGE
CASE 751D–04
N SUFFIX
PLASTIC PACKAGE
CASE 738–03
ORDERING INFORMATION
MC74HCXXXXAN
MC74HCXXXXADW
MC74HCXXXXADT
Plastic
SOIC
TSSOP
1
20
1
20
DT SUFFIX
TSSOP PACKAGE
CASE 948E–02
1
20
MC74HC4351A
MOTOROLA High–Speed CMOS Logic Data
DL129 — Rev 6
2
LOGIC DIAGRAM
MC74HC4351A
Single–Pole, 8–Position Plus Common Off and Address Latch
FUNCTION TABLE
MC74HC4351
Control Inputs
ON
Enable Select
ON
Channel
1 2 C B A
(LE = H)*
L
H
L
L
L
X0
L
H
L
L
H
X1
L
H
L
H
L
X2
L
H
L
H
H
X3
L
H
H
L
L
X4
L
H
H
L
H
X5
L
H
H
H
L
X6
L
H
H
H
H
X7
H
X
X
X
X
None
X L X X X
oe
None
X = don’t care
* When Latch Enable is low, the Channel
Selection is latched and the Channel
Address Latch does not change states.
MAXIMUM RATINGS*
Symbol
Parameter
Value
Unit
Î
Î
V
CC
ОООООООООООО
Î
Positive DC Supply Voltage (Ref. to GND)
(Ref. to VEE)
ÎÎÎÎ
Î
– 0.5 to + 7.0
– 0.5 to 14.0
Î
Î
V
V
EE
Negative DC Supply Voltage (Ref. to GND)
– 7.0 to + 0.5
V
V
IS
Analog Input Voltage
VEE – 0.5
to VCC + 0.5
V
V
in
DC Input Voltage (Ref. to GND)
– 0.5 to VCC + 0.5
V
I
DC Current Into or Out of Any Pin
± 25
mA
Î
Î
P
D
ОООООООООООО
Î
Power Dissipation in Still Air, Plastic DIP†
SOIC or TSSOP Package†
ÎÎÎÎ
Î
750
500
Î
Î
mW
T
stg
Storage Temperature
– 65 to + 150
_
C
Î
T
L
ОООООООООООО
Lead Temperature, 1 mm from Case for
10 Seconds (Plastic DIP or SOIC Package)
ÎÎÎÎ
260
Î
_
C
*Maximum Ratings are those values beyond which damage to the device may occur.
Functional operation should be restricted to the Recommended Operating Conditions.
†Derating — Plastic DIP: – 10 mW/_C from 65_ to 125_C
SOIC Package: – 7 mW/_C from 65_ to 125_C
TSSOP Package: – 6.1 mW/_C from 65_ to 125_C
For high frequency or heavy load considerations, see Chapter 2 of the Motorola High–Speed CMOS Data Book (DL129/D).
This device contains protection
circuitry to guard against damage
due to high static voltages or electric
fields. However, precautions must
be taken to avoid applications of any
voltage higher than maximum rated
voltages to this high–impedance circuit. For proper operation, Vin and
V
out
should be constrained to the
ranges indicated in the Recommended Operating Conditions.
Unused digital input pins must be
tied to an appropriate logic voltage
level (e.g., either GND or VCC).
Unused Analog I/O pins may be left
open or terminated. See Applications Information.
MULTIPLEXER/
DEMUL TIPLEXER
17
X0
18
X1
19
X2
16
X3
1
X4
6
X5
2
X6
5
X7
ANALOG
INPUTS/OUTPUTS
4
X
COMMON
OUTPUT/INPUT
CHANNEL
ADDRESS
LATCH
13
B
15
A
12
C
11
LATCH ENABLE
7
ENABLE 1
8
ENABLE 2
SWITCH
ENABLES
PIN 20 = V
CC
PIN 9 = V
EE
PIN 10 = GND
PINS 3, 14 = NC
CHANNEL–SELECT
INPUTS
MC74HC4351A
High–Speed CMOS Logic Data
DL129 — Rev 6
3 MOTOROLA
RECOMMENDED OPERATING CONDITIONS
Symbol
Parameter
Min
Max
Unit
ÎÎ
Î
V
CC
ОООООООООООО
Î
Positive DC Supply Voltage (Ref. to GND)
(Ref. to VEE)
Î
Î
2.0
2.0
Î
Î
6.0
12.0
Î
Î
V
V
EE
Negative DC Supply Voltage (Ref. to GND)
– 6.0
GND
V
V
IS
Analog Input Voltage
V
EEVCC
V
V
in
Digital Input Voltage (Ref. to GND)
GND
V
CC
V
VIO*
Static or Dynamic Voltage Across Switch
—
1.2
V
T
A
Operating Temperature, All Package Types
– 55
+ 125
_
C
ÎÎ
Î
ÎÎ
Î
tr, t
f
ОООООООООООО
Î
ОООООООООООО
Î
Input Rise and Fall Time, VCC = 2.0 V
Channel Select or Enable VCC = 4.5 V
Inputs (Figure 9a) VCC = 6.0 V
Î
Î
Î
Î
0
0
0
Î
Î
Î
Î
1000
500
400
Î
Î
Î
Î
ns
*For voltage drops across the switch greater than 1.2 V (switch on), excessive VCC current may
be drawn; i.e., the current out of the switch may contain both VCC and switch input components.
The reliability of the device will be unaffected unless the Maximum Ratings are exceeded.
DC ELECTRICAL CHARACTERISTICS Digital Section (Voltages Referenced to GND) V
EE
= GND, Except Where Noted
Guaranteed Limit
ÎÎ
Î
Symbol
ООООООО
Î
Parameter
ООООООО
Î
Test Conditions
ÎÎ
Î
V
CC
V
ÎÎ
– 55 to
25_C
ÎÎ
Î
v
85_C
ÎÎ
Î
v
125_C
Î
Î
Unit
ÎÎ
Î
ÎÎ
Î
V
IH
ООООООО
Î
ООООООО
Î
Minimum High–Level Input
Voltage, Channel–Select or
Enable Inputs
ООООООО
Î
ООООООО
Î
Ron = Per Spec
ÎÎ
Î
ÎÎ
Î
2.0
3.0
4.5
6.0
ÎÎ
ÎÎ
1.5
2.1
3.15
4.2
ÎÎ
Î
ÎÎ
Î
1.5
2.1
3.15
4.2
ÎÎ
Î
ÎÎ
Î
1.5
2.1
3.15
4.2
Î
Î
Î
Î
V
ÎÎ
Î
ÎÎ
Î
V
IL
ООООООО
Î
ООООООО
Î
Maximum Low–Level Input
Voltage, Channel–Select or
Enable Inputs
ООООООО
Î
ООООООО
Î
Ron = Per Spec
ÎÎ
Î
ÎÎ
Î
2.0
3.0
4.5
6.0
ÎÎ
ÎÎ
0.5
0.9
1.35
1.8
ÎÎ
Î
ÎÎ
Î
0.5
0.9
1.35
1.8
ÎÎ
Î
ÎÎ
Î
0.5
0.9
1.35
1.8
Î
Î
Î
Î
V
ÎÎ
Î
ÎÎ
I
in
ООООООО
Î
ООООООО
Maximum Input Leakage
Current, Channel–Select or
Enable Inputs
ООООООО
Î
ООООООО
Vin = VCC or GND,
VEE = – 6.0 V
ÎÎ
Î
ÎÎ
6.0
ÎÎ
ÎÎ
± 0.1
ÎÎ
Î
ÎÎ
± 1.0
ÎÎ
Î
ÎÎ
± 1.0
Î
Î
Î
µA
ÎÎ
Î
ÎÎ
Î
I
CC
ООООООО
Î
ООООООО
Î
Maximum Quiescent Supply
Current (per Package)
ООООООО
Î
ООООООО
Î
Channel Select = VCC or GND
Enables = VCC or GND
VIS = VCC or GND VEE = GND
VIO = 0 V VEE = – 6.0
ÎÎ
Î
ÎÎ
Î
6.0
6.0
ÎÎ
ÎÎ
1
4
ÎÎ
Î
ÎÎ
Î
10
40
ÎÎ
Î
ÎÎ
Î
40
160
Î
Î
Î
Î
µA
NOTE:Information on typical parametric values can be found in Chapter 2 of the Motorola High–Speed CMOS Data Book (DL129/D).
DC ELECTRICAL CHARACTERISTICS Analog Section
Guaranteed Limit
Î
Î
Symbol
ООООООО
Î
Parameter
ООООООО
Î
Test Conditions
Î
Î
V
CC
V
Î
Î
V
EE
V
ÎÎ
Î
– 55 to
25_C
ÎÎ
Î
v
85_C
ÎÎ
v
125_C
Î
Î
Unit
Î
Î
R
on
ООООООО
Î
Maximum “ON” Resistance
ООООООО
Î
Vin = VIL or V
IH
VIS = VCC to V
EE
IS v 2.0 mA (Figures 1, 2)
Î
Î
4.5
4.5
6.0
Î
Î
0.0
– 4.5
– 6.0
ÎÎ
Î
190
120
100
ÎÎ
Î
240
150
125
ÎÎ
280
170
140
Î
Î
Ω
ÎÎОООООООÎООООООО
Î
Vin = VIL or V
IH
VIS = VCC or VEE (Endpoints)
IS v 2.0 mA (Figures 1, 2)
Î
Î
4.5
4.5
6.0
Î
Î
0.0
– 4.5
– 6.0
ÎÎ
Î
150
100
80
ÎÎ
Î
190
125
100
ÎÎ
230
140
115
Î
Î
Î
Î
Î
Î
∆R
on
ООООООО
Î
ООООООО
Î
Maximum Difference in “ON”
Resistance Between Any Two
Channels in the Same Package
ООООООО
Î
ООООООО
Î
Vin = VIL or V
IH
VIS = 1/2 (VCC – VEE)
IS v 2.0 mA
Î
Î
Î
Î
4.5
4.5
6.0
Î
Î
Î
Î
0.0
– 4.5
– 6.0
ÎÎ
Î
ÎÎ
Î
30
12
10
ÎÎ
Î
ÎÎ
Î
35
15
12
ÎÎ
ÎÎ
40
18
14
Î
Î
Î
Î
Ω
MC74HC4351A
MOTOROLA High–Speed CMOS Logic Data
DL129 — Rev 6
4
DC ELECTRICAL CHARACTERISTICS Analog Section
Unit
Guaranteed Limit
V
EE
V
V
CC
V
Test Conditions
Parameter
Symbol
Unit
v
125_C
v
85_C
– 55 to
25_C
V
EE
V
V
CC
V
Test Conditions
Parameter
Symbol
Î
Î
Î
Î
I
off
ООООООО
Î
ООООООО
Î
Maximum Off–Channel Leakage
Current, Any One Channel
ООООООО
Î
ООООООО
Î
Vin = VIL or V
IH
VIO = VCC – V
EE
Switch Off (Figure 3)
Î
Î
Î
Î
6.0
Î
Î
Î
Î
– 6.0
ÎÎ
Î
ÎÎ
Î
0.1
ÎÎ
Î
ÎÎ
Î
0.5
ÎÎ
ÎÎ
1.0
Î
Î
Î
Î
µA
ÎÎООООООО
Î
Maximum Off–Channel Leakage
Current, Common Channel
ООООООО
Î
Vin = VIL or V
IH
VIO = VCC – V
EE
Switch Off (Figure 4)
Î
Î
6.0
Î
Î
– 6.0
ÎÎ
Î
0.2
ÎÎ
Î
2.0
ÎÎ
4.0
Î
Î
Î
Î
I
on
ООООООО
Î
Maximum On–Channel Leakage
Current, Channel to Channel
ООООООО
Î
Vin = VIL or V
IH
Switch to Switch = VCC – V
EE
(Figure 5)
Î
Î
6.0
Î
Î
– 6.0
ÎÎ
Î
0.2
ÎÎ
Î
2.0
ÎÎ
4.0
Î
Î
µA
AC ELECTRICAL CHARACTERISTICS (C
L
= 50 pF, Input tr = tf = 6 ns)
Guaranteed Limit
ÎÎ
Î
Symbol
ОООООООООООООООО
Î
Parameter
ÎÎ
Î
V
CC
V
ÎÎ
Î
– 55 to
25_C
ÎÎ
v
85_C
ÎÎ
Î
v
125_C
Î
Î
Unit
ÎÎ
Î
t
PLH
,
t
PHL
ОООООООООООООООО
Î
Maximum Propagation Delay , Channel–Select to Analog Output
(Figure 9)
ÎÎ
Î
2.0
4.5
6.0
ÎÎ
Î
370
74
63
ÎÎ
465
93
79
ÎÎ
Î
550
110
94
Î
Î
ns
ÎÎ
Î
t
PLH
,
t
PHL
ОООООООООООООООО
Î
Maximum Propagation Delay , Analog Input to Analog Output
(Figure 10)
ÎÎ
Î
2.0
4.5
6.0
ÎÎ
Î
60
12
10
ÎÎ
75
15
13
ÎÎ
Î
90
18
15
Î
Î
ns
ÎÎ
Î
ÎÎ
t
PLH
,
t
PHL
ОООООООООООООООО
Î
ОООООООООООООООО
Maximum Propagation Delay , Latch Enable to Analog Output
(Figure 12)
ÎÎ
Î
ÎÎ
2.0
4.5
6.0
ÎÎ
Î
ÎÎ
325
65
55
ÎÎ
ÎÎ
410
82
70
ÎÎ
Î
ÎÎ
485
97
82
Î
Î
Î
ns
ÎÎ
Î
ÎÎ
Î
t
PLZ
,
t
PHZ
ОООООООООООООООО
Î
ОООООООООООООООО
Î
Maximum Propagation Delay, Enable 1 or 2 to Analog Output
(Figure 11)
ÎÎ
Î
ÎÎ
Î
2.0
4.5
6.0
ÎÎ
Î
ÎÎ
Î
290
58
49
ÎÎ
ÎÎ
365
73
62
ÎÎ
Î
ÎÎ
Î
435
87
74
Î
Î
Î
Î
ns
ÎÎ
Î
t
PZL
,
t
PZH
ОООООООООООООООО
Î
Maximum Propagation Delay, Enable 1 or 2 to Analog Output
(Figure 11)
ÎÎ
Î
2.0
4.5
6.0
ÎÎ
Î
345
69
59
ÎÎ
435
87
74
ÎÎ
Î
515
103
87
Î
Î
ns
C
in
Maximum Input Capacitance
—
10
10
10
pF
C
l/O
Maximum Capacitance Analog I/O
ОООООООО
Enable 1 = VIH, Enable 2 = V
IL
—
35
35
35
pF
Common O/I
ОООООООО
—
130
130
130
Feedthrough
ОООООООО
—
1.0
1.0
1.0
NOTES:
1. For propagation delays with loads other than 50 pF, see Chapter 2 of the Motorola High–Speed CMOS Data Book (DL129/D).
2. Information on typical parametric values can be found in Chapter 2 of the Motorola High–Speed CMOS Data Book (DL129/D).
C
Power Dissipation Capacitance (Per Package) (Figure 14)*
Typical @ 25°C, VCC = 5.0 V
pF
CPDPower Dissipation Capacitance (Per Package) (Figure 14)
45
pF
*Used to determine the no–load dynamic power consumption: PD = CPD V
CC
2
f + ICC VCC. For load considerations, see Chapter 2 of the
Motorola High–Speed CMOS Data Book (DL129/D).
Loading...