MOTOROLA MC14013BFL2, MC14013BFR1, MC14013BFR2, MC14013BDT, MC14013BDTR2 Datasheet

...
Semiconductor Components Industries, LLC, 2000
March, 2000 – Rev. 3
1 Publication Order Number:
MC14013B/D
MC14013B
Dual Type D Flip-Flop
The MC14013B dual type D flip–flop is constructed with MOS P–channel and N–channel enhancement mode devices in a single monolithic structure. Each flip–flop has independent Data, (D), Direct Set, (S), Direct Reset, (R), and Clock (C) inputs and complementary outputs (Q and Q
). These devices may be used as shift register
elements or as type T flip–flops for counter and toggle applications.
Static Operation
Diode Protection on All Inputs
Supply Voltage Range = 3.0 Vdc to 18 Vdc
Logic Edge–Clocked Flip–Flop Design
Logic state is retained indefinitely with clock level either high or low; information is transferred to the output only on the positive–going edge of the clock pulse
Capable of Driving Two Low–power TTL Loads or One Low–power
Schottky TTL Load Over the Rated Temperature Range
Pin–for–Pin Replacement for CD4013B
MAXIMUM RATINGS (Voltages Referenced to V
SS
) (Note 2.)
Symbol Parameter Value Unit
V
DD
DC Supply Voltage Range –0.5 to +18.0 V
Vin, V
out
Input or Output Voltage Range
(DC or Transient)
–0.5 to VDD + 0.5 V
Iin, I
out
Input or Output Current
(DC or Transient) per Pin
±10 mA
P
D
Power Dissipation,
per Package (Note 3.)
500 mW
T
A
Ambient Temperature Range –55 to +125 °C
T
stg
Storage Temperature Range –65 to +150 °C
T
L
Lead Temperature
(8–Second Soldering)
260 °C
2. Maximum Ratings are those values beyond which damage to the device
may occur.
3. Temperature Derating:
Plastic “P and D/DW” Packages: – 7.0 mW/_C From 65_C T o 125_C
This device contains protection circuitry to guard against damage due to high static voltages or electric fields. However, precautions must be taken to avoid applications of any voltage higher than maximum rated voltages to this high–impedance circuit. For proper operation, V
in
and V
out
should be constrained
to the range V
SS
v (Vin or V
out
) v VDD.
Unused inputs must always be tied to an appropriate logic voltage level (e.g., either V
SS
or VDD). Unused outputs must be left open.
http://onsemi.com
A = Assembly Location WL or L = Wafer Lot YY or Y = Year WW or W = Work Week
Device Package Shipping
ORDERING INFORMATION
MC14013BCP PDIP–14 2000/Box MC14013BD SOIC–14
55/Rail MC14013BDR2 SOIC–14 2500/Tape & Reel MC14013BDT TSSOP–14
MC14013BF SOEIAJ–14
96/Rail
See Note 1.
MARKING
DIAGRAMS
1
14
PDIP–14
P SUFFIX
CASE 646
MC14013BCP
AWLYYWW
SOIC–14
D SUFFIX
CASE 751A
TSSOP–14 DT SUFFIX
CASE 948G
1
14
14013B
AWLYWW
14
013B
ALYW
1
14
SOEIAJ–14
F SUFFIX
CASE 965
1
14
MC14013B
AWLYWW
MC14013BFEL SOEIAJ–14 See Note 1.
1. For ordering information on the EIAJ version of
the SOIC packages, please contact your local ON Semiconductor representative.
MC14013BDTR2 TSSOP–14 2500/Tape & Reel
MC14013B
http://onsemi.com
2
TRUTH TABLE
Inputs Outputs
Clock†Data Reset Set Q Q
0 0 0 0 1 1 0 0 1 0
X 0 0 Q Q X X 1 0 0 1 X X 0 1 1 0 X X 1 1 1 1
X = Don’t Care † = Level Change
BLOCK DIAGRAM
10
11
9
8
4
3
5
6
12
13
2
1
S
S
R
R
D
C
D
C
Q
Q
Q
Q
VDD = PIN 14
V
SS
= PIN 7
11
12
13
14
8
9
105
4
3
2
1
7
6
R
B
C
B
Q
B
Q
B
V
DD
S
B
D
B
R
A
C
A
Q
A
Q
A
V
SS
S
A
D
A
PIN ASSIGNMENT
No Change
MC14013B
http://onsemi.com
3
ELECTRICAL CHARACTERISTICS (Voltages Referenced to V
SS
)
V
– 55_C
25_C
125_C
Characteristic
Symbol
V
DD
Vdc
Min
Max
Min
Typ
(4.)
Max
Min
Max
Unit
ОООООООО
Î
Output Voltage “0” Level
V
in
= VDD or 0
ÎÎ
Î
V
OL
Î
Î
5.0 10 15
Î
Î
— — —
Î
Î
0.05
0.05
0.05
ÎÎ
Î
— — —
Î
Î
0 0 0
ÎÎ
Î
0.05
0.05
0.05
Î
Î
— — —
Î
Î
0.05
0.05
0.05
Î
Î
Vdc
ОООООООО
Î
Vin = 0 or V
DD
“1” Level
ÎÎ
Î
V
OH
Î
Î
5.0 10 15
Î
Î
4.95
9.95
14.95
Î
Î
— — —
ÎÎ
Î
4.95
9.95
14.95
Î
Î
5.0 10 15
ÎÎ
Î
— — —
Î
Î
4.95
9.95
14.95
Î
Î
— — —
Î
Î
Vdc
ОООООООО
Î
ОООООООО
Î
Input Voltage “0” Level
(V
O
= 4.5 or 0.5 Vdc)
(V
O
= 9.0 or 1.0 Vdc)
(V
O
= 13.5 or 1.5 Vdc)
ÎÎ
Î
ÎÎ
Î
V
IL
Î
Î
Î
Î
5.0 10 15
Î
Î
Î
Î
— — —
Î
Î
Î
Î
1.5
3.0
4.0
ÎÎ
Î
ÎÎ
Î
— — —
Î
Î
Î
Î
2.25
4.50
6.75
ÎÎ
Î
ÎÎ
Î
1.5
3.0
4.0
Î
Î
Î
Î
— — —
Î
Î
Î
Î
1.5
3.0
4.0
Î
Î
Î
Î
Vdc
ОООООООО
Î
ОООООООО
Î
(VO = 0.5 or 4.5 Vdc) “1” Level (V
O
= 1.0 or 9.0 Vdc)
(V
O
= 1.5 or 13.5 Vdc)
ÎÎ
Î
ÎÎ
Î
V
IH
Î
Î
Î
Î
5.0 10 15
Î
Î
Î
Î
3.5
7.0 11
Î
Î
Î
Î
— — —
ÎÎ
Î
ÎÎ
Î
3.5
7.0 11
Î
Î
Î
Î
2.75
5.50
8.25
ÎÎ
Î
ÎÎ
Î
— — —
Î
Î
Î
Î
3.5
7.0 11
Î
Î
Î
Î
— — —
Î
Î
Î
Î
Vdc
ОООООООО
Î
ОООООООО
Î
Output Drive Current
(V
OH
= 2.5 Vdc) Source
(V
OH
= 4.6 Vdc)
(V
OH
= 9.5 Vdc)
(V
OH
= 13.5 Vdc)
ÎÎ
Î
ÎÎ
Î
I
OH
Î
Î
Î
Î
5.0
5.0 10 15
Î
Î
Î
Î
– 3.0
– 0.64
– 1.6 – 4.2
Î
Î
Î
Î
— — — —
ÎÎ
Î
ÎÎ
Î
– 2.4
– 0.51
– 1.3 – 3.4
Î
Î
Î
Î
– 4.2 – 0.88 – 2.25
– 8.8
ÎÎ
Î
ÎÎ
Î
— — — —
Î
Î
Î
Î
– 1.7
– 0.36
– 0.9 – 2.4
Î
Î
Î
Î
— — — —
Î
Î
Î
Î
mAdc
ОООООООО
Î
ОООООООО
Î
(VOL = 0.4 Vdc) Sink (V
OL
= 0.5 Vdc)
(V
OL
= 1.5 Vdc)
ÎÎ
Î
ÎÎ
Î
I
OL
Î
Î
Î
Î
5.0 10 15
Î
Î
Î
Î
0.64
1.6
4.2
Î
Î
Î
Î
— — —
ÎÎ
Î
ÎÎ
Î
0.51
1.3
3.4
Î
Î
Î
Î
0.88
2.25
8.8
ÎÎ
Î
ÎÎ
Î
— — —
Î
Î
Î
Î
0.36
0.9
2.4
Î
Î
Î
Î
— — —
Î
Î
Î
Î
mAdc
Input Current
I
in
15
± 0.1
±0.00001
± 0.1
± 1.0
µAdc
Input Capacitance
(V
in
= 0)
C
in
5.0
7.5
pF
ОООООООО
Î
ОООООООО
Î
Quiescent Current
(Per Package)
ÎÎ
Î
ÎÎ
Î
I
DD
Î
Î
Î
Î
5.0 10 15
Î
Î
Î
Î
— — —
Î
Î
Î
Î
1.0
2.0
4.0
ÎÎ
Î
ÎÎ
Î
— — —
Î
Î
Î
Î
0.002
0.004
0.006
ÎÎ
Î
ÎÎ
Î
1.0
2.0
4.0
Î
Î
Î
Î
— — —
Î
Î
Î
Î
30 60
120
Î
Î
Î
Î
µAdc
ОООООООО
Î
ОООООООО
Î
Total Supply Current
(5.) (6.)
(Dynamic plus Quiescent, Per Package) (C
L
= 50 pF on all outputs, all
buffers switching)
ÎÎ
Î
ÎÎ
Î
I
T
Î
Î
Î
Î
5.0 10 15
ООООООООООООООО
Î
ООООООООООООООО
Î
IT = (0.75 µA/kHz) f + I
DD
IT = (1.5 µA/kHz) f + I
DD
IT = (2.3 µA/kHz) f + I
DD
Î
Î
Î
Î
µAdc
4. Data labelled “Typ” is not to be used for design purposes but is intended as an indication of the IC’s potential performance.
5. The formulas given are for the typical characteristics only at 25_C.
6. To calculate total supply current at loads other than 50 pF: I
T(CL
) = IT(50 pF) + (CL – 50) Vfk
where: I
T
is in µA (per package), CL in pF, V = (VDD – VSS) in volts, f in kHz is input frequency, and k = 0.002.
Loading...
+ 5 hidden pages