MOTOROLA MC14012BF, MC14012BCP, MC14012BD, MC14012BDR2, MC14012BFEL Datasheet
MC14012B
B-Suffix Series CMOS Gates
The B Series logic gates are constructed with P and N channel
enhancement mode devices in a single monolithic structure
(Complementary MOS). Their primary use is where low power
dissipation and/or high noise immunity is desired.
• Supply Voltage Range = 3.0 Vdc to 18 Vdc
• All Outputs Buffered
• Capable of Driving T wo Low–power TTL Loads or One Low–power
Schottky TTL Load Over the Rated T emperature Range.
• Double Diode Protection on All Inputs
• Pin–for–Pin Replacements for Corresponding CD4000 Series B
Suffix Devices
http://onsemi.com
14
PDIP–14
P SUFFIX
CASE 646
MARKING
DIAGRAMS
MC14012BCP
AWLYYWW
1
MAXIMUM RATINGS (Voltages Referenced to V
Symbol
V
DD
Vin, V
Iin, I
P
T
T
stg
T
2. Maximum Ratings are those values beyond which damage to the device
may occur.
3. Temperature Derating:
Plastic “P and D/DW” Packages: – 7.0 mW/_C From 65_C To 125_C
This device contains protection circuitry to guard against damage due to high
static voltages or electric fields. However, precautions must be taken to avoid
applications of any voltage higher than maximum rated voltages to this
high–impedance circuit. For proper operation, V
to the range V
Unused inputs must always be tied to an appropriate logic voltage level (e.g.,
either V
DC Supply Voltage Range –0.5 to +18.0 V
Input or Output Voltage Range
out
Input or Output Current
out
Power Dissipation,
D
Ambient Temperature Range –55 to +125 °C
A
Storage Temperature Range –65 to +150 °C
Lead Temperature
L
SS
or VDD). Unused outputs must be left open.
SS
Parameter Value Unit
(DC or Transient)
(DC or Transient) per Pin
per Package (Note 3.)
(8–Second Soldering)
v (Vin or V
) v VDD.
out
) (Note 2.)
SS
–0.5 to VDD + 0.5 V
±10 mA
500 mW
260 °C
and V
in
should be constrained
out
14
SOIC–14
D SUFFIX
CASE 751A
SOEIAJ–14
F SUFFIX
CASE 965
A = Assembly Location
WL or L = Wafer Lot
YY or Y = Year
WW or W = Work Week
14012B
AWLYWW
1
14
MC14012B
AWLYWW
1
ORDERING INFORMATION
Device Package Shipping
MC14012BCP PDIP–14 2000/Box
MC14012BD SOIC–14
MC14012BDR2 SOIC–14 2500/Tape & Reel
MC14012BF SOEIAJ–14 See Note 1.
55/Rail
Semiconductor Components Industries, LLC, 2000
April, 2000 – Rev. 3
MC14012BFEL SOEIAJ–14 See Note 1.
1. For ordering information on the EIAJ version of
the SOIC packages, please contact your local
ON Semiconductor representative.
1 Publication Order Number:
MC14012B/D
MC14012B
V
DD
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
MC14012B
Dual 4–Input NAND Gate
1
OUT
A
2
IN 1
A
3
IN 2
A
4
IN 3
A
IN 4
A
6
NC
7
V
SS
NC = NO CONNECTION
ELECTRICAL CHARACTERISTICS (Voltages Referenced to V
Characteristic
Output Voltage “0” Level
ОООООООО
V
= VDD or 0
in
ОООООООО
V
= 0 or V
in
ОООООООО
DD
Input Voltage “0” Level
(V
= 4.5 or 0.5 Vdc)
O
ОООООООО
(V
= 9.0 or 1.0 Vdc)
O
ОООООООО
= 13.5 or 1.5 Vdc)
(V
O
(V
= 0.5 or 4.5 Vdc)
O
ОООООООО
= 1.0 or 9.0 Vdc)
(V
O
ОООООООО
(V
= 1.5 or 13.5 Vdc)
O
Output Drive Current
(V
= 2.5 Vdc) Source
OH
ОООООООО
(V
= 4.6 Vdc)
OH
ОООООООО
(V
= 9.5 Vdc)
OH
(V
= 13.5 Vdc)
OH
ОООООООО
(VOL = 0.4 Vdc) Sink
(V
= 0.5 Vdc)
OL
= 1.5 Vdc)
(V
ОООООООО
OL
Input Current
Input Capacitance
(V
= 0)
in
ОООООООО
Quiescent Current
(Per Package)
ОООООООО
Total Supply Current
(Dynamic plus Quiescent,
ОООООООО
Per Gate, C
= 50 pF)
L
“1” Level
“1” Level
(5.) (6.)
14
V
13
OUT
12
IN 4
11
IN 3
IN 2
105
9
IN 1
8
NC
Symbol
V
OL
ÎÎ
ÎÎ
V
OH
ÎÎ
V
IL
ÎÎ
ÎÎ
V
IH
ÎÎ
ÎÎ
I
OH
ÎÎ
ÎÎ
ÎÎ
I
OL
ÎÎ
I
in
C
in
ÎÎ
I
DD
ÎÎ
I
T
ÎÎ
DD
B
B
B
B
B
)
SS
V
Vdc
5.0
Î
10
15
Î
5.0
10
Î
15
5.0
Î
10
Î
15
5.0
Î
10
Î
15
5.0
Î
5.0
Î
10
15
Î
5.0
10
15
Î
15
—
Î
5.0
10
15
Î
5.0
10
Î
15
– 55_C
Min
—
Î
—
—
Î
4.95
9.95
Î
14.95
—
Î
—
Î
—
3.5
Î
7.0
Î
11
– 3.0
Î
– 0.64
Î
– 1.6
– 4.2
Î
0.64
1.6
4.2
Î
—
—
Î
—
—
—
Î
Max
0.05
Î
0.05
0.05
Î
Î
1.5
Î
3.0
Î
4.0
Î
Î
Î
Î
Î
Î
± 0.1
Î
0.25
0.5
1.0
Î
Min
ÎÎ
ÎÎ
—
—
—
—
—
—
—
—
—
—
—
4.95
9.95
ÎÎ
14.95
ÎÎ
ÎÎ
ÎÎ
ÎÎ
– 2.4
ÎÎ
– 0.51
ÎÎ
– 1.3
– 3.4
ÎÎ
0.51
—
—
ÎÎ
—
ÎÎ
ÎÎ
IT = (0.3 µA/kHz) f + IDD/N
ООООООООООООООО
I
I
2
3
4
5
9
10
11
12
V
= PIN 14
DD
= PIN 7
V
SS
25_C
(4.)
Typ
—
—
—
0
Î
0
0
Î
ÎÎ
ÎÎ
5.0
10
—
—
—
3.5
7.0
11
Î
2.25
Î
4.50
Î
6.75
2.75
Î
5.50
Î
8.25
– 4.2
Î
– 0.88
Î
– 2.25
– 8.8
Î
15
ÎÎ
ÎÎ
ÎÎ
ÎÎ
ÎÎ
ÎÎ
ÎÎ
ÎÎ
0.88
1.3
3.4
—
—
—
—
—
= (0.6 µA/kHz) f + IDD/N
T
= (0.9 µA/kHz) f + IDD/N
T
2.25
8.8
Î
±0.00001
5.0
Î
0.0005
0.0010
0.0015
Î
ÎÎ
± 0.1
ÎÎ
ÎÎ
NC = 6, 8
Max
0.05
0.05
0.05
—
—
—
1.5
3.0
4.0
—
—
—
—
—
—
—
—
—
—
7.5
0.25
0.5
1.0
1
13
Min
—
Î
—
—
Î
4.95
9.95
Î
14.95
—
Î
—
Î
—
3.5
Î
7.0
Î
11
– 1.7
Î
– 0.36
Î
– 0.9
– 2.4
Î
0.36
0.9
2.4
Î
—
—
Î
—
—
—
Î
125_C
Max
0.05
Î
0.05
0.05
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
± 1.0
Î
Î
4. Data labelled “Typ” is not to be used for design purposes but is intended as an indication of the IC’s potential performance.
5. The formulas given are for the typical characteristics only at 25_C.
6. To calculate total supply current at loads other than 50 pF:
) = IT(50 pF) + (CL – 50) Vfk
I
T(CL
where: I
is in µA (per package), CL in pF , V = (VDD – VSS) in volts, f in kHz is input frequency, and k = 0.001 x the number of exercised gates per
T
package.
—
—
—
1.5
3.0
4.0
—
—
—
—
—
—
—
—
—
—
—
7.5
15
30
Unit
Vdc
Î
Î
Vdc
Î
Vdc
Î
Î
Vdc
Î
Î
mAdc
Î
Î
Î
mAdc
Î
µAdc
pF
Î
µAdc
Î
µAdc
Î
http://onsemi.com
2
MC14012B
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
Î
B–SERIES GATE SWITCHING TIMES
SWITCHING CHARACTERISTICS
ООООООООООООО
Characteristic
(7.)
(C
L
= 50 pF, T
Output Rise Time
t
= (1.35 ns/pF) CL + 33 ns
TLH
ООООООООООООО
= (0.60 ns/pF) CL + 20 ns
t
TLH
ООООООООООООО
t
= (0.40 ns/PF) CL + 20 ns
TLH
Output Fall Time
t
= (1.35 ns/pF) CL + 33 ns
ООООООООООООО
THL
= (0.60 ns/pF) CL + 20 ns
t
THL
ООООООООООООО
t
= (0.40 ns/pF) CL + 20 ns
THL
Propagation Delay Time
ООООООООООООО
t
, t
PLH
t
PLH
ООООООООООООО
t
PLH
= (0.90 ns/pF) CL + 115 ns
PHL
, t
= (0.36 ns/pF) CL + 47 ns
PHL
, t
= (0.26 ns/pF) CL + 37 ns
PHL
= 25_C)
A
ÎÎÎ
Symbol
t
TLH
ÎÎÎ
ÎÎÎ
t
THL
ÎÎÎ
ÎÎÎ
t
, t
PLH
ÎÎÎ
ÎÎÎ
PHL
V
DD
ÎÎ
Vdc
5.0
ÎÎ
10
ÎÎ
15
ÎÎ
5.0
10
ÎÎ
15
ÎÎ
5.0
10
ÎÎ
15
ÎÎ
Min
—
ÎÎ
—
ÎÎ
—
ÎÎ
—
—
ÎÎ
—
ÎÎ
—
—
ÎÎ
—
ÎÎ
(8.)
Typ
100
ÎÎ
50
ÎÎ
40
ÎÎ
100
50
ÎÎ
40
ÎÎ
160
65
ÎÎ
50
ÎÎ
Max
200
ÎÎ
100
ÎÎ
80
ÎÎ
200
100
ÎÎ
80
ÎÎ
300
130
ÎÎ
100
7. The formulas given are for the typical characteristics only at 25_C.
8. Data labelled “Typ” is not to be used for design purposes but is intended as an indication of the IC’s potential performance.
V
14
DD
PULSE
GENERATOR
INPUT
*
C
OUTPUT
L
VSS7
*All unused inputs of AND, NAND gates must be connected to VDD.
All unused inputs of OR, NOR gates must be connected to V
SS
.
INVERTING
NON–INVERTING
20 ns 20 ns
INPUT
t
PHL
OUTPUT
t
THL
t
OUTPUT
PLH
t
TLH
50%
10%
90%
90%
50%
10%
50%
10%
90%
t
PLH
t
TLH
t
PHL
t
THL
Î
Unit
ns
Î
Î
ns
Î
Î
ns
Î
Î
V
0 V
V
V
V
V
DD
OH
OL
OH
OL
Figure 1. Switching Time Test Circuit and Waveforms
CIRCUIT SCHEMATIC
MC14012B
One of Two Gates Shown
V
DD
14
2, 9
3, 10
4, 11
5, 12
V
SS
SAME AS
ABOVE
*Inverter omitted
http://onsemi.com
3
*
7
V
DD
1, 13
V
SS
Loading...