Freescale MC68HC908LJ24, MC68HC908LK24 DATA SHEET
MC68HC908LJ24
MC68HC908LK24
Data Sheet
M68HC08
Microcontrollers
Rev. 2.1
MC68HC908LJ24/D
August 16, 2005
freescale.com
MC68HC908LJ24
MC68HC908LK24
Data Sheet
To provide the most up-to-date information, the revision of our
documents on the World Wide Web will be the most current. Your printed
copy may be an earlier revision. To verify you have the latest information
available, refer to:
http://freescale.com
The following revision history table summarizes changes contained in
this document. For your convenience, the page number designators
have been linked to the appropriate location.
This product incorporates SuperFlash® technology licensed from SST. © Freescale, Inc., 2005
MC68HC908LJ24/LK24 — Rev. 2.1 Data Sheet
Freescale Semiconductor 3
Revision History
Revision History
Date
8/2003 2 First general release. —
Revision
Level
Description
Page
Number(s)
Data Sheet MC68HC908LJ24/LK24 — Rev. 2.1
4 Freescale Semiconductor
Data Sheet — MC68HC908LJ24
Section 1. General Description . . . . . . . . . . . . . . . . . . . .37
Section 2. Memory Map . . . . . . . . . . . . . . . . . . . . . . . . . .49
Section 3. Random-Access Memory (RAM) . . . . . . . . . .67
Section 4. FLASH Memory (FLASH) . . . . . . . . . . . . . . . .69
Section 5. Configuration Registers (CONFIG) . . . . . . . .79
Section 6. Central Processor Unit (CPU) . . . . . . . . . . . .85
Section 7. Oscillator (OSC) . . . . . . . . . . . . . . . . . . . . . .103
Section 8. Clock Generator Module (CGM). . . . . . . . . .109
Section 9. System Integration Module (SIM) . . . . . . . .139
List of Sections
Section 10. Monitor ROM (MON) . . . . . . . . . . . . . . . . . .163
Section 11. Timer Interface Module (TIM) . . . . . . . . . . .193
Section 12. Real Time Clock (RTC) . . . . . . . . . . . . . . . .217
Section 13. Infrared Serial Communications
Interface Module (IRSCI) . . . . . . . . . . . .245
Section 14. Serial Peripheral Interface Module (SPI). .287
Section 15. Multi-Master IIC Interface (MMIIC) . . . . . . .319
Section 16. Analog-to-Digital Converter (ADC) . . . . . .333
Section 17. Liquid Crystal Display (LCD) Driver . . . . .349
Section 18. Input/Output (I/O) Ports . . . . . . . . . . . . . . .375
Section 19. External Interrupt (IRQ) . . . . . . . . . . . . . . .401
MC68HC908LJ24/LK24 — Rev. 2.1 Data Sheet
Freescale Semiconductor List of Sections 5
List of Sections
Section 20. Keyboard Interrupt Module (KBI). . . . . . . .407
Section 21. Computer Operating Properly (COP) . . . .415
Section 22. Low-Voltage Inhibit (LVI) . . . . . . . . . . . . . .421
Section 23. Break Module (BRK) . . . . . . . . . . . . . . . . . .427
Section 24. Electrical Specifications. . . . . . . . . . . . . . .435
Section 25. Mechanical Specifications . . . . . . . . . . . . .451
Section 26. Ordering Information . . . . . . . . . . . . . . . . .457
Appendix A. MC68HC908LK24. . . . . . . . . . . . . . . . . . . .459
Data Sheet MC68HC908LJ24/LK24 — Rev. 2.1
6 List of Sections Freescale Semiconductor
Data Sheet — MC68HC908LJ24
1.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .37
1.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .38
1.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .38
1.4 MCU Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .40
1.5 Pin Assignments. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .42
1.6 Pin Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .44
1.6.1 Power Supply Pins (VDD and VSS). . . . . . . . . . . . . . . . . . . .44
1.6.2 Analog Power Supply Pin (V
1.6.3 LCD Bias Voltage (V
1.6.4 Oscillator Pins (OSC1 and OSC2) . . . . . . . . . . . . . . . . . . . .45
1.6.5 External Reset Pin (RST). . . . . . . . . . . . . . . . . . . . . . . . . . .45
1.6.6 External Interrupt Pin (IRQ) . . . . . . . . . . . . . . . . . . . . . . . . .45
1.6.7 External Filter Capacitor Pin (CGMXFC) . . . . . . . . . . . . . . .45
1.6.8 ADC Voltage High Reference Pin (V
1.6.9 ADC Voltage Low Reference Pin (V
1.6.10 Port A Input/Output (I/O) Pins (PTA7–PTA0). . . . . . . . . . . .46
1.6.11 Port B I/O Pins (PTB7–PTB0) . . . . . . . . . . . . . . . . . . . . . . .46
1.6.12 Port C I/O Pins (PTC7–PTC0) . . . . . . . . . . . . . . . . . . . . . . .46
1.6.13 Port D I/O Pins (PTD7–PTD0) . . . . . . . . . . . . . . . . . . . . . . .46
1.6.14 Port E I/O Pins (PTE7–PTE0) . . . . . . . . . . . . . . . . . . . . . . .47
1.6.15 Port F I/O Pins (PTF7–PTF0). . . . . . . . . . . . . . . . . . . . . . . .47
1.6.16 LCD Backplane and Frontplane
(BP0-BP2, BP3/FP0, FP1–FP10, FP27–FP32) . . . . . . .47
Table of Contents
Section 1. General Description
). . . . . . . . . . . . . . . . . . . . .44
DDA
) . . . . . . . . . . . . . . . . . . . . . . . . . . .45
LCD
). . . . . . . . . . . . . .45
REFH
) . . . . . . . . . . . . . .46
REFL
MC68HC908LJ24/LK24 — Rev. 2.1 Data Sheet
Freescale Semiconductor Table of Contents 7
Table of Contents
Section 2. Memory Map
2.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .49
2.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .49
2.3 Unimplemented Memory Locations . . . . . . . . . . . . . . . . . . . . .49
2.4 Reserved Memory Locations . . . . . . . . . . . . . . . . . . . . . . . . . .50
2.5 Input/Output (I/O) Section. . . . . . . . . . . . . . . . . . . . . . . . . . . . .50
Section 3. Random-Access Memory (RAM)
3.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .67
3.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .67
3.3 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .67
Section 4. FLASH Memory (FLASH)
4.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .69
4.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .69
4.3 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .70
4.4 FLASH Control Register. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .71
4.5 FLASH Page Erase Operation . . . . . . . . . . . . . . . . . . . . . . . . .72
4.6 FLASH Mass Erase Operation . . . . . . . . . . . . . . . . . . . . . . . . .73
4.7 FLASH Program Operation. . . . . . . . . . . . . . . . . . . . . . . . . . . .74
4.8 FLASH Block Protection. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .76
4.8.1 FLASH Block Protect Register. . . . . . . . . . . . . . . . . . . . . . .77
Section 5. Configuration Registers (CONFIG)
5.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .79
5.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .79
5.3 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .80
5.4 Configuration Register 1 (CONFIG1) . . . . . . . . . . . . . . . . . . . .81
5.5 Configuration Register 2 (CONFIG2) . . . . . . . . . . . . . . . . . . . .82
Data Sheet MC68HC908LJ24/LK24 — Rev. 2.1
8 Table of Contents Freescale Semiconductor
Table of Contents
Section 6. Central Processor Unit (CPU)
6.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .85
6.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .86
6.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .86
6.4 CPU Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .87
6.4.1 Accumulator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .87
6.4.2 Index Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .88
6.4.3 Stack Pointer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .88
6.4.4 Program Counter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .89
6.4.5 Condition Code Register . . . . . . . . . . . . . . . . . . . . . . . . . . .90
6.5 Arithmetic/Logic Unit (ALU) . . . . . . . . . . . . . . . . . . . . . . . . . . .92
6.6 Low-Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .92
6.6.1 Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .92
6.6.2 Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .93
6.7 CPU During Break Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . .93
6.8 Instruction Set Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . .93
6.9 Opcode Map. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .93
Section 7. Oscillator (OSC)
7.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .103
7.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .103
7.3 Internal Oscillator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .105
7.4 X-tal Oscillator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .105
7.5 I/O Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .105
7.5.1 Crystal Amplifier Input Pin (OSC1). . . . . . . . . . . . . . . . . . .106
7.5.2 Crystal Amplifier Output Pin (OSC2) . . . . . . . . . . . . . . . . .106
7.5.3 Oscillator Enable Signal (SIMOSCEN). . . . . . . . . . . . . . . .106
7.5.4 Internal RC Clock (ICLK) . . . . . . . . . . . . . . . . . . . . . . . . . .106
7.5.5 CGM Oscillator Clock (CGMXCLK) . . . . . . . . . . . . . . . . . .106
7.5.6 CGM Reference Clock (CGMRCLK) . . . . . . . . . . . . . . . . .106
MC68HC908LJ24/LK24 — Rev. 2.1 Data Sheet
Freescale Semiconductor Table of Contents 9
Table of Contents
7.6 Low Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .106
7.6.1 Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .107
7.6.2 Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .107
7.7 Oscillator During Break Mode. . . . . . . . . . . . . . . . . . . . . . . . .107
Section 8. Clock Generator Module (CGM)
8.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .109
8.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .110
8.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .111
8.4 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .111
8.4.1 Oscillator Module . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .114
8.4.2 Phase-Locked Loop Circuit (PLL) . . . . . . . . . . . . . . . . . . .114
8.4.3 PLL Circuits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .114
8.4.4 Acquisition and Tracking Modes . . . . . . . . . . . . . . . . . . . .116
8.4.5 Manual and Automatic PLL Bandwidth Modes. . . . . . . . . .116
8.4.6 Programming the PLL . . . . . . . . . . . . . . . . . . . . . . . . . . . .118
8.4.7 Special Programming Exceptions . . . . . . . . . . . . . . . . . . .122
8.4.8 Base Clock Selector Circuit . . . . . . . . . . . . . . . . . . . . . . . .122
8.4.9 CGM External Connections . . . . . . . . . . . . . . . . . . . . . . . .123
8.5 I/O Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .123
8.5.1 External Filter Capacitor Pin (CGMXFC) . . . . . . . . . . . . . .124
8.5.2 PLL Analog Power Pin (V
8.5.3 PLL Analog Ground Pin (V
) . . . . . . . . . . . . . . . . . . . . . .124
DDA
) . . . . . . . . . . . . . . . . . . . . .124
SSA
8.5.4 Oscillator Output Frequency Signal (CGMXCLK) . . . . . . .124
8.5.5 CGM Reference Clock (CGMRCLK) . . . . . . . . . . . . . . . . .124
8.5.6 CGM VCO Clock Output (CGMVCLK). . . . . . . . . . . . . . . .125
8.5.7 CGM Base Clock Output (CGMOUT). . . . . . . . . . . . . . . . .125
8.5.8 CGM CPU Interrupt (CGMINT) . . . . . . . . . . . . . . . . . . . . .125
8.6 CGM Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .125
8.6.1 PLL Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . .126
8.6.2 PLL Bandwidth Control Register . . . . . . . . . . . . . . . . . . . .128
8.6.3 PLL Multiplier Select Registers . . . . . . . . . . . . . . . . . . . . .130
8.6.4 PLL VCO Range Select Register. . . . . . . . . . . . . . . . . . . .131
8.6.5 PLL Reference Divider Select Register . . . . . . . . . . . . . . .132
Data Sheet MC68HC908LJ24/LK24 — Rev. 2.1
10 Table of Contents Freescale Semiconductor
Table of Contents
8.7 Interrupts. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .133
8.8 Special Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .133
8.8.1 Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .133
8.8.2 Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .134
8.8.3 CGM During Break Interrupts. . . . . . . . . . . . . . . . . . . . . . .134
8.9 Acquisition/Lock Time Specifications . . . . . . . . . . . . . . . . . . .135
8.9.1 Acquisition/Lock Time Definitions. . . . . . . . . . . . . . . . . . . .135
8.9.2 Parametric Influences on Reaction Time . . . . . . . . . . . . . .135
8.9.3 Choosing a Filter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .137
Section 9. System Integration Module (SIM)
9.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .139
9.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .140
9.3 SIM Bus Clock Control and Generation . . . . . . . . . . . . . . . . .142
9.3.1 Bus Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .143
9.3.2 Clock Start-up from POR or LVI Reset. . . . . . . . . . . . . . . .143
9.3.3 Clocks in Stop Mode and Wait Mode. . . . . . . . . . . . . . . . .144
9.4 Reset and System Initialization. . . . . . . . . . . . . . . . . . . . . . . .144
9.4.1 External Pin Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .145
9.4.2 Active Resets from Internal Sources . . . . . . . . . . . . . . . . .145
9.4.2.1 Power-On Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .146
9.4.2.2 Computer Operating Properly (COP) Reset. . . . . . . . . .147
9.4.2.3 Illegal Opcode Reset . . . . . . . . . . . . . . . . . . . . . . . . . . .148
9.4.2.4 Illegal Address Reset. . . . . . . . . . . . . . . . . . . . . . . . . . .148
9.4.2.5 Low-Voltage Inhibit (LVI) Reset . . . . . . . . . . . . . . . . . . .148
9.4.2.6 Monitor Mode Entry Module Reset (MODRST) . . . . . . .148
9.5 SIM Counter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .149
9.5.1 SIM Counter During Power-On Reset . . . . . . . . . . . . . . . .149
9.5.2 SIM Counter During Stop Mode Recovery. . . . . . . . . . . . .149
9.5.3 SIM Counter and Reset States. . . . . . . . . . . . . . . . . . . . . .149
9.6 Exception Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .150
9.6.1 Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .150
9.6.1.1 Hardware Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . .152
9.6.1.2 SWI Instruction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .153
MC68HC908LJ24/LK24 — Rev. 2.1 Data Sheet
Freescale Semiconductor Table of Contents 11
Table of Contents
9.6.1.3 Interrupt Status Registers . . . . . . . . . . . . . . . . . . . . . . .153
9.6.1.4 Interrupt Status Register 1. . . . . . . . . . . . . . . . . . . . . . .153
9.6.1.5 Interrupt Status Register 2. . . . . . . . . . . . . . . . . . . . . . .155
9.6.1.6 Interrupt Status Register 3. . . . . . . . . . . . . . . . . . . . . . .155
9.6.2 Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .156
9.6.3 Break Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .156
9.6.4 Status Flag Protection in Break Mode . . . . . . . . . . . . . . . .156
9.7 Low-Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .157
9.7.1 Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .157
9.7.2 Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .158
9.8 SIM Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .159
9.8.1 SIM Break Status Register. . . . . . . . . . . . . . . . . . . . . . . . .160
9.8.2 SIM Reset Status Register . . . . . . . . . . . . . . . . . . . . . . . .161
9.8.3 SIM Break Flag Control Register . . . . . . . . . . . . . . . . . . . .162
Section 10. Monitor ROM (MON)
10.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .163
10.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .164
10.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .164
10.4 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .165
10.4.1 Entering Monitor Mode. . . . . . . . . . . . . . . . . . . . . . . . . . . .167
10.4.2 Data Format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .171
10.4.3 Break Signal. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .171
10.4.4 Baud Rate . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .171
10.4.5 Commands. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .172
10.5 Security. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .177
10.6 ROM-Resident Routines. . . . . . . . . . . . . . . . . . . . . . . . . . . . .179
10.6.1 PRGRNGE. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .181
10.6.2 ERARNGE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .183
10.6.3 LDRNGE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .184
10.6.4 MON_PRGRNGE. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .185
10.6.5 MON_ERARNGE. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .186
10.6.6 MON_LDRNGE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .187
10.6.7 EE_WRITE. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .188
10.6.8 EE_READ. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .191
Data Sheet MC68HC908LJ24/LK24 — Rev. 2.1
12 Table of Contents Freescale Semiconductor
Table of Contents
Section 11. Timer Interface Module (TIM)
11.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .193
11.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .194
11.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .194
11.4 Pin Name Conventions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .195
11.5 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .195
11.5.1 TIM Counter Prescaler. . . . . . . . . . . . . . . . . . . . . . . . . . . .199
11.5.2 Input Capture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .199
11.5.3 Output Compare. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .200
11.5.3.1 Unbuffered Output Compare . . . . . . . . . . . . . . . . . . . . .200
11.5.3.2 Buffered Output Compare . . . . . . . . . . . . . . . . . . . . . . .201
11.5.4 Pulse Width Modulation (PWM) . . . . . . . . . . . . . . . . . . . . .201
11.5.4.1 Unbuffered PWM Signal Generation . . . . . . . . . . . . . . .202
11.5.4.2 Buffered PWM Signal Generation . . . . . . . . . . . . . . . . .203
11.5.4.3 PWM Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . .204
11.6 Interrupts. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .205
11.7 Low-Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .205
11.7.1 Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .206
11.7.2 Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .206
11.8 TIM During Break Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . .206
11.9 I/O Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .207
11.9.1 TIM Clock Pins (PTD4/KBI4/T1CLK, PTD5/KBI5/T2CLK) .207
11.9.2 TIM Channel I/O Pins (PTB2/T1CH0, PTB3/T1CH1,
PTB4/T2CH0, PTB5/T2CH1) . . . . . . . . . . . . . . . . . . . .207
11.10 I/O Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .208
11.10.1 TIM Status and Control Register . . . . . . . . . . . . . . . . . . . .208
11.10.2 TIM Counter Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . .210
11.10.3 TIM Counter Modulo Registers . . . . . . . . . . . . . . . . . . . . .211
11.10.4 TIM Channel Status and Control Registers . . . . . . . . . . . .212
11.10.5 TIM Channel Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . .215
MC68HC908LJ24/LK24 — Rev. 2.1 Data Sheet
Freescale Semiconductor Table of Contents 13
Table of Contents
Section 12. Real Time Clock (RTC)
12.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .217
12.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .218
12.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .218
12.4 I/O Pins. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .219
12.5 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .221
12.5.1 Time Functions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .223
12.5.2 Calendar Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .223
12.5.3 Alarm Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .223
12.5.4 Chronograph Functions . . . . . . . . . . . . . . . . . . . . . . . . . . .223
12.5.5 Timebase Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .224
12.6 RTC Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .224
12.7 RTC Clock Calibration and Compensation. . . . . . . . . . . . . . .225
12.7.1 Calibration Error. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .226
12.8 RTC Register and Bit Write Protection. . . . . . . . . . . . . . . . . .227
12.9 Low-Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .229
12.9.1 Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .229
12.9.2 Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .230
12.10 RTC Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .230
12.10.1 RTC Calibration Control Register (RTCCOMR). . . . . . . . .231
12.10.2 RTC Calibration Data Register (RTCCDAT) . . . . . . . . . . .233
12.10.3 RTC Control Register 1 (RTCCR1) . . . . . . . . . . . . . . . . . .234
12.10.4 RTC Control Register 2 (RTCCR2) . . . . . . . . . . . . . . . . . .235
12.10.5 RTC Status Register (RTCSR). . . . . . . . . . . . . . . . . . . . . .237
12.10.6 Alarm Minute and Hour Registers (ALMR and ALHR). . . .240
12.10.7 Second Register (SECR) . . . . . . . . . . . . . . . . . . . . . . . . . .241
12.10.8 Minute Register (MINR) . . . . . . . . . . . . . . . . . . . . . . . . . . .241
12.10.9 Hour Register (HRR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . .242
12.10.10 Day Register (DAYR). . . . . . . . . . . . . . . . . . . . . . . . . . . . .242
12.10.11 Month Register (MTHR). . . . . . . . . . . . . . . . . . . . . . . . . . .243
12.10.12 Year Register (YRR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . .243
12.10.13 Day-Of-Week Register (DOWR) . . . . . . . . . . . . . . . . . . . .244
12.10.14 Chronograph Data Register (CHRR) . . . . . . . . . . . . . . . . .244
Data Sheet MC68HC908LJ24/LK24 — Rev. 2.1
14 Table of Contents Freescale Semiconductor
Table of Contents
Section 13. Infrared Serial Communications
Interface Module (IRSCI)
13.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .245
13.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .246
13.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .247
13.4 Pin Name Conventions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .249
13.5 IRSCI Module Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . .249
13.6 Infrared Functional Description. . . . . . . . . . . . . . . . . . . . . . . .250
13.6.1 Infrared Transmit Encoder . . . . . . . . . . . . . . . . . . . . . . . . .251
13.6.2 Infrared Receive Decoder . . . . . . . . . . . . . . . . . . . . . . . . .251
13.7 SCI Functional Description. . . . . . . . . . . . . . . . . . . . . . . . . . .252
13.7.1 Data Format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .253
13.7.2 Transmitter. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .254
13.7.2.1 Character Length . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .255
13.7.2.2 Character Transmission. . . . . . . . . . . . . . . . . . . . . . . . .255
13.7.2.3 Break Characters. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .256
13.7.2.4 Idle Characters. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .256
13.7.2.5 Transmitter Interrupts. . . . . . . . . . . . . . . . . . . . . . . . . . .257
13.7.3 Receiver. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .257
13.7.3.1 Character Length . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .257
13.7.3.2 Character Reception . . . . . . . . . . . . . . . . . . . . . . . . . . .259
13.7.3.3 Data Sampling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .259
13.7.3.4 Framing Errors. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .261
13.7.3.5 Baud Rate Tolerance. . . . . . . . . . . . . . . . . . . . . . . . . . .261
13.7.3.6 Receiver Wakeup. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .264
13.7.3.7 Receiver Interrupts. . . . . . . . . . . . . . . . . . . . . . . . . . . . .265
13.7.3.8 Error Interrupts. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .265
13.8 Low-Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .266
13.8.1 Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .266
13.8.2 Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .266
13.9 SCI During Break Module Interrupts. . . . . . . . . . . . . . . . . . . .267
13.10 I/O Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .267
13.10.1 PTB0/TxD (Transmit Data). . . . . . . . . . . . . . . . . . . . . . . . .267
MC68HC908LJ24/LK24 — Rev. 2.1 Data Sheet
Freescale Semiconductor Table of Contents 15
Table of Contents
13.10.2 PTB1/RxD (Receive Data) . . . . . . . . . . . . . . . . . . . . . . . . .267
13.11 I/O Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .268
13.11.1 SCI Control Register 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . .269
13.11.2 SCI Control Register 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . .271
13.11.3 SCI Control Register 3 . . . . . . . . . . . . . . . . . . . . . . . . . . . .274
13.11.4 SCI Status Register 1. . . . . . . . . . . . . . . . . . . . . . . . . . . . .276
13.11.5 SCI Status Register 2 (SCS2) . . . . . . . . . . . . . . . . . . . . . .280
13.11.6 SCI Data Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .281
13.11.7 SCI Baud Rate Register. . . . . . . . . . . . . . . . . . . . . . . . . . .282
13.11.8 SCI Infrared Control Register. . . . . . . . . . . . . . . . . . . . . . .285
Section 14. Serial Peripheral Interface Module (SPI)
14.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .287
14.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .288
14.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .288
14.4 Pin Name Conventions and I/O Register Addresses . . . . . . .289
14.5 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .290
14.5.1 Master Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .291
14.5.2 Slave Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .292
14.6 Transmission Formats . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .293
14.6.1 Clock Phase and Polarity Controls. . . . . . . . . . . . . . . . . . .293
14.6.2 Transmission Format When CPHA = 0 . . . . . . . . . . . . . . .294
14.6.3 Transmission Format When CPHA = 1 . . . . . . . . . . . . . . .296
14.6.4 Transmission Initiation Latency . . . . . . . . . . . . . . . . . . . . .297
14.7 Queuing Transmission Data. . . . . . . . . . . . . . . . . . . . . . . . . .299
14.8 Error Conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .300
14.8.1 Overflow Error . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .300
14.8.2 Mode Fault Error . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .302
14.9 Interrupts. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .304
14.10 Resetting the SPI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .306
14.11 Low-Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .307
14.11.1 Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .307
Data Sheet MC68HC908LJ24/LK24 — Rev. 2.1
16 Table of Contents Freescale Semiconductor
Table of Contents
14.11.2 Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .307
14.12 SPI During Break Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . .308
14.13 I/O Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .308
14.13.1 MISO (Master In/Slave Out). . . . . . . . . . . . . . . . . . . . . . . .309
14.13.2 MOSI (Master Out/Slave In). . . . . . . . . . . . . . . . . . . . . . . .309
14.13.3 SPSCK (Serial Clock). . . . . . . . . . . . . . . . . . . . . . . . . . . . .310
14.13.4 SS (Slave Select). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .310
14.13.5 CGND (Clock Ground) . . . . . . . . . . . . . . . . . . . . . . . . . . . .311
14.14 I/O Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .312
14.14.1 SPI Control Register. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .312
14.14.2 SPI Status and Control Register . . . . . . . . . . . . . . . . . . . .314
14.14.3 SPI Data Register. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .317
Section 15. Multi-Master IIC Interface (MMIIC)
15.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .319
15.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .319
15.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .320
15.4 I/O Pins. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .320
15.5 Multi-Master IIC Registers . . . . . . . . . . . . . . . . . . . . . . . . . . .321
15.5.1 Multi-Master IIC Address Register (MMADR) . . . . . . . . . .321
15.5.2 Multi-Master IIC Control Register (MMCR) . . . . . . . . . . . .323
15.5.3 Multi-Master IIC Master Control Register (MIMCR) . . . . . .324
15.5.4 Multi-Master IIC Status Register (MMSR) . . . . . . . . . . . . .326
15.5.5 Multi-Master IIC Data Transmit Register (MMDTR). . . . . .328
15.5.6 Multi-Master IIC Data Receive Register (MMDRR) . . . . . .329
15.6 Programming Considerations. . . . . . . . . . . . . . . . . . . . . . . . .330
Section 16. Analog-to-Digital Converter (ADC)
16.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .333
16.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .334
16.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .334
MC68HC908LJ24/LK24 — Rev. 2.1 Data Sheet
Freescale Semiconductor Table of Contents 17
Table of Contents
16.4 Functional Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . .335
16.4.1 ADC Port I/O Pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .335
16.4.2 Voltage Conversion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .337
16.4.3 Conversion Time . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .337
16.4.4 Continuous Conversion . . . . . . . . . . . . . . . . . . . . . . . . . . .338
16.4.5 Result Justification . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .338
16.4.6 Monotonicity. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .339
16.5 Interrupts. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .340
16.6 Low-Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .340
16.6.1 Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .340
16.6.2 Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .340
16.7 I/O Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .340
16.7.1 ADC Voltage In (V
16.7.2 ADC Analog Power Pin (V
16.7.3 ADC Analog Ground Pin (V
16.7.4 ADC Voltage Reference High Pin (V
16.7.5 ADC Voltage Reference Low Pin (V
) . . . . . . . . . . . . . . . . . . . . . . . . . . .341
ADIN
) . . . . . . . . . . . . . . . . . . . . .341
DDA
). . . . . . . . . . . . . . . . . . . . .341
SSA
). . . . . . . . . . . . .341
REFH
) . . . . . . . . . . . . .341
REFL
16.8 I/O Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .342
16.8.1 ADC Status and Control Register. . . . . . . . . . . . . . . . . . . .342
16.8.2 ADC Data Register. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .344
16.8.3 ADC Clock Control Register. . . . . . . . . . . . . . . . . . . . . . . .346
Section 17. Liquid Crystal Display (LCD) Driver
17.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .349
17.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .350
17.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .350
17.4 Pin Name Conventions and I/O Register Addresses . . . . . . .350
17.5 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .353
17.5.1 LCD Duty . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .355
17.5.2 LCD Voltages (V
17.5.3 LCD Cycle Frame. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .355
17.5.4 Fast Charge and Low Current . . . . . . . . . . . . . . . . . . . . . .356
17.5.5 Contrast Control. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .357
Data Sheet MC68HC908LJ24/LK24 — Rev. 2.1
18 Table of Contents Freescale Semiconductor
LCD
, V
LCD1
, V
LCD2
, V
) . . . . . . . . . . .355
LCD3
Table of Contents
17.6 Low-Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .357
17.6.1 Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .358
17.6.2 Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .358
17.7 I/O Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .358
17.7.1 BP0–BP3 (Backplane Drivers). . . . . . . . . . . . . . . . . . . . . .359
17.7.2 FP0–FP32 (Frontplane Drivers). . . . . . . . . . . . . . . . . . . . .361
17.8 Seven Segment Display Connection . . . . . . . . . . . . . . . . . . .365
17.9 I/O Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .368
17.9.1 LCD Control Register (LCDCR) . . . . . . . . . . . . . . . . . . . . .368
17.9.2 LCD Clock Register (LCDCLK) . . . . . . . . . . . . . . . . . . . . .370
17.9.3 LCD Data Registers (LDAT1–LDAT17) . . . . . . . . . . . . . . .372
Section 18. Input/Output (I/O) Ports
18.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .375
18.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .376
18.3 Port A . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .380
18.3.1 Port A Data Register (PTA) . . . . . . . . . . . . . . . . . . . . . . . .380
18.3.2 Data Direction Register A (DDRA). . . . . . . . . . . . . . . . . . .381
18.4 Port B . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .383
18.4.1 Port B Data Register (PTB) . . . . . . . . . . . . . . . . . . . . . . . .383
18.4.2 Data Direction Register B (DDRB). . . . . . . . . . . . . . . . . . .385
18.4.3 Port B LED Control Register (LEDB) . . . . . . . . . . . . . . . . .386
18.5 Port C . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .387
18.5.1 Port C Data Register (PTC) . . . . . . . . . . . . . . . . . . . . . . . .387
18.5.2 Data Direction Register C (DDRC). . . . . . . . . . . . . . . . . . .388
18.5.3 Port C LED Control Register (LEDC). . . . . . . . . . . . . . . . .389
18.6 Port D . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .390
18.6.1 Port D Data Register (PTD) . . . . . . . . . . . . . . . . . . . . . . . .390
18.6.2 Data Direction Register D (DDRD). . . . . . . . . . . . . . . . . . .392
18.7 Port E . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .394
18.7.1 Port E Data Register (PTE) . . . . . . . . . . . . . . . . . . . . . . . .394
18.7.2 Data Direction Register E (DDRE). . . . . . . . . . . . . . . . . . .395
18.7.3 Port E LED Control Register (LEDE) . . . . . . . . . . . . . . . . .396
MC68HC908LJ24/LK24 — Rev. 2.1 Data Sheet
Freescale Semiconductor Table of Contents 19
Table of Contents
18.8 Port F . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .397
18.8.1 Port F Data Register (PTF) . . . . . . . . . . . . . . . . . . . . . . . .397
18.8.2 Data Direction Register F (DDRF) . . . . . . . . . . . . . . . . . . .398
18.8.3 Port F LED Control Register (LEDF) . . . . . . . . . . . . . . . . .399
Section 19. External Interrupt (IRQ)
19.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .401
19.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .401
19.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .401
19.4 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .402
19.4.1 IRQ Pin. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .404
19.5 IRQ Module During Break Interrupts . . . . . . . . . . . . . . . . . . .405
19.6 IRQ Status and Control Register (INTSCR) . . . . . . . . . . . . . .405
Section 20. Keyboard Interrupt Module (KBI)
20.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .407
20.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .407
20.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .408
20.4 I/O Pins. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .408
20.5 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .409
20.5.1 Keyboard Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . .411
20.6 Keyboard Interrupt Registers . . . . . . . . . . . . . . . . . . . . . . . . .412
20.6.1 Keyboard Status and Control Register. . . . . . . . . . . . . . . .412
20.6.2 Keyboard Interrupt Enable Register. . . . . . . . . . . . . . . . . .413
20.7 Low-Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .414
20.7.1 Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .414
20.7.2 Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .414
20.8 Keyboard Module During Break Interrupts . . . . . . . . . . . . . . .414
Data Sheet MC68HC908LJ24/LK24 — Rev. 2.1
20 Table of Contents Freescale Semiconductor
Table of Contents
Section 21. Computer Operating Properly (COP)
21.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .415
21.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .415
21.3 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .416
21.4 I/O Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .417
21.4.1 ICLK . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .417
21.4.2 STOP Instruction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .417
21.4.3 COPCTL Write . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .417
21.4.4 Power-On Reset. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .417
21.4.5 Internal Reset. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .418
21.4.6 Reset Vector Fetch. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .418
21.4.7 COPD (COP Disable). . . . . . . . . . . . . . . . . . . . . . . . . . . . .418
21.4.8 COPRS (COP Rate Select) . . . . . . . . . . . . . . . . . . . . . . . .418
21.5 COP Control Register. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .419
21.6 Interrupts. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .419
21.7 Monitor Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .419
21.8 Low-Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .419
21.8.1 Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .420
21.8.2 Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .420
21.9 COP Module During Break Mode. . . . . . . . . . . . . . . . . . . . . .420
Section 22. Low-Voltage Inhibit (LVI)
22.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .421
22.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .421
22.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .421
22.4 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .422
22.4.1 Polled LVI Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . .424
22.4.2 Forced Reset Operation. . . . . . . . . . . . . . . . . . . . . . . . . . .424
22.4.3 Voltage Hysteresis Protection . . . . . . . . . . . . . . . . . . . . . .424
22.4.4 LVI Trip Selection. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .425
22.5 LVI Status Register. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .425
MC68HC908LJ24/LK24 — Rev. 2.1 Data Sheet
Freescale Semiconductor Table of Contents 21
Table of Contents
22.6 Low-Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .426
22.6.1 Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .426
22.6.2 Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .426
Section 23. Break Module (BRK)
23.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .427
23.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .427
23.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .428
23.4 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .428
23.4.1 Flag Protection During Break Interrupts. . . . . . . . . . . . . . .430
23.4.2 CPU During Break Interrupts . . . . . . . . . . . . . . . . . . . . . . .430
23.4.3 TIM1 and TIM2 During Break Interrupts. . . . . . . . . . . . . . .430
23.4.4 COP During Break Interrupts . . . . . . . . . . . . . . . . . . . . . . .430
23.5 Low-Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .430
23.5.1 Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .430
23.5.2 Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .431
23.6 Break Module Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . .431
23.6.1 Break Status and Control Register. . . . . . . . . . . . . . . . . . .431
23.6.2 Break Address Registers . . . . . . . . . . . . . . . . . . . . . . . . . .432
23.6.3 SIM Break Status Register. . . . . . . . . . . . . . . . . . . . . . . . .432
23.6.4 SIM Break Flag Control Register . . . . . . . . . . . . . . . . . . . .434
Section 24. Electrical Specifications
24.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .435
24.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .435
24.3 Absolute Maximum Ratings . . . . . . . . . . . . . . . . . . . . . . . . . .436
24.4 Functional Operating Range. . . . . . . . . . . . . . . . . . . . . . . . . .437
24.5 Thermal Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . .437
24.6 5V DC Electrical Characteristics . . . . . . . . . . . . . . . . . . . . . .438
24.7 3.3V DC Electrical Characteristics . . . . . . . . . . . . . . . . . . . . .439
24.8 5V Control Timing. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .440
Data Sheet MC68HC908LJ24/LK24 — Rev. 2.1
22 Table of Contents Freescale Semiconductor
Table of Contents
24.9 3.3V Control Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .441
24.10 5V Oscillator Characteristics . . . . . . . . . . . . . . . . . . . . . . . . .441
24.11 3.3V Oscillator Characteristics . . . . . . . . . . . . . . . . . . . . . . . .442
24.12 5V ADC Electrical Characteristics . . . . . . . . . . . . . . . . . . . . .443
24.13 3.3V ADC Electrical Characteristics. . . . . . . . . . . . . . . . . . . .444
24.14 Timer Interface Module Characteristics . . . . . . . . . . . . . . . . .445
24.15 CGM Electrical Specifications. . . . . . . . . . . . . . . . . . . . . . . . .445
24.16 5V SPI Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .446
24.17 3.3V SPI Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . .447
24.18 FLASH Memory Characteristics . . . . . . . . . . . . . . . . . . . . . . .450
Section 25. Mechanical Specifications
25.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .451
25.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .451
25.3 64-Pin Low-Profile Quad Flat Pack (LQFP) . . . . . . . . . . . . . .452
25.4 64-Pin Quad Flat Pack (QFP). . . . . . . . . . . . . . . . . . . . . . . . .453
25.5 80-Pin Low-Profile Quad Flat Pack (LQFP) . . . . . . . . . . . . . .454
25.6 80-Pin Quad Flat Pack (QFP). . . . . . . . . . . . . . . . . . . . . . . . .455
Section 26. Ordering Information
26.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .457
26.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .457
26.3 MC Order Numbers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .457
Appendix A. MC68HC908LK24
A.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .459
A.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .459
MC68HC908LJ24/LK24 — Rev. 2.1 Data Sheet
Freescale Semiconductor Table of Contents 23
Table of Contents
A.3 Oscillator. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .460
A.4 Low-Voltage Inhibit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .460
A.5 Electrical Specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . . .461
A.5.1 5V DC Electrical Characteristics . . . . . . . . . . . . . . . . . . . .461
A.5.2 3.3V DC Electrical Characteristics. . . . . . . . . . . . . . . . . . .461
A.5.3 5V Oscillator Characteristics . . . . . . . . . . . . . . . . . . . . . . .462
A.5.4 3.3V Oscillator Characteristics. . . . . . . . . . . . . . . . . . . . . .462
A.6 MC Order Numbers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .462
Data Sheet MC68HC908LJ24/LK24 — Rev. 2.1
24 Table of Contents Freescale Semiconductor
Data Sheet — MC68HC908LJ24
Figure Title Page
1-1 MC68HC908LJ24 Block Diagram. . . . . . . . . . . . . . . . . . . . . . .41
1-2 80-Pin QFP and LQFP Pin Assignment . . . . . . . . . . . . . . . . . .42
1-3 64-pin QFP and LQFP Pin Assignment . . . . . . . . . . . . . . . . . .43
1-4 Power Supply Bypassing . . . . . . . . . . . . . . . . . . . . . . . . . . . . .44
2-1 Memory Map. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .51
2-2 Control, Status, and Data Registers . . . . . . . . . . . . . . . . . . . . .52
4-1 FLASH I/O Register Summary . . . . . . . . . . . . . . . . . . . . . . . . .70
4-2 FLASH Control Regist er (FLCR) . . . . . . . . . . . . . . . . . . . . . . .71
4-3 FLASH Programming Flowchart. . . . . . . . . . . . . . . . . . . . . . . .75
4-4 FLASH Block Protect Register (FLBPR). . . . . . . . . . . . . . . . . .77
List of Figures
5-1 CONFIG Registers Summary . . . . . . . . . . . . . . . . . . . . . . . . . .80
5-2 Configuration Register 1 (CONFIG1) . . . . . . . . . . . . . . . . . . . .81
5-3 Configuration Register 2 (CONFIG2) . . . . . . . . . . . . . . . . . . . .82
6-1 CPU Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .87
6-2 Accumulator (A) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .87
6-3 Index Register (H:X) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .88
6-4 Stack Pointer (SP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .88
6-5 Program Counter (PC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .89
6-6 Condition Code Register (CCR) . . . . . . . . . . . . . . . . . . . . . . . .90
7-1 Oscillator Module Block Diagram . . . . . . . . . . . . . . . . . . . . . .104
8-1 CGM Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .112
8-2 CGM I/O Register Summary. . . . . . . . . . . . . . . . . . . . . . . . . .113
8-3 CGM External Connections . . . . . . . . . . . . . . . . . . . . . . . . . .123
8-4 PLL Control Register (PCTL) . . . . . . . . . . . . . . . . . . . . . . . . .126
MC68HC908LJ24/LK24 — Rev. 2.1 Data Sheet
Freescale Semiconductor List of Figures 25
List of Figures
Figure Title Page
8-5 PLL Bandwidth Control Register (PBWCR) . . . . . . . . . . . . . .129
8-6 PLL Multiplier Select Register High (PMSH) . . . . . . . . . . . . .130
8-7 PLL Multiplier Select Register Low (PMSL) . . . . . . . . . . . . . .130
8-8 PLL VCO Range Select Register (PMRS) . . . . . . . . . . . . . . .131
8-9 PLL Reference Divider Select Register (PMDS) . . . . . . . . . .132
8-10 PLL Filter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .137
9-1 SIM Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .141
9-2 SIM I/O Register Summary. . . . . . . . . . . . . . . . . . . . . . . . . . .142
9-3 CGM Clock Signals. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .143
9-4 External Reset Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .145
9-5 Internal Reset Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .146
9-6 Sources of Internal Reset. . . . . . . . . . . . . . . . . . . . . . . . . . . .146
9-7 POR Recovery . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .147
9-8 Interrupt Entry Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .150
9-9 Interrupt Recovery Timing . . . . . . . . . . . . . . . . . . . . . . . . . . .150
9-10 Interrupt Processing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .151
9-11 Interrupt Recognition Example. . . . . . . . . . . . . . . . . . . . . . . .152
9-12 Interrupt Status Register 1 (INT1). . . . . . . . . . . . . . . . . . . . . .153
9-13 Interrupt Status Register 2 (INT2). . . . . . . . . . . . . . . . . . . . . .155
9-14 Interrupt Status Register 3 (INT3). . . . . . . . . . . . . . . . . . . . . .155
9-15 Wait Mode Entry Timing. . . . . . . . . . . . . . . . . . . . . . . . . . . . .157
9-16 Wait Recovery from Interrupt or Break. . . . . . . . . . . . . . . . . .158
9-17 Wait Recovery from Internal Reset. . . . . . . . . . . . . . . . . . . . .158
9-18 Stop Mode Entry Timing. . . . . . . . . . . . . . . . . . . . . . . . . . . . .159
9-19 Stop Mode Recovery from Interrupt or Break. . . . . . . . . . . . .159
9-20 SIM Break Status Register (SBSR) . . . . . . . . . . . . . . . . . . . .160
9-21 SIM Reset Status Register (SRSR) . . . . . . . . . . . . . . . . . . . .161
9-22 SIM Break Flag Control Register (SBFCR) . . . . . . . . . . . . . .162
10-1 Monitor Mode Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .166
10-2 Low-Voltage Monitor Mode Entry Flowchart. . . . . . . . . . . . . .170
10-3 Monitor Data Format. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .171
10-4 Break Transaction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .171
10-5 Read Transaction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .173
10-6 Write Transaction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .173
Data Sheet MC68HC908LJ24/LK24 — Rev. 2.1
26 List of Figures Freescale Semiconductor
List of Figures
Figure Title Page
10-7 Stack Pointer at Monitor Mode Entry . . . . . . . . . . . . . . . . . . .176
10-8 Monitor Mode Entry Timing. . . . . . . . . . . . . . . . . . . . . . . . . . .177
10-9 Data Block Format for ROM-Resident Routines. . . . . . . . . . .180
10-10 EE_WRITE FLASH Memory Usage. . . . . . . . . . . . . . . . . . . .189
11-1 TIM Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .196
11-2 TIM I/O Register Summary. . . . . . . . . . . . . . . . . . . . . . . . . . .197
11-3 PWM Period and Pulse Width . . . . . . . . . . . . . . . . . . . . . . . .202
11-4 TIM Status and Control Register (TSC) . . . . . . . . . . . . . . . . .208
11-5 TIM Counter Registers High (TCNTH) . . . . . . . . . . . . . . . . . .210
11-6 TIM Counter Registers Low (TCNTL). . . . . . . . . . . . . . . . . . .211
11-7 TIM Counter Modulo Register High (TMODH) . . . . . . . . . . . .211
11-8 TIM Counter Modulo Register Low (TMODL). . . . . . . . . . . . .211
11-9 TIM Channel 0 Status and Control Register (TSC0) . . . . . . .212
11-10 TIM Channel 1 Status and Control Register (TSC1) . . . . . . .212
11-11 CHxMAX Latency. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .215
11-12 TIM Channel 0 Register High (TCH0H) . . . . . . . . . . . . . . . . .216
11-13 TIM Channel 0 Register Low (TCH0L). . . . . . . . . . . . . . . . . .216
11-14 TIM Channel 1 Register High (TCH1H) . . . . . . . . . . . . . . . . .216
11-15 TIM Channel 1 Register Low (TCH1L). . . . . . . . . . . . . . . . . .216
12-1 RTC I/O Register Summary . . . . . . . . . . . . . . . . . . . . . . . . . .219
12-2 RTC Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .222
12-3 RTC Clock Calibration and Compensation. . . . . . . . . . . . . . .225
12-4 1-Hz Clock Compensation . . . . . . . . . . . . . . . . . . . . . . . . . . .227
12-5 RTC Write Protect State Diagram. . . . . . . . . . . . . . . . . . . . . .228
12-6 RTC Calibration Control Register (RTCCOMR) . . . . . . . . . . .231
12-7 RTC Calibration Data Register (RTCCDAT). . . . . . . . . . . . . .233
12-8 RTC Control Register 1 (RTCCR1) . . . . . . . . . . . . . . . . . . . .234
12-9 RTC Control Register 2 (RTCCR2) . . . . . . . . . . . . . . . . . . . .235
12-10 RTC Status Register (RTCSR). . . . . . . . . . . . . . . . . . . . . . . .237
12-11 Alarm Minute Register (ALMR). . . . . . . . . . . . . . . . . . . . . . . .240
12-12 Alarm Hour Register (ALHR) . . . . . . . . . . . . . . . . . . . . . . . . .240
12-13 Second Register (SECR) . . . . . . . . . . . . . . . . . . . . . . . . . . . .241
12-14 Minute Register (MINR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . .241
12-15 Hour Register (HRR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .242
MC68HC908LJ24/LK24 — Rev. 2.1 Data Sheet
Freescale Semiconductor List of Figures 27
List of Figures
Figure Title Page
12-16 Day Register (DAYR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .242
12-17 Month Register (MTHR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . .243
12-18 Year Register (YRR). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .243
12-19 Day-Of-Week Register (DOWR). . . . . . . . . . . . . . . . . . . . . . .244
12-20 Chronograph Data Register (CHRR) . . . . . . . . . . . . . . . . . . .244
13-1 IRSCI I/O Registers Summary . . . . . . . . . . . . . . . . . . . . . . . .248
13-2 IRSCI Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .249
13-3 Infrared Sub-Module Diagram . . . . . . . . . . . . . . . . . . . . . . . .250
13-4 Infrared SCI Data Example. . . . . . . . . . . . . . . . . . . . . . . . . . .251
13-5 SCI Module Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . .252
13-6 SCI Data Formats. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .253
13-7 SCI Transmitter. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .254
13-8 SCI Receiver Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . .258
13-9 Receiver Data Sampling. . . . . . . . . . . . . . . . . . . . . . . . . . . . .259
13-10 Slow Data. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .262
13-11 Fast Data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .263
13-12 SCI Control Register 1 (SCC1). . . . . . . . . . . . . . . . . . . . . . . .269
13-13 SCI Control Register 2 (SCC2). . . . . . . . . . . . . . . . . . . . . . . .272
13-14 SCI Control Register 3 (SCC3). . . . . . . . . . . . . . . . . . . . . . . .274
13-15 SCI Status Register 1 (SCS1) . . . . . . . . . . . . . . . . . . . . . . . .276
13-16 Flag Clearing Sequence. . . . . . . . . . . . . . . . . . . . . . . . . . . . .279
13-17 SCI Status Register 2 (SCS2) . . . . . . . . . . . . . . . . . . . . . . . .280
13-18 SCI Data Register (SCDR). . . . . . . . . . . . . . . . . . . . . . . . . . .281
13-19 SCI Baud Rate Register (SCBR) . . . . . . . . . . . . . . . . . . . . . .282
13-20 SCI Infrared Control Register (SCIRCR) . . . . . . . . . . . . . . . .285
14-1 SPI I/O Register Summary . . . . . . . . . . . . . . . . . . . . . . . . . . .289
14-2 SPI Module Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . .290
14-3 Full-Duplex Master-Slave Connections . . . . . . . . . . . . . . . . .291
14-4 Transmission Format (CPHA = 0) . . . . . . . . . . . . . . . . . . . . .295
14-5 CPHA/SS
Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .295
14-6 Transmission Format (CPHA = 1) . . . . . . . . . . . . . . . . . . . . .296
14-7 Transmission Start Delay (Master). . . . . . . . . . . . . . . . . . . . .298
14-8 SPRF/SPTE CPU Interrupt Timing. . . . . . . . . . . . . . . . . . . . .299
14-9 Missed Read of Overflow Condition . . . . . . . . . . . . . . . . . . . .301
Data Sheet MC68HC908LJ24/LK24 — Rev. 2.1
28 List of Figures Freescale Semiconductor
List of Figures
Figure Title Page
14-10 Clearing SPRF When OVRF Interrupt Is Not Enabled. . . . . .302
14-11 SPI Interrupt Request Generation . . . . . . . . . . . . . . . . . . . . .305
14-12 CPHA/SS Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .310
14-13 SPI Control Register (SPCR) . . . . . . . . . . . . . . . . . . . . . . . . .312
14-14 SPI Status and Control Register (SPSCR). . . . . . . . . . . . . . .314
14-15 SPI Data Register (SPDR) . . . . . . . . . . . . . . . . . . . . . . . . . . .317
15-1 MMIIC I/O Register Summary. . . . . . . . . . . . . . . . . . . . . . . . .321
15-2 Multi-Master IIC Address Register (MMADR). . . . . . . . . . . . .321
15-3 Multi-Master IIC Control Register (MMCR). . . . . . . . . . . . . . .323
15-4 Multi-Master IIC Master Control Register (MIMCR) . . . . . . . .324
15-5 Multi-Master IIC Status Register (MMSR) . . . . . . . . . . . . . . .326
15-6 Multi-Master IIC Data Transmit Register (MMDTR) . . . . . . . .328
15-7 Multi-Master IIC Data Receive Register (MMDRR) . . . . . . . .329
15-8 Data Transfer Sequences for Master/Slave
Transmit/Receive Modes. . . . . . . . . . . . . . . . . . . . . . . . . .331
16-1 ADC I/O Register Summary . . . . . . . . . . . . . . . . . . . . . . . . . .335
16-2 ADC Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .336
16-3 8-Bit Truncation Mode Error . . . . . . . . . . . . . . . . . . . . . . . . . .339
16-4 ADC Status and Control Register (ADSCR). . . . . . . . . . . . . .342
16-5 ADRH and ADRL in 8-Bit Truncated Mode. . . . . . . . . . . . . . .344
16-6 ADRH and ADRL in Right Justified Mode. . . . . . . . . . . . . . . .344
16-7 ADRH and ADRL in Left Justified Mode. . . . . . . . . . . . . . . . .345
16-8 ADRH and ADRL in Left Justified Sign Data Mode . . . . . . . .345
16-9 ADC Clock Control Register (ADCLK) . . . . . . . . . . . . . . . . . .346
17-1 LCD I/O Register Summary . . . . . . . . . . . . . . . . . . . . . . . . . .351
17-2 LCD Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .353
17-3 Simplified LCD Schematic (1/3 Duty, 1/3 Bias) . . . . . . . . . . .354
17-4 Fast Charge Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .357
17-5 Static LCD Backplane Driver Waveform. . . . . . . . . . . . . . . . .359
17-6 1/3 Duty LCD Backplane Driver Waveforms. . . . . . . . . . . . . .359
17-7 1/4 Duty LCD Backplane Driver Waveforms. . . . . . . . . . . . . .360
17-8 Static LCD Frontplane Driver Waveforms. . . . . . . . . . . . . . . .361
17-9 1/3 Duty LCD Frontplane Driver Waveforms . . . . . . . . . . . . .362
17-10 1/4 Duty LCD Frontplane Driver Waveforms . . . . . . . . . . . . .363
MC68HC908LJ24/LK24 — Rev. 2.1 Data Sheet
Freescale Semiconductor List of Figures 29
List of Figures
Figure Title Page
17-11 1/4 Duty LCD Frontplane Driver Waveforms (continued) . . . .364
17-12 7-Segment Display Example . . . . . . . . . . . . . . . . . . . . . . . . .365
17-13 BP0–BP2 and FP0–FP2 Output Waveforms for
7-Segment Display Example . . . . . . . . . . . . . . . . . . . . . . .366
17-14 "f" Segment Voltage Waveform . . . . . . . . . . . . . . . . . . . . . . .367
17-15 "e" Segment Voltage Waveform. . . . . . . . . . . . . . . . . . . . . . .367
17-16 LCD Control Register (L CDCR) . . . . . . . . . . . . . . . . . . . . . . .368
17-17 LCD Clock Register (LCDCLK). . . . . . . . . . . . . . . . . . . . . . . .370
17-18 LCD Data Registers 1–17 (LDAT1–LDAT17). . . . . . . . . . . . .372
18-1 I/O Port Register Summary. . . . . . . . . . . . . . . . . . . . . . . . . . .376
18-2 Port A Data Register (PTA) . . . . . . . . . . . . . . . . . . . . . . . . . .380
18-3 Data Direction Register A (DDRA) . . . . . . . . . . . . . . . . . . . . .381
18-4 Port A I/O Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .382
18-5 Port B Data Register (PTB) . . . . . . . . . . . . . . . . . . . . . . . . . .383
18-6 Data Direction Register B (DDRB) . . . . . . . . . . . . . . . . . . . . .385
18-7 Port B I/O Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .385
18-8 Port B LED Control Register (LEDB) . . . . . . . . . . . . . . . . . . .386
18-9 Port C Data Register (PTC) . . . . . . . . . . . . . . . . . . . . . . . . . .387
18-10 Data Direction Register C (DDRC). . . . . . . . . . . . . . . . . . . . .388
18-11 Port C I/O Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .388
18-12 Port C LED Control Register (LEDC) . . . . . . . . . . . . . . . . . . .389
18-13 Port D Data Register (PTD) . . . . . . . . . . . . . . . . . . . . . . . . . .390
18-14 Data Direction Register D (DDRD). . . . . . . . . . . . . . . . . . . . .392
18-15 Port D I/O Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .392
18-16 Port E Data Register (PTE) . . . . . . . . . . . . . . . . . . . . . . . . . .394
18-17 Data Direction Register E (DDRE) . . . . . . . . . . . . . . . . . . . . .395
18-18 Port E I/O Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .395
18-19 Port E LED Control Register (LEDE) . . . . . . . . . . . . . . . . . . .396
18-20 Port F Data Register (PTF). . . . . . . . . . . . . . . . . . . . . . . . . . .397
18-21 Data Direction Register F (DDRF) . . . . . . . . . . . . . . . . . . . . .398
18-22 Port F I/O Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .398
18-23 Port F LED Control Register (LEDF) . . . . . . . . . . . . . . . . . . .399
19-1 IRQ Module Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . .403
19-2 IRQ I/O Port Register Summary. . . . . . . . . . . . . . . . . . . . . . .403
Data Sheet MC68HC908LJ24/LK24 — Rev. 2.1
30 List of Figures Freescale Semiconductor
Loading...