Page 1
Ordering number : ENN 6902
53101TN (OT) No. 6902-1/32
Overview
The LC75838E and LC75838W are 1/8 to 1/10 duty
general-purpose LCD display drivers used for character
and graphics display. These products operate under the
control of a microcontroller and can directly drive an LCD
with up to 380 segments. They can also control up to 3
general-purpose output ports.
Features
• 1/8duty–1/4bias, 1/9duty–1/4bias, and 1/10duty–1/4bias
drive schemes can be controlled from serial data.
1/8duty–1/4bias: up to 320 segments
1/9duty–1/4bias: up to 351 segments
1/10duty–1/4bias: up to 380 segments
• Serial data input supports CCB format communication
with the system controller.
• Serial data control of the power-saving mode based
backup function and all the segments forced off
function.
• Direct display of display data without the use of a
decoder provides high generality.
• Built-in display contrast adjustment circuit.
• Up to 3 general-purpose output ports are included.
• Independent LCD driver block power supply V
LCD
.
• The INH pin is provided. This pin turns off the display
and forces the general-purpose output ports to the low
level.
• RC oscillator circuit
Package Dimensions
unit: mm
3159-QIP64E
unit: mm
3190-SQFP64
LC75838E, 75838W
SANYO Electric Co.,Ltd. Semiconductor Company
TOKYO OFFICE Tokyo Bldg., 1-10, 1 Chome, Ueno, Taito-ku, TOKYO, 110-8534 JAPAN
1/8 to 1/10 Duty General-Purpose LCD Display Drivers
CMOS IC
Any and all SANYO products described or contained herein do not have specifications that can handle
applications that require extremely high levels of reliability, such as life-support systems, aircraft’s
control systems, or other applications whose failure can be reasonably expected to result in serious
physical and/or material damage. Consult with your SANYO representative nearest you before using
any SANYO products described or contained herein in such applications.
SANYO assumes no responsibility for equipment failures that result from using products at values that
exceed, even momentarily, rated values (such as maximum ratings, operating condition ranges, or other
parameters) listed in products specifications of any and all SANYO products described or contained
herein.
• CCB is a trademark of SANYO ELECTRIC CO., LTD.
• CCB is SANYO’s original bus format and all the bus
addresses are controlled by SANYO.
10.0
12.0
1.25
0.5
1.25
1.25 0.5 1.250.18
12.0
116
17
32
33
48
49
64
10.0
0.5
1.7max
0.5
0.1
0.15
SANYO: SQFP64
[LC75838W]
14.0
17.2
1.0
1.0
1.6
0.15
0.35
0.1
15.6
0.8
0.8
3.0max
1
16
17
32
33
48
49
64
2.7
14.0
17.2
1.0
1.0
1.6
0.8
SANYO: QIP64E
[LC75838E]
Page 2
No. 6902-2/32
LC75838E, 75838W
Pin Assignment
LC75838E
LC75838W
P1
P2
P3
VDD
VLCD
VLCD0
VLCD1
VLCD2
VLCD3
VLCD4
VSS
OSC
INH
CE
CL
DI
S32
S31
S30
S29
S28
S27
S26
S25
S24
S23
S22
S21
S20
S19
S18
S17
48 33
1 16
3249
1764
COM1
COM2
COM3
COM4
COM5
COM6
COM7
COM8
S40/COM9
S39/COM10
S38
S37
S36
S35
S34
S33
S1S2S3S4S5S6S7S8S9
S10
S11
S12
S13
S14
S15
S16
Page 3
No. 6902-3/32
LC75838E, 75838W
Parameter Symbol Conditions Ratings Unit
Maximum supply voltage
V
DD
max V
DD
–0.3 to +7.0
V
V
LCD
max V
LCD
–0.3 to +12.0
V
IN
1 CE, CL, DI, INH –0.3 to +7.0
Input voltage V
IN
2 OSC –0.3 to VDD+0.3 V
V
IN
3 V
LCD
1, V
LCD
2, V
LCD
3, V
LCD
4 –0.3 to V
LCD
+0.3
Output voltage
V
OUT
1 OSC, P1 to P3 –0.3 to VDD+0.3
V
V
OUT
2 V
LCD
0, S1 to S40, COM1 to COM10 –0.3 to V
LCD
+0.3
I
OUT
1 S1 to S40 300 µA
Output current I
OUT
2 COM1 to COM10 3
mA
I
OUT
3 P1 to P3 5
Allowable power dissipation Pd max Ta = 85°C 200 mW
Operating temperature Topr –40 to +85 °C
Storage temperature Tstg –55 to +125 °C
Specifications
Absolute Maximum Ratings at Ta=25°C, VSS=0V
Parameter Symbol Conditions
Ratings
Unit
min typ max
V
DDVDD
2.7 6.0
V
LCD
, When the display contrast adjustment 7.0 11.0
Supply voltage
V
LCD
circuit is used V
V
LCD
, When the display contrast adjustment 4.5 11.0
circuit is not used
Output voltage V
LCD
0 V
LCD
0
V
LCD
4 + 4.5
V
LCD
V
V
LCD
1 V
LCD
1
3/4
V
LCD
0
(V
LCD
0–V
LCD
4)
V
LCD
2 V
LCD
2
2/4
V
LCD
0
Input voltage
(V
LCD
0–V
LCD
4)
V
V
LCD
3 V
LCD
3
1/4
V
LCD
0
(V
LCD
0–V
LCD
4)
V
LCD
4 V
LCD
4 0 1.5
Input high level voltage V
IH
CE, CL, DI, INH 0.8 V
DD
6.0 V
Input low level voltage V
IL
CE, CL, DI, INH 0 0.2 V
DD
V
Recommended external resistance R
OSC
OSC 43 kΩ
Recommended external capacitance C
OSC
OSC 680 pF
Guaranteed oscillation range f
OSC
OSC 25 50 100 kHz
Data setup time t
ds
CL, DI :Figure 2 160 ns
Data hold time t
dh
CL, DI :Figure 2 160 ns
CE wait time t
cp
CE, CL :Figure 2 160 ns
CE setup time t
cs
CE, CL :Figure 2 160 ns
CE hold time t
ch
CE, CL :Figure 2 160 ns
High level clock pulse width tø
H
CL :Figure 2 160 ns
Low level clock pulse width tø
L
CL :Figure 2 160 ns
INH switching time t
c
INH, CE :Figures 3, 4, and 5 10 µs
Allowable Operating Ranges at Ta = –40 to +85°C, VSS=0V
Page 4
No. 6902-4/32
LC75838E, 75838W
Parameter Symbol Conditions
Ratings
Unit
min typ max
Hysteresis V
H
CE, CL, DI, INH 0.1 V
DD
V
Input high level current I
IH
CE, CL, DI, INH: VI= 6.0 V 5.0 µA
Input low level current I
IL
CE, CL, DI, INH: VI= 0 V –5.0 µA
V
OH
1 S1 to S40: IO= –20 µA
V
LCD
0 – 0.6
Output high level voltage VOH2 COM1 to COM10: IO= –100 µA
V
LCD
0 – 0.6
V
V
OH
3 P1 to P3: IO= –1 mA VDD– 1.0
V
OL
1 S1 to S40: IO= 20 µA
V
LCD
4 + 0.6
Output low level voltage VOL2 COM1 to COM10: IO= 100 µA
V
LCD
4 + 0.6
V
V
OL
3 P1 to P3: IO= 1 mA 1.0
2/4 2/4
V
MID
1 S1 to S40: IO= ±20 µA
(V
LCD
0 – V
LCD
4) (V
LCD
0 – V
LCD
4)
–0.6 +0.6
3/4 3/4
Output middle level voltage *1 V
MID
2 COM1 to COM10: IO= ±100 µA
(V
LCD
0 – V
LCD
4) (V
LCD
0 – V
LCD
4)
V
–0.6 +0.6
1/4 1/4
V
MID
3 COM1 to COM10: IO= ±100 µA
(V
LCD
0 – V
LCD
4) (V
LCD
0 – V
LCD
4)
–0.6 +0.6
Oscillator frequency fosc OSC: R
OSC
= 43 kΩ, C
OSC
= 680 pF 40 50 60 kHz
I
DD
1 VDD: Power saving mode 5
I
DD
2 VDD: VDD= 6.0 V,
outputs open, fosc = 50 kHz
200 400
I
LCD
1 V
LCD
: Power saving mode 5
V
LCD
: V
LCD
= 11.0 V
I
LCD
2
Outputs open
500 1000 µA
Current drain
fosc = 50 kHz
When the display contrast adjustment circuit is used.
V
LCD
: V
LCD
= 11.0 V
I
LCD
3
Outputs open
250 500
fosc = 50 kHz
When the display contrast adjustment circuit is not used.
Electrical Characteristics for the Allowable Operating Ranges
Note: *1 Excluding the bias voltage generation divider resistor built into V
LCD
0, V
LCD
1, V
LCD
2 , V
LCD
3, and V
LCD
4. (See Figure 1.)
Page 5
No. 6902-5/32
LC75838E, 75838W
Figure 1
• When CL is stopped at the low level
Figure 2
CE
CL
tøH
tds tdh
tøL
tch
tcstcp
DI
VIH
VIH
VIL
VIH
VIL
VIL
50%
VIH
50%
VIL
VIL
VIH
• When CL is stopped at the high level
CE
CL
tøL
tds tdh
tøH
tchtcstcp
DI
VIH
VIL
VIH
50%
VIL
VIH
VIL
VIH
50%
VIL
VIL
VIH
To the common and segment drivers
Excluding these resistors
CONTRAST
ADJUSTER
Page 6
No. 6902-6/32
LC75838E, 75838W
Block Diagram
OSC
VLCD
VLCD0
VLCD1
VLCD2
VLCD3
VLCD4
VDD
VSS
P1
P3
COM1
COM8
S40/COM9
S39/COM10
CE
CL
DI
INH
S38
S1
CCB
INTERFACE
SHIFT REGISTER
CONTROL
REGISTER
SEGMENT DRIVER & LATCH
COMMON
DRIVER
GENERAL
PORT
CLOCK
GENERATOR
CONTRAST
ADJUSTER
Page 7
No. 6902-7/39
LC75838E, 75838W
Pin Pin No. Function Active I/O
Handling
when unused
S1 to S38 1 to 38 Segment driver outputs.
S39/COM10 39 The S39/COM10 and S40/COM9 pins can be used as common —
●● Open
S40/COM9 40 driver outputs under the control data DT1, DT2.
COM1 to COM8
48 to 41 Common driver outputs. — ●● Open
P1 to P3 49 to 51 General-purpose output ports. — ●● Open
OSC 60 — I/O V
DD
CE 62 H I
CL 63 I GND
DI 64 — I
INH 61 L I GND
V
LCD
0 54 — O Open
V
LCD
1 55 — I Open
V
LCD
2 56 — I Open
V
LCD
3 57 — I Open
V
LCD
4 58 — I GND
V
DD
52 — — —
V
LCD
53 — — —
V
SS
59 Power supply connection. Connect to ground. — — —
Pin Functions
Oscillator connection.
An oscillator circuit is formed by connecting an external resistor and capacitor at this
pin.
Serial data transfer inputs.
These pins are connected to the microcontroller.
CE :Chip enable
CL :Synchronization clock
DI :Transfer data
▲
Input that turns the display off and forces the general-purpose output ports low.
• When INH is low (VSS)
• Display off
S1 to S38 = “L” (V
LCD
4).
S39/COM10, S40/COM9 = “L” (V
LCD
4)
COM1 to COM8 = “L” (V
LCD
4).
• General-purpose output ports P1 to P3 = low (V
SS
)
• When INH is high (V
DD
)
• Display on
• The states of the general-purpose output ports can be set by the PC1 to
PC3 control data.
However, serial data can be transferred when the INH pin is low.
LCD drive 3/4 bias voltage (middle level) supply pin. This pin can be used to supply
the 3/4 (V
LCD
0 – V
LCD
4) voltage level externally.
LCD drive 2/4 bias voltage (middle level) supply pin. This pin can be used to supply
the 2/4 (V
LCD
0 – V
LCD
4) voltage level externally.
LCD drive 1/4 bias voltage (middle level) supply pin. This pin can be used to supply
the 1/4 (V
LCD
0 – V
LCD
4) voltage level externally.
LCD drive 0/4 bias voltage (low level) supply pin. Fine adjustment of the display
contrast can be implemented by connecting an external variable resistor to this pin.
However, (V
LCD
0 – V
LCD
4) must be greater than or equal to 4.5 V, and V
LCD
4 must be
in the range 0 V to 1.5 V, inclusive.
Logic block power supply connection. Provide a voltage of between 2.7 and 6.0V.
LCD driver block power supply connection. Provide a voltage of between 7.0 and 11.0 V
when the display contrast adjustment circuit is used and provide a voltage of between
4.5 and 11.0 V when the circuit is not used.
LCD drive 4/4 bias voltage (high level) supply pin. The level on this pin can be changed
by the display contrast adjustment circuit.
However, (V
LCD
0 – V
LCD
4) must be greater than or equal to 4.5 V. Also,external power
must not be applied to this pin since the pin circuit includes the display contrast
adjustment circuit.
Page 8
No. 6902-8/32
LC75838E, 75838W
CE
CL
DI
1 0
1
0 0 01 D1
D57 D58 D59 D60 D61 D62 D63 D64 D65 D66 D67 D68 D69 D70 D71 D72 D73 D74 D75 D76 D77 D78 D79 D80 0 0 0 0 0 0 0 0
D21 1
B0 B1
B0
A0
CCB
address
8 bits
Display
data
80 bits
Fixed
data
5 bits
DD
3 bits
A1 A3B2 B3 A2
0
1
0 0 01
D81
D137 D138 D139 D140 D141 D142 D143 D144 D145 D146 D147 D148 D149 D150 D151 D152 D153 D154 D155 D156 D157 D158 D159 D160
0 0 0 0 0 0 0 1D82
1 1
B1
B0
A0
CCB
address
8 bits
Display
data
80 bits
Fixed
data
5 bits
DD
3 bits
A1 A3B2 B3 A2
0
1
0 0 01
D161 D217 D218 D219 D220 D221 D222 D223 D224 D225 D226 D227 D228 D229 D230 D231 D232 D233 D234 D235 D236 D237 D238 D239 D240
0 0 0 0 0 0 1 0
D162
1 1
B1 A0
CCB
address
8 bits
Display
data
80 bits
Fixed
data
5 bits
DD
3 bits
0 0 0 01
D241 D297 D298 D299 D300 D301 D302 D303 D304 D305 D306 D307 D308 D309 D310 D311 D312 D313 D314 D315 D316 D317 D318 D319 D320
0 0 0 0 0 0 1 1
D242
1 1
CCB
address
8 bits
Display
data
80 bits
Fixed
data
5 bits
DD
3 bits
A1 A3B2 B3 A2
B0 B1 A0 A1 A3B2 B3 A2
Serial Data Transfer Format
1. 1/8 duty
① When CL is stopped at the low level
• When the display data is transferred.
• When the control data is transferred.
Note: B0 to B3, A0 to A3
......
CCB address
DD
................................
Direction data
CE
CL
DI
1 0 0 0 0
PC1 PC2 PC3 CT0 CT1 CT2 CT3 CTC SC BU DT1 DT2
0 1 0 01 1 1
CCB
address
8 bits
Control
data
13 bits
DD
3 bits
B0 B1 A0 A1 A3B2 B3 A2
Page 9
CE
CL
DI
1 0 0 0 0
PC1 PC2 PC3 CT0 CT1 CT2 CT3 CTC SC BU DT1 DT2
0 1 0 01 1 1
CCB
address
8 bits
Control
data
13 bits
DD
3 bits
B0 B1 A0 A1 A3B2 B3 A2
No. 6902-9/32
LC75838E, 75838W
② When CL is stopped at the high level
• When the display data is transferred.
Note: B0 to B3, A0 to A3
......
CCB address
DD
................................
Direction data
• CCB address: ....4DH
• D1 to D320: ........ Display data
• PC1 to PC3: ........ General-purpose output port state setting data
• CT0 to CT3, CTC: Display contrast setting data
• SC: ...................... Segment on/off control data
• BU: ...................... Normal mode/power saving mode control data
• DT1, DT2:............ Display technique setting data
CE
CL
DI
1 0 0 0 01 D1
D57 D58 D59 D60 D61 D62 D63 D64 D65 D66 D67 D68 D69 D70 D71 D72 D73 D74 D75 D76 D77 D78 D79 D80 0 0 0 0 0 0 0 0
D21 1
B0 B1 A0
CCB
address
8 bits
Display
data
80 bits
Fixed
data
5 bits
DD
3 bits
A1 A3B2 B3 A2
1B00 0 0 01
D81
D137 D138 D139 D140 D141 D142 D143 D144 D145 D146 D147 D148 D149 D150 D151 D152 D153 D154 D155 D156 D157 D158 D159 D160
0 0 0 0 0 0 0 1D82
1 1
B1 A0
CCB
address
8 bits
Display
data
80 bits
Fixed
data
5 bits
DD
3 bits
A1 A3B2 B3 A2
1B00 0 0 01
D161 D217 D218 D219 D220 D221 D222 D223 D224 D225 D226 D227 D228 D229 D230 D231 D232 D233 D234 D235 D236 D237 D238 D239 D240
0 0 0 0 0 0 1 0
D162
1 1
B1 A0
CCB
address
8 bits
Display
data
80 bits
Fixed
data
5 bits
DD
3 bits
A1 A3B2 B3 A2
1 0 0 0 01
D241 D297 D298 D299 D300 D301 D302 D303 D304 D305 D306 D307 D308 D309 D310 D311 D312 D313 D314 D315 D316 D317 D318 D319 D320
0 0 0 0 0 0 1 1
D242
1 1
CCB
address
8 bits
Display
data
80 bits
Fixed
data
5 bits
DD
3 bits
B0 B1 A0 A1 A3B2 B3 A2
• When the control data is transferred.
Page 10
No. 6902-10/32
LC75838E, 75838W
CE
CL
DI
1 0
1
0 0 01 D1
D65 D66 D67 D68 D69 D70 D71 D72 D73 D74 D75 D76 D77 D78 D79 D80 D81 D82 D83 D84 D85 D86 D87 D88 D89 D90 0 0 0 0 0 0
D21 1
B0 B1
B0
A0
CCB
address
8 bits
Display
data
90 bits
Fixed
data
3 bits
DD
3 bits
A1 A3B2 B3 A2
0
1
0 0 01
D91
D155 D156 D157 D158 D159 D160 D161 D162 D163 D164 D165 D166 D167 D168 D169 D170 D171 D172 D173 D174 D175 D176 D177 D178 D179 D180
0 0 0 0 0 1D92
1 1
B1
B0
A0
CCB
address
8 bits
Display
data
90 bits
Fixed
data
3 bits
DD
3 bits
A1 A3B2 B3 A2
0
1
0 0 01
D181 D245 D246 D247 D248 D249 D250 D251 D252 D253 D254 D255 D256 D257 D258 D259 D260 D261 D262 D263 D264 D265 D266 D267 D268 D269 D270
0 0 0 0 1 0
D182
1 1
B1 A0
CCB
address
8 bits
Display
data
90 bits
Fixed
data
3 bits
DD
3 bits
0 0 0 01
D271 D335 D336 D337 D338 D339 D340 D341 D342 D343 D344 D345 D346 D347 D348 D349 D350 D351
0 0 0 0 0 0 0 0 0 0 0 0 0 1 1
D272
1 1
CCB
address
8 bits
Display
data
81 bits
Fixed
data
12 bits
DD
3 bits
A1 A3B2 B3 A2
B0 B1 A0 A1 A3B2 B3 A2
2. 1/9 duty
① When CL is stopped at the low level
• When the display data is transferred.
• When the control data is transferred.
Note: B0 to B3, A0 to A3
......
CCB address
DD
................................
Direction data
CE
CL
DI
1 0 0 0 0
PC1 PC2 PC3 CT0 CT1 CT2 CT3 CTC SC BU DT1 DT2
0 1 0 01 1 1
CCB
address
8 bits
Control
data
13 bits
DD
3 bits
B0 B1 A0 A1 A3B2 B3 A2
Page 11
No. 6902-11/32
LC75838E, 75838W
② When CL is stopped at the high level
• When the display data is transferred.
Note: B0 to B3, A0 to A3
......
CCB address
DD
................................
Direction data
• CCB address:...... 4DH
• D1 to D351: ........ Display data
• PC1 to PC3: ........ General-purpose output port state setting data
• CT0 to CT3, CTC: Display contrast setting data
• SC: ...................... Segment on/off control data
• BU: ...................... Normal mode/power saving mode control data
• DT1, DT2:............ Display technique setting data
CE
CL
DI
1 0
1
0 0 01 D1
D65 D66 D67 D68 D69 D70 D71 D72 D73 D74 D75 D76 D77 D78 D79 D80 D81 D82 D83 D84 D85 D86 D87 D88 D89 D90 0 0 0 0 0 0
D21 1
B0 B1
B0
A0
CCB
address
8 bits
Display
data
90 bits
Fixed
data
3 bits
DD
3 bits
A1 A3B2 B3 A2
0
1
0 0 01
D91
D155 D156 D157 D158 D159 D160 D161 D162 D163 D164 D165 D166 D167 D168 D169 D170 D171 D172 D173 D174 D175 D176 D177 D178 D179 D180
0 0 0 0 0 1D92
1 1
B1
B0
A0
CCB
address
8 bits
Display
data
90 bits
Fixed
data
3 bits
DD
3 bits
A1 A3B2 B3 A2
0
1
0 0 01
D181 D245 D246 D247 D248 D249 D250 D251 D252 D253 D254 D255 D256 D257 D258 D259 D260 D261 D262 D263 D264 D265 D266 D267 D268 D269 D270
0 0 0 0 1 0
D182
1 1
B1 A0
CCB
address
8 bits
Display
data
90 bits
Fixed
data
3 bits
DD
3 bits
0 0 0 01
D271 D335 D336 D337 D338 D339 D340 D341 D342 D343 D344 D345 D346 D347 D348 D349 D350 D351
0 0 0 0 0 0 0 0 0 0 0 0 0 1 1
D272
1 1
CCB
address
8 bits
Display
data
81 bits
Fixed
data
12 bits
DD
3 bits
A1 A3B2 B3 A2
B0 B1 A0 A1 A3B2 B3 A2
• When the control data is transferred.
CE
CL
DI
1 0 0 0 0
PC1 PC2 PC3 CT0 CT1 CT2 CT3 CTC SC BU DT1 DT2
0 1 0 01 1 1
CCB
address
8 bits
Control
data
13 bits
DD
3 bits
B0 B1 A0 A1 A3B2 B3 A2
Page 12
No. 6902-12/32
LC75838E, 75838W
CE
CL
DI
1 0
1
0 0 01 D1
D73 D74 D75 D76 D77 D78 D79 D80 D81 D82 D83 D84 D85 D86 D87 D88 D89 D90 D91 D92 D93 D94 D95 D96 D97 D98 D99
D100
0 0 0 0
D21 1
B0 B1
B0
A0
CCB
address
8 bits
Display
data
100 bits
Fixed data
1 bit
Fixed data
1 bit
Fixed data
1 bit
DD
3 bits
A1 A3B2 B3 A2
0
1
0 0 01
D101
D173 D174 D175 D176 D177 D178 D179 D180 D181 D182 D183 D184 D185 D186 D187 D188 D189 D190 D191 D192 D193 D194 D195 D196 D197 D198 D199 D200
0 0 0 1
D102
1 1
B1
B0
A0
CCB
address
8 bits
Display
data
100 bits
DD
3 bits
A1 A3B2 B3 A2
0
1
0 0 01
D201 D273 D274 D275 D276 D277 D278 D279 D280 D281 D282 D283 D284 D285 D286 D287 D288 D289 D290 D291 D292 D293 D294 D295 D296 D297 D298 D299 D300
0 0 1 0
D202
1 1
B1 A0
CCB
address
8 bits
Display
data
100 bits
DD
3 bits
0 0 0 01
D301 D373 D374 D375 D376 D377 D378 D379 D3800O O O O O O O O
0 0 0 0 0 0 0 0 0 0 0 0 0 1 1
D302
1 1
CCB
address
8 bits
Display
data
80 bits
Fixed
data
21 bits
DD
3 bits
A1 A3B2 B3 A2
B0 B1 A0 A1 A3B2 B3 A2
3. 1/10 duty
① When CL is stopped at the low level
• When the display data is transferred.
• When the control data is transferred.
Note: B0 to B3, A0 to A3
......
CCB address
DD
................................
Direction data
CE
CL
DI
1 0 0 0 0
PC1 PC2 PC3 CT0 CT1 CT2 CT3 CTC SC BU DT1 DT2
0 1 0 01 1 1
CCB
address
8 bits
Control
data
13 bits
DD
3 bits
B0 B1 A0 A1 A3B2 B3 A2
Page 13
No. 6902-13/32
LC75838E, 75838W
② When CL is stopped at the high level
• When the display data is transferred.
Note: B0 to B3, A0 to A3
......
CCB address
DD
................................
Direction data
• CCB address:...... 4DH
• D1 to D380: ........ Display data
• PC1 to PC3: ........ General-purpose output port state setting data
• CT0 to CT3, CTC: Display contrast setting data
• SC: ...................... Segment on/off control data
• BU: ...................... Normal mode/power saving mode control data
• DT1, DT2:............ Display technique setting data
CE
CL
DI
1 0
1
0 0 01 D1
D73 D74 D75 D76 D77 D78 D79 D80 D81 D82 D83 D84 D85 D86 D87 D88 D89 D90 D91 D92 D93 D94 D95 D96 D97 D98 D99
D100
0 0 0 0
D21 1
B0 B1
B0
A0
CCB
address
8 bits
Display
data
100 bits
Fixed data
1 bit
Fixed data
1 bit
Fixed data
1 bit
A1 A3B2 B3 A2
0
1
0 0 01
D101 D173 D174 D175 D176 D177 D178 D179 D180 D181 D182 D183 D184 D185 D186 D187 D188 D189 D190 D191 D192 D193 D194 D195 D196 D197 D198 D199 D200
0 0 0 1
D102
1 1
B1
B0
A0
CCB
address
8 bits
Display
data
100 bits
DD
3 bits
DD
3 bits
A1 A3B2 B3 A2
0
1
0 0 01
D201 D273 D274 D275 D276 D277 D278 D279 D280 D281 D282 D283 D284 D285 D286 D287 D288 D289 D290 D291 D292 D293 D294 D295 D296 D297 D298 D299 D300
0 0 1 0
D202
1 1
B1 A0
CCB
address
8 bits
Display
data
100 bits
DD
3 bits
0 0 0 01
D301 D373 D374 D375 D376 D377 D378 D379 D380
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1
D302
1 1
CCB
address
8 bits
Display
data
80 bits
Fixed
data
21 bits
DD
3 bits
A1 A3B2 B3 A2
B0 B1 A0 A1 A3B2 B3 A2
• When the control data is transferred.
CE
CL
DI
1 0 0 0 0
PC1 PC2 PC3 CT0 CT1 CT2 CT3 CTC SC BU DT1 DT2
0 1 0 01 1 1
CCB
address
8 bits
Control
data
13 bits
DD
3 bits
B0 B1 A0 A1 A3B2 B3 A2
Page 14
No. 6902-14/32
LC75838E, 75838W
Control Data Functions
For example, if PC1 and PC2 are set to 1, and PC3 is set to 0, then the output pins P1 and P2 will output high levels
(VDD) and the output pin P3 will output low level (VSS).
1. PC1 to PC3: General-purpose output port state setting data
These control data bits set the states of the general-purpose output ports P1 to P3.
Output pin P1 P2 P3
General-purpose output port state setting data PC1 PC2 PC3
2. CT0 to CT3, CTC: Display contrast setting data
These control data bits set the display contrast.
CT0 to CT3: Display contrast setting (11 steps)
CT0 CT1 CT2 CT3 LCD drive 4/4 bias voltage supply V
LCD
0 level
0 0 0 0 0.94 V
LCD
= V
LCD
– (0.03 V
LCD
× 2)
1 0 0 0 0.91 V
LCD
= V
LCD
– (0.03 V
LCD
× 3)
0 1 0 0 0.88 V
LCD
= V
LCD
– (0.03 V
LCD
× 4)
1 1 0 0 0.85 V
LCD
= V
LCD
– (0.03 V
LCD
× 5)
0 0 1 0 0.82 V
LCD
= V
LCD
– (0.03 V
LCD
× 6)
1 0 1 0 0.79 V
LCD
= V
LCD
– (0.03 V
LCD
× 7)
0 1 1 0 0.76 V
LCD
= V
LCD
– (0.03 V
LCD
× 8)
1 1 1 0 0.73 V
LCD
= V
LCD
– (0.03 V
LCD
× 9)
0 0 0 1 0.70 V
LCD
= V
LCD
– (0.03 V
LCD
× 10)
1 0 0 1 0.67 V
LCD
= V
LCD
– (0.03 V
LCD
× 11)
0 1 0 1 0.64 V
LCD
= V
LCD
– (0.03 V
LCD
× 12)
CTC: Display contrast adjustment circuit state setting
Note that although the display contrast can be adjusted by operating the built-in display contrast adjustment circuit, it is
also possible to apply fine adjustments to the contrast by connecting an external variable resistor to the V
LCD
4 pin and
modifying the V
LCD
4 pin voltage. However, the following conditions must be met: (V
LCD
0 – V
LCD
4) ≥ 4.5 V, and 1.5 V
≥ V
LCD
4 ≥ 0 V.
CTC Display contrast adjustment circuit state
0 The display contrast adjustment circuit is disabled, and the V
LCD
0 pin level is forced to the V
LCD
level.
1 The display contrast adjustment circuit operates and the display contrast is adjusted.
Page 15
No. 6902-15/32
LC75838E, 75838W
However, note that when the segments are turned off by setting SC to 1, the segments are turned off by outputting segment off waveforms from the segment
output pins.
Notes: Sn (n = 39, 40): Segment outputs
COMn (n = 9 or 10): Common outputs
SC Display state
0 On
1 Off
3. SC: Segment on/off control data
This control data bit controls the on/off state of the segments.
BU Mode
0 Normal mode
Power saving mode
1
The common and segment pins go to the V
LCD
4 level and the oscillator on the OSC pin is stopped. Note that the states of the
general-purpose output ports P1 to P3 are set by PC1 to PC3 in the control data during power saving mode as well as normal mode.
4. BU: Normal mode/power saving mode control data
This control data bit controls the normal mode and power saving mode.
5. DT1, DT2: Display technique setting data
This control data bits set the display technique.
DT1 DT2 Display technique
Output pins
S40/COM9 S39/COM10
0 0 1/8 duty 1/4 bias drive S40 S39
1 0 1/9 duty 1/4 bias drive COM9 S39
0 1 1/10 duty 1/4 bias drive COM9 COM10
Page 16
No. 6902-16/32
LC75838E, 75838W
Display Data and Output Pin Correspondence
• 1/8 duty
Output Pin COM1 COM2 COM3 COM4 COM5 COM6 COM7 COM8
S1 D1 D2 D3 D4 D5 D6 D7 D8
S2 D9 D10 D11 D12 D13 D14 D15 D16
S3 D17 D18 D19 D20 D21 D22 D23 D24
S4 D25 D26 D27 D28 D29 D30 D31 D32
S5 D33 D34 D35 D36 D37 D38 D39 D40
S6 D41 D42 D43 D44 D45 D46 D47 D48
S7 D49 D50 D51 D52 D53 D54 D55 D56
S8 D57 D58 D59 D60 D61 D62 D63 D64
S9 D65 D66 D67 D68 D69 D70 D71 D72
S10 D73 D74 D75 D76 D77 D78 D79 D80
S11 D81 D82 D83 D84 D85 D86 D87 D88
S12 D89 D90 D91 D92 D93 D94 D95 D96
S13 D97 D98 D99 D100 D101 D102 D103 D104
S14 D105 D106 D107 D108 D109 D110 D111 D112
S15 D113 D114 D115 D116 D117 D118 D119 D120
S16 D121 D122 D123 D124 D125 D126 D127 D128
S17 D129 D130 D131 D132 D133 D134 D135 D136
S18 D137 D138 D139 D140 D141 D142 D143 D144
S19 D145 D146 D147 D148 D149 D150 D151 D152
S20 D153 D154 D155 D156 D157 D158 D159 D160
S21 D161 D162 D163 D164 D165 D166 D167 D168
S22 D169 D170 D171 D172 D173 D174 D175 D176
S23 D177 D178 D179 D180 D181 D182 D183 D184
S24 D185 D186 D187 D188 D189 D190 D191 D192
S25 D193 D194 D195 D196 D197 D198 D199 D200
S26 D201 D202 D203 D204 D205 D206 D207 D208
S27 D209 D210 D211 D212 D213 D214 D215 D216
S28 D217 D218 D219 D220 D221 D222 D223 D224
S29 D225 D226 D227 D228 D229 D230 D231 D232
S30 D233 D234 D235 D236 D237 D238 D239 D240
S31 D241 D242 D243 D244 D245 D246 D247 D248
S32 D249 D250 D251 D252 D253 D254 D255 D256
S33 D257 D258 D259 D260 D261 D262 D263 D264
S34 D265 D266 D267 D268 D269 D270 D271 D272
S35 D273 D274 D275 D276 D277 D278 D279 D280
S36 D281 D282 D283 D284 D285 D286 D287 D288
S37 D289 D290 D291 D292 D293 D294 D295 D296
S38 D297 D298 D299 D300 D301 D302 D303 D304
S39/COM10 D305 D306 D307 D308 D309 D310 D311 D312
S40/COM9 D313 D314 D315 D316 D317 D318 D319 D320
Note: Applies when the S39/COM10 and S40/COM9 output pins are set to their segment output function.
Page 17
No. 6902-17/32
LC75838E, 75838W
For example, the table below lists the segment output states for the S11 output pin.
Display data
Output pin state (S11)
D81 D82 D83 D84 D85 D86 D87 D88
0 0 0 0 0 0 0 0 The LCD segments for COM1 to COM8 are off
1 0 0 0 0 0 0 0 The LCD segment for COM1 is on
0 1 0 0 0 0 0 0 The LCD segment for COM2 is on
0 0 1 0 0 0 0 0 The LCD segment for COM3 is on
0 0 0 1 0 0 0 0 The LCD segment for COM4 is on
0 0 0 0 1 0 0 0 The LCD segment for COM5 is on
0 0 0 0 0 1 0 0 The LCD segment for COM6 is on
0 0 0 0 0 0 1 0 The LCD segment for COM7 is on
0 0 0 0 0 0 0 1 The LCD segment for COM8 is on
1 1 1 1 1 1 1 1 The LCD segments for COM1 to COM8 are on
Page 18
No. 6902-18/32
LC75838E, 75838W
• 1/9 duty
Output Pin COM1 COM2 COM3 COM4 COM5 COM6 COM7 COM8 COM9
S1 D1 D2 D3 D4 D5 D6 D7 D8 D9
S2 D10 D11 D12 D13 D14 D15 D16 D17 D18
S3 D19 D20 D21 D22 D23 D24 D25 D26 D27
S4 D28 D29 D30 D31 D32 D33 D34 D35 D36
S5 D37 D38 D39 D40 D41 D42 D43 D44 D45
S6 D46 D47 D48 D49 D50 D51 D52 D53 D54
S7 D55 D56 D57 D58 D59 D60 D61 D62 D63
S8 D64 D65 D66 D67 D68 D69 D70 D71 D72
S9 D73 D74 D75 D76 D77 D78 D79 D80 D81
S10 D82 D83 D84 D85 D86 D87 D88 D89 D90
S11 D91 D92 D93 D94 D95 D96 D97 D98 D99
S12 D100 D101 D102 D103 D104 D105 D106 D107 D108
S13 D109 D110 D111 D112 D113 D114 D115 D116 D117
S14 D118 D119 D120 D121 D122 D123 D124 D125 D126
S15 D127 D128 D129 D130 D131 D132 D133 D134 D135
S16 D136 D137 D138 D139 D140 D141 D142 D143 D144
S17 D145 D146 D147 D148 D149 D150 D151 D152 D153
S18 D154 D155 D156 D157 D158 D159 D160 D161 D162
S19 D163 D164 D165 D166 D167 D168 D169 D170 D171
S20 D172 D173 D174 D175 D176 D177 D178 D179 D180
S21 D181 D182 D183 D184 D185 D186 D187 D188 D189
S22 D190 D191 D192 D193 D194 D195 D196 D197 D198
S23 D199 D200 D201 D202 D203 D204 D205 D206 D207
S24 D208 D209 D210 D211 D212 D213 D214 D215 D216
S25 D217 D218 D219 D220 D221 D222 D223 D224 D225
S26 D226 D227 D228 D229 D230 D231 D232 D233 D234
S27 D235 D236 D237 D238 D239 D240 D241 D242 D243
S28 D244 D245 D246 D247 D248 D249 D250 D251 D252
S29 D253 D254 D255 D256 D257 D258 D259 D260 D261
S30 D262 D263 D264 D265 D266 D267 D268 D269 D270
S31 D271 D272 D273 D274 D275 D276 D277 D278 D279
S32 D280 D281 D282 D283 D284 D285 D286 D287 D288
S33 D289 D290 D291 D292 D293 D294 D295 D296 D297
S34 D298 D299 D300 D301 D302 D303 D304 D305 D306
S35 D307 D308 D309 D310 D311 D312 D313 D314 D315
S36 D316 D317 D318 D319 D320 D321 D322 D323 D324
S37 D325 D326 D327 D328 D329 D330 D331 D332 D333
S38 D334 D335 D336 D337 D338 D339 D340 D341 D342
S39/COM10 D343 D344 D345 D346 D347 D348 D349 D350 D351
Note: Applies when the S39/COM10 output pin is set to its segment output function.
Page 19
No. 6902-19/32
LC75838E, 75838W
For example, the table below lists the segment output states for the S11 output pin.
Display data
Output pin state (S11)
D91 D92 D93 D94 D95 D96 D97 D98 D99
0 0 0 0 0 0 0 0 0 The LCD segments for COM1 to COM9 are off
1 0 0 0 0 0 0 0 0 The LCD segment for COM1 is on
0 1 0 0 0 0 0 0 0 The LCD segment for COM2 is on
0 0 1 0 0 0 0 0 0 The LCD segment for COM3 is on
0 0 0 1 0 0 0 0 0 The LCD segment for COM4 is on
0 0 0 0 1 0 0 0 0 The LCD segment for COM5 is on
0 0 0 0 0 1 0 0 0 The LCD segment for COM6 is on
0 0 0 0 0 0 1 0 0 The LCD segment for COM7 is on
0 0 0 0 0 0 0 1 0 The LCD segment for COM8 is on
0 0 0 0 0 0 0 0 1 The LCD segment for COM9 is on
1 1 1 1 1 1 1 1 1 The LCD segments for COM1 to COM9 are on
Page 20
No. 6902-20/32
LC75838E, 75838W
• 1/10 duty
Output Pin COM1 COM2 COM3 COM4 COM5 COM6 COM7 COM8 COM9 COM10
S1 D1 D2 D3 D4 D5 D6 D7 D8 D9 D10
S2 D11 D12 D13 D14 D15 D16 D17 D18 D19 D20
S3 D21 D22 D23 D24 D25 D26 D27 D28 D29 D30
S4 D31 D32 D33 D34 D35 D36 D37 D38 D39 D40
S5 D41 D42 D43 D44 D45 D46 D47 D48 D49 D50
S6 D51 D52 D53 D54 D55 D56 D57 D58 D59 D60
S7 D61 D62 D63 D64 D65 D66 D67 D68 D69 D70
S8 D71 D72 D73 D74 D75 D76 D77 D78 D79 D80
S9 D81 D82 D83 D84 D85 D86 D87 D88 D89 D90
S10 D91 D92 D93 D94 D95 D96 D97 D98 D99 D100
S11 D101 D102 D103 D104 D105 D106 D107 D108 D109 D110
S12 D111 D112 D113 D114 D115 D116 D117 D118 D119 D120
S13 D121 D122 D123 D124 D125 D126 D127 D128 D129 D130
S14 D131 D132 D133 D134 D135 D136 D137 D138 D139 D140
S15 D141 D142 D143 D144 D145 D146 D147 D148 D149 D150
S16 D151 D152 D153 D154 D155 D156 D157 D158 D159 D160
S17 D161 D162 D163 D164 D165 D166 D167 D168 D169 D170
S18 D171 D172 D173 D174 D175 D176 D177 D178 D179 D180
S19 D181 D182 D183 D184 D185 D186 D187 D188 D189 D190
S20 D191 D192 D193 D194 D195 D196 D197 D198 D199 D200
S21 D201 D202 D203 D204 D205 D206 D207 D208 D209 D210
S22 D211 D212 D213 D214 D215 D216 D217 D218 D219 D220
S23 D221 D222 D223 D224 D225 D226 D227 D228 D229 D230
S24 D231 D232 D233 D234 D235 D236 D237 D238 D239 D240
S25 D241 D242 D243 D244 D245 D246 D247 D248 D249 D250
S26 D251 D252 D253 D254 D255 D256 D257 D258 D259 D260
S27 D261 D262 D263 D264 D265 D266 D267 D268 D269 D270
S28 D271 D272 D273 D274 D275 D276 D277 D278 D279 D280
S29 D281 D282 D283 D284 D285 D286 D287 D288 D289 D290
S30 D291 D292 D293 D294 D295 D296 D297 D298 D299 D300
S31 D301 D302 D303 D304 D305 D306 D307 D308 D309 D310
S32 D311 D312 D313 D314 D315 D316 D317 D318 D319 D320
S33 D321 D322 D323 D324 D325 D326 D327 D328 D329 D330
S34 D331 D332 D333 D334 D335 D336 D337 D338 D339 D340
S35 D341 D342 D343 D344 D345 D346 D347 D348 D349 D350
S36 D351 D352 D353 D354 D355 D356 D357 D358 D359 D360
S37 D361 D362 D363 D364 D365 D366 D367 D368 D369 D370
S38 D371 D372 D373 D374 D375 D376 D377 D378 D379 D380
Page 21
No. 6902-21/32
LC75838E, 75838W
For example, the table below lists the segment output states for the S11 output pin.
Display data
Output pin state (S11)
D101 D102 D103 D104 D105 D106 D107 D108 D109 D110
0 0 0 0 0 0 0 0 0 0 The LCD segments for COM1 to COM10 are off
1 0 0 0 0 0 0 0 0 0 The LCD segment for COM1 is on
0 1 0 0 0 0 0 0 0 0 The LCD segment for COM2 is on
0 0 1 0 0 0 0 0 0 0 The LCD segment for COM3 is on
0 0 0 1 0 0 0 0 0 0 The LCD segment for COM4 is on
0 0 0 0 1 0 0 0 0 0 The LCD segment for COM5 is on
0 0 0 0 0 1 0 0 0 0 The LCD segment for COM6 is on
0 0 0 0 0 0 1 0 0 0 The LCD segment for COM7 is on
0 0 0 0 0 0 0 1 0 0 The LCD segment for COM8 is on
0 0 0 0 0 0 0 0 1 0 The LCD segment for COM9 is on
0 0 0 0 0 0 0 0 0 1 The LCD segment for COM10 is on
1 1 1 1 1 1 1 1 1 1 The LCD segments for COM1 to COM10 are on
Page 22
No. 6902-22/32
LC75838E, 75838W
1/8 Duty, 1/4 Bias Drive Technique
LCD driver output when all LCD segments
corresponding to COM1 to COM8 are turned off
LCD driver output when only LCD segments
corresponding to COM1 are turned on
LCD driver output when only LCD segments
corresponding to COM2 are turned on
LCD driver output when all LCD segments
corresponding to COM1 to COM8 are turned on
COM1
COM2
COM8
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
Page 23
No. 6902-23/32
LC75838E, 75838W
1/9 Duty, 1/4 Bias Drive Technique
LCD driver output when all LCD segments
corresponding to COM1 to COM9 are turned off
LCD driver output when only LCD segments
corresponding to COM1 are turned on
LCD driver output when only LCD segments
corresponding to COM2 are turned on
LCD driver output when all LCD segments
corresponding to COM1 to COM9 are turned on
COM1
COM2
COM9
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
Page 24
No. 6902-24/32
LC75838E, 75838W
1/10 Duty, 1/4 Bias Drive Technique
LCD driver output when all LCD segments
corresponding to COM1 to COM10 are turned off
LCD driver output when only LCD segments
corresponding to COM1 are turned on
LCD driver output when only LCD segments
corresponding to COM2 are turned on
LCD driver output when all LCD segments
corresponding to COM1 to COM10 are turned on
COM1
COM2
COM10
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
Page 25
No. 6902-25/32
LC75838E, 75838W
The INH Pin and Display Control
Since the IC internal data (the display data and the control data) is undefined when power is first applied, applications
should set the INH pin low at the same time as power is applied to turn off the display (This sets the S1 to S38,
S39/COM10, S40/COM9, and COM1 to COM8 to the V
LCD
4 level and the P1 to P3 to the VSSlevel.) and during this
period send serial data from the controller. The controller should then set the INH pin high after the data transfer has
completed. This procedure prevents meaningless displays at power on. (See figures 3, 4, and 5.)
Power Supply Sequence
The following sequences must be observed when power is turned on and off. (See figures 3, 4, and 5.)
• Power on :Logic block power supply(V
DD
) on → LCD driver block power supply(V
LCD
) on
• Power off:LCD driver block power supply(V
LCD
) off → Logic block power supply(VDD) off
However, if the logic and LCD driver blocks use a shared power supply, then the power supplies can be turned on and off
at the same time.
V
DD
t1
t2
t3
VIL
tc
VIL
V
LCD
INH
CE
Internal data (D1 to D80) Undefined
Display and control data transfer
Internal data (D81 to D160) Undefined
Internal data (D161 to D240) Undefined
Internal data (D241 to D320) Undefined
Internal data PC1 to PC3
CT0 to CT3, CTC
SC, BU, DT1, DT2
Undefined
Undefined
Undefined
Undefined
Undefined
Undefined
Defined
Defined
Defined
Defined
Defined
• t1 ≥ 0
• t2 > 0
• t3 ≥ 0 (t2 > t3)
• tc • • • 10 µs min
Figure 3
• 1/8 duty
Page 26
• 1/9 duty
No. 6902-26/32
LC75838E, 75838W
V
DD
t1
t2
t3
VIL
V
LCD
INH
CE
Internal data (D1 to D90) Undefined
Display and control data transfer
Internal data (D91 to D180) Undefined
Internal data (D181 to D270) Undefined
Internal data (D271 to D351) Undefined
Internal data PC1 to PC3
CT0 to CT3, CTC
SC, BU, DT1, DT2
Undefined
Undefined
Undefined
Undefined
Undefined
Undefined
Defined
Defined
Defined
Defined
Defined
tc
VIL
• 1/10 duty
V
DD
t1
t2
t3
VIL
V
LCD
INH
CE
Internal data (D1 to D100) Undefined
Display and control data transfer
Internal data (D101 to D200) Undefined
Internal data (D201 to D300) Undefined
Internal data (D301 to D380) Undefined
Internal data PC1 to PC3
CT0 to CT3, CTC
SC, BU, DT1, DT2
Undefined
Undefined
Undefined
Undefined
Undefined
Undefined
Defined
Defined
Defined
Defined
Defined
tc
VIL
• t1 ≥ 0
• t2 > 0
• t3 ≥ 0 (t2 > t3)
• tc • • • 10 µs min
• t1 ≥ 0
• t2 > 0
• t3 ≥ 0 (t2 > t3)
• tc • • • 10 µs min
Figure 4
Figure 5
Notes on Transferring Display Data from the Controller
The display data is transferred to the LC75838E/W in four operations. All of the display data should be transferred within
30 ms to maintain the quality of the displayed image.
Page 27
No. 6902-27/32
LC75838E, 75838W
Sample Application Circuit 1
1/8 duty, 1/4 bias drive technique (for use with normal panels)
+5 V
+8 V
C ≥ 0.047 µF
OSC
General-purpose output ports
Used with the
backlight controller
or other circuit.
VDD
LCD panel
COM1
COM2
COM3
COM4
COM5
COM6
COM7
COM8
S1
S2
S3
S4
S5
S6
S7
S8
S9
S10
S36
S37
S38
COM10/S39
COM9/S40
VSS
VLCD
VLCD0OPEN
VLCD1
VLCD2
VLCD3
C C C
VLCD4 *2
INH
CE
CL
P1
P2
P3
DI
From the
controller
Note: *2. If a variable resistor is not used for display contrast fine adjustment, the V
LCD
4 pin must be connected to ground.
Page 28
No. 6902-28/32
LC75838E, 75838W
Sample Application Circuit 2
1/8 duty, 1/4 bias drive technique (for use with large panels)
+5 V
+8 V
C ≥ 0.047 µF
10 kΩ ≥ R ≥ 2.2 kΩ
OSC
General-purpose output ports
Used with the
backlight controller
or other circuit.
VDD
LCD panel
COM1
COM2
COM3
COM4
COM5
COM6
COM7
COM8
S1
S2
S3
S4
S5
S6
S7
S8
S9
S10
S36
S37
S38
COM10/S39
COM9/S40
VSS
VLCD
VLCD1
VLCD0
VLCD2
VLCD3
C C C
R
R
R
R
VLCD4 *2
INH
CE
CL
P1
P2
P3
DI
From the
controller
Note: *2. If a variable resistor is not used for display contrast fine adjustment, the V
LCD
4 pin must be connected to ground.
Page 29
No. 6902-29/32
LC75838E, 75838W
Sample Application Circuit 3
1/9 duty, 1/4 bias drive technique (for use with normal panels)
+5 V
+8 V
C ≥ 0.047 µF
OSC
General-purpose output ports
Used with the
backlight controller
or other circuit.
VDD
VSS
VLCD
VLCD1
VLCD0OPEN
VLCD2
VLCD3
VLCD4 *2
C C C
INH
CE
CL
P1
P2
P3
DI
From the
controller
LCD panel
COM1
COM2
COM3
COM4
COM5
COM6
COM7
COM8
S40/COM9
S1
S2
S3
S4
S5
S6
S7
S8
S9
S10
S36
S37
S38
COM10/S39
Note: *2. If a variable resistor is not used for display contrast fine adjustment, the V
LCD
4 pin must be connected to ground.
Page 30
No. 6902-30/32
LC75838E, 75838W
Sample Application Circuit 4
1/9 duty, 1/4 bias drive technique (for use with large panels)
+5 V
+8 V
C ≥ 0.047 µF
10 kΩ ≥ R ≥ 2.2 kΩ
OSC
C C C
R
R
R
R
General-purpose output ports
Used with the
backlight controller
or other circuit.
VDD
LCD panel
COM1
COM2
COM3
COM4
COM5
COM6
COM7
COM8
S40/COM9
S1
S2
S3
S4
S5
S6
S7
S8
S9
S10
S36
S37
S38
COM10/S39
VSS
VLCD
VLCD1
VLCD0
VLCD2
VLCD3
VLCD4 *2
INH
CE
CL
P1
P2
P3
DI
From the
controller
Note: *2. If a variable resistor is not used for display contrast fine adjustment, the V
LCD
4 pin must be connected to ground.
Page 31
No. 6902-31/32
LC75838E, 75838W
Sample Application Circuit 5
1/10 duty, 1/4 bias drive technique (for use with normal panels)
+5 V
+8 V
C ≥ 0.047 µF
OSC
General-purpose output ports
Used with the
backlight controller
or other circuit.
VDD
LCD panel
COM1
COM2
COM3
COM4
COM5
COM6
COM7
COM8
S40/COM9
S39/COM10
S1
S2
S3
S4
S5
S6
S7
S8
S9
S10
S36
S37
S38
VSS
VLCD
VLCD1
VLCD0OPEN
VLCD2
VLCD3
VLCD4 *2
C C C
INH
CE
CL
P1
P2
P3
DI
From the
controller
Note: *2. If a variable resistor is not used for display contrast fine adjustment, the V
LCD
4 pin must be connected to ground.
Page 32
PS No. 6902-32/32
LC75838E, 75838W
This catalog provides information as of May, 2001. Specifications and information herein are subject to
change without notice.
Specifications of any and all SANYO products described or contained herein stipulate the performance,
characteristics, and functions of the described products in the independent state, and are not guarantees
of the performance, characteristics, and functions of the described products as mounted in the customer’s
products or equipment. To verify symptoms and states that cannot be evaluated in an independent device,
the customer should always evaluate and test devices mounted in the customer’s products or equipment.
SANYO Electric Co., Ltd. strives to supply high-quality high-reliability products. However, any and all
semiconductor products fail with some probability. It is possible that these probabilistic failures could
give rise to accidents or events that could endanger human lives, that could give rise to smoke or fire,
or that could cause damage to other property. When designing equipment, adopt safety measures so
that these kinds of accidents or events cannot occur. Such measures include but are not limited to protective
circuits and error prevention circuits for safe design, redundant design, and structural design.
In the event that any or all SANYO products (including technical data, services) described or contained
herein are controlled under any of applicable local export control laws and regulations, such products must
not be exported without obtaining the export license from the authorities concerned in accordance with the
above law.
No part of this publication may be reproduced or transmitted in any form or by any means, electronic or
mechanical, including photocopying and recording, or any information storage or retrieval system,
or otherwise, without the prior written permission of SANYO Electric Co., Ltd.
Any and all information described or contained herein are subject to change without notice due to
product/technology improvement, etc. When designing equipment, refer to the “Delivery Specification”
for the SANYO product that you intend to use.
Information (including circuit diagrams and circuit parameters) herein is for example only; it is not
guaranteed for volume production. SANYO believes information herein is accurate and reliable, but
no guarantees are made or implied regarding its use or any infringements of intellectual property rights
or other rights of third parties.
Sample Application Circuit 6
1/10 duty, 1/4 bias drive technique (for use with large panels)
+5 V
+8 V
C ≥ 0.047 µF
10 kΩ ≥ R ≥ 2.2 kΩ
OSC
General-purpose output ports
Used with the
backlight controller
or other circuit.
VDD
LCD panel
COM1
COM2
COM3
COM4
COM5
COM6
COM7
COM8
S40/COM9
S39/COM10
S1
S2
S3
S4
S5
S6
S7
S8
S9
S10
S36
S37
S38
VSS
VLCD
VLCD1
VLCD0
C C
R
R
R
R
VLCD2
VLCD3
VLCD4 *2
INH
CE
CL
P1
P2
P3
DI
From the
controller
C
Note: *2. If a variable resistor is not used for display contrast fine adjustment, the V
LCD
4 pin must be connected to ground.
Loading...