TOSHIBA TLCS-900L1 User Manual
東芝 オリジナル CMOS 16ビット マイクロコントローラ
TLCS-900/L1 シリーズ
TMP91C025
セミコンダクター社
はじめに
この度は弊社 16 ビットマイクロコントローラ TLCS-900/L1 シリーズ、
TMP91C025をご利用いただき、誠にありがとうございます。
本 LSI をご利用になる前に、「使用上の注意、制限事項」の章を参照されます
ことをお願いいたします。
特に下記に示す注意事項に関しましては、十分にご注意願います。
ホルト状態からの解除に関する注意事項
通常は、割り込みによってホルト状態を解除することができますが、HALT モ
ードが IDLE1、STOP モードに設定されている状態 (IDLE2 は対象外) で、CPU
が HALTモードに移行しようとしている期間（f
約 5 クロックの間）に、HALT
FPH
モードを解除可能な割り込み (INT0~INT3, INTRTC, INTALM0~INTALM4,
INTKEY) が入力されても、ホルトが解除できない場合があります (割り込み要求
は内部に保留されます)。
HALT モードへ完全に移行された後に、再度割り込みが発生すれば、問題なく
HALT モードを解除できますが、割り込み処理は内部に保留された割り込みと現
在の割り込みを比較し、その優先順位に従って順次処理されます。
ご
機
低電圧/低消費電力
1. 概要と特長
TMP91C025 は、低電圧/低消費電力動作が可能な高速･高機能 16 ビットマイクロコントローラです。
TMP91C025F は、100 ピンミニフラットパッケージ製品です。JTMP91C025-S は 100 パッドチッ
プ製品です。特長は次のとおりです。
(1) オリジナル 16 ビット CPU (900/L1-CPU 使用)
• TLCS-90 と命令ニモニックで上位互換
• 16 M バイトのリニアアドレス空間
• 汎用レジスタ&レジスタバンク方式
• 16 ビット乗除算命令、ビット転送/演算命令
• マイクロ DMA: 4 チャネル (432 ns/2 バイト@36 MHz)
(2) 最小命令実行時間: 111 ns (@36 MHz)
TMP91C025
CMOS 16 ビット マイクロコントローラ
TMP91C025F/JTMP91C025-S
(3) 内蔵 RAM: なし
内蔵 ROM: なし
(4) 外部メモリ拡張
• 104 M バイト (プログラム, データ) まで拡張可能
• 外部データバス 8/16 ビット幅共存可能
… ダイナミックデータバスサイジング
• セパレートバスシステム
(5) 8 ビットタイマ: 4 チャネル
(6) 汎用シリアルインタフェース: 2 チャネル
• UART/同期両モード対応
: 2 チャネル
• IrDA ver1.0 (115.2 kbps) 対応モード選択可能: 1 チャネル
(7) LCD コントローラ
• シフトレジスタ型, RAM 内蔵型の両 LCD ドライバに対応
030519TBP1
• マイコン製品の信頼性予測については、｢品質保証と信頼性 / 取り扱い上のご注意とお願い｣の 1.3 項に記載されておりますので必ず
お読みください。
• 当社は品質、信頼性の向上に努めておりますが、一般に半導体製品は誤作動したり故障することがあります。当社半導体製品を
使用いただく場合は、半導体製品の誤作動や故障により、生命･身体･財産が侵害されることのないように、購入者側の責任におい
て、機器の安全設計を行うことをお願いします。
なお、設計に際しては、最新の製品仕様をご確認の上、製品保証範囲内でご使用いただくと共に、考慮されるべき注意事項や条件
について｢東芝半導体製品の取り扱い上のご注意とお願い｣、｢半導体信頼性ハンドブック｣などでご確認ください。
• 本資料に掲載されている製品は、一般的電子機器 (コンピュータ、パーソナル機器、事務機器、計測機器、産業用ロボット、家電
器など) に使用されることを意図しています。特別に高い品質･信頼性が要求され、その故障や誤作動が直接人命を脅かしたり人体
に危害を及ぼす恐れのある機器 (原子力制御機器、航空宇宙機器、輸送機器、交通信号機器、燃焼制御、医療機器、各種安全装置な
ど) にこれらの製品を使用すること (以下 “特定用途” という) は意図もされていませんし、また保証もされていません。本資料に掲
載されている製品を当該特定用途に使用することは、お客様の責任でなされることとなります。
• 本資料に掲載されている製品は、外国為替および外国貿易法により、輸出または海外への提供が規制されているものです。
• 本資料に掲載されている技術情報は、製品の代表的動作･応用を説明するためのもので、その使用に際して当社および第三者の知的
財産権その他の権利に対する保証または実施権の許諾を行うものではありません。
• 本資料に掲載されている製品を、国内外の法令、規則および命令により製造、販売を禁止されている応用製品に使用することはで
きません。
• 本資料の掲載内容は、技術の進歩などにより予告なしに変更されることがあります。
91C025-1
2003-12-05
(8) RTC (リアルタイムクロック)
• TC8521A を基本とした仕様
(9) キーオンウェイクアップ (キー入力割り込み)
(10) 10 ビット AD コンバータ (サンプルホールド回路内蔵): 4 チャネル
(11) タッチスクリーンインタフェース (X 軸 Y 軸切り替え用スイッチング回路内蔵)
(12) ウォッチドッグタイマ
(13)メロディ/アラームジェネレータ
• メロディ: 4~5461 Hz のクロックを出力
• アラーム: 8 種類のアラームパターンを出力
• 5 種類のインターバル割り込みを出力
(14) チップセレクト/ウェイトコントローラ: 4 チャネル
(15) MMU
• 4 ローカルエリア/8 バンク方式により 104 M バイトまで拡張可能
(16) 割り込み機能: 37 本
• CPU 9 本 …… ソフトウエア割り込み命令、未定義命令実行違反
• 内部 23 本 …… 7レベルの優先順位の設定が可能
TMP91C025
• 外部 5 本 …… 7レベルの優先順位の設定が可能
(4 本はエッジの極性選択可能)
(17) 入出力ポート: 38 端子 (外部 16 ビットデータバスメモリ接続時)
(18) スタンバイ機能
3 種類の HALT モード (プログラマブル IDLE2, IDLE1, STOP)
(19) ハードウエアスタンバイ機能 (パワーセーブ機能)
(20) トリプルクロック制御機能
• クロック逓倍回路 (DFM) 内蔵
• クロックギア機能: 高周波クロック fc∼fc/16 まで切り替え可能
• 低速クロック機能 (fs = 32.768 kHz)
(21) 動作電圧
• Vcc = 3.0∼3.6 V (fc max = 36 MHz)
• Vcc = 2.7∼3.6 V (fc max = 27 MHz)
• Vcc = 2.4∼3.6 V (fc max = 16 MHz)
(22) パッケージ: P-LQFP100-1414-0.50F、またはチップ供給。
詳細は当社営業窓口までお問い合わせください。
91C025-2
2003-12-05
X
A
A
A
A
(
(
TMP91C025
AN3/MY/ADTRG (P83)
AN0, AN1 (P80, P81)
VREFH, VREFL
SCLK0/ 0CTS (PC2)
SCLK1/ 1CTS (PC5)
TA0IN/INT1 (PB4)
TA1OUT/KO1 (PA1)
TA3OUT/KO2 (PA2)
D1BSCP (PD0)
DLEBCD (PD3)
( ): リセット後の初期状態
AN2/MX (P82)
AVCC, AVSS
TXD0 (PC0)
RXD0 (PC1)
TXD1 (PC3)
RXD1 (PC4)
PX/INT2 (PB5)
PY/INT3 (PB6)
D2BLP (PD1)
D3BFR (PD2)
DOFFB (PD4)
10-bit 4-ch
AD
converter
SIO/UART/IrDA
(SIO0)
SIO/UART
(SIO1)
Touch screen
I/F(TSI)
8-bit timer
(TMRA0)
8-bit timer
(TMRA1)
8-bit timer
(TMRA2)
8-bit timer
(TMRA3)
Port 6
Port 8
Port 9
Port A
Port B
Port C
Port D
LCD controller
CPU (TLCS-900/L1)
XWA
XBC
XDE
XHL
XIX
XIY
XIZ
XSP
(Watchdog timer)
W A
B C
D E
H L
32ビット
SR
PC
WDT
I
IY
IZ
SP
DVCC [2]
DVSS [2]
H-OSC
Clock gear,
Clock doubler
L-OSC
F
Port 1
Port 2
Port 5
Port Z
CS/WAIT
controller
(4 blocks)
MMU
Interrupt
controller
Key Board
I/F
Melody/
Alarm-Out
RTC
X1
X2
EMU0
EMU1
XT1
XT2
RESET
M0
M1
D0~D7
0~A7
8~A15
P10~P17 (D8~D15)
P20~P27 (A16~A23)
RD
WR
HWR (PZ2)
WAIT (P56)
R/ W /SRWR (PZ3)
0CS ~ 3CS , A2CS
(P60~P63)
EA24/ B2CS /SRLB (P64)
EA25/ C2CS /SRUB (P65)
INT0 (PS )
INT0~INT3
(PB3~PB6)
KI0~KI7 (P90~P97) (PS)
KO0/ ALARM /MLDALM
(PA0)
KO1/TA1OUT (PA1)
KO2/TA3OUT (PA2)
KO3
PA3)
MLDALM (PD7)
ALARM /MLDALM /KO0
PA0)
図 1.1 TMP91C025 ブロック図
91C025-3
2003-12-05
/
/
/
/
/
/
/
/
/
/
/
/
X
A
A
A
A
A
R
/
/
2. ピン配置とピン機能
TMP91C025 のピン配置図および入出力ピンの名称と概略機能を示します。
2.1 ピン配置図
TMP91C025F ピン配置図は、図 2.1.1のとおりです。
P83/AN3/
PA0/KO0/ ALARM / MLDALM
PA1/KO1/TA1OUT
PA2/KO2/TA3OUT
PA3/KO3/SCOUT
VREFL
AVSS
AVCC
P80/AN0
P81/AN1
P82/AN2/M
ADTRG /MY
PB5/PX/INT2
PB6/PY/INT3
P90/KI0
P91/KI1
P92/KI2
P93/KI3
P94/KI4
P95/KI5
P96/KI6
P97/KI7
PC0/TXD0
PC1/RXD1
DVCC1
AM0
PS
VREFH
PB3/INT0
100
1
5
10
15
20
25
X2
DVSS1
X1
PD7/MLDALM
SRLB
CS2B
CS2C/SRUB
P64/EA24
P65/EA25
AM1
RESET
TMP91C025
SRWR
W
CS3
CS2/CS2A
CS1
P63
P62
P61
95
30
XT2
XT1
EMU0
HWR
CS0
WAIT
P60
P56
PZ3/R
PZ2
90
TMP91C025F
QFP100
Top view
35
CTS0
EMU1
PC3/TXD1
PC4/RXD1
PC2/SCLK0
WR
CTS1
PC5/SCLK1
RD
A0
40
PD1/D2BLP
PD0/D1BSCP
A1
85
PD2/D3BF
A2
A3
PD4/DOFFB
PD3/DLEBCD
A4
D0
A5
45
D1
A6
80
D2
A7
D3
A8
D4
A9
D5
A10
D6
75
70
65
60
55
50
11
12
13
14
15
P20/A16
P21/A17
P22/A18
P23/A19
P24/A20
P25/A21
DVCC2
PB4/INT1/TA0IN
DVSS2
P26/A22
P27/A23
P17/D15
P16/D14
P15/D13
P14/D12
P13/D11
P12/D10
P11/D9
P10/D8
D7
図 2.1.1 ピン配置図 (100 ピン QFP)
91C025-4
2003-12-05
TMP91C025
2.2 PAD座標値
表 2.2.1 PAD 座標値
(チップサイズ 4.58 mm × 4.63 mm) 単位 (µm)
ピン
No.
10 P90 −2151 336 53 P11 2151 −1359 96 P64 −926 2175
11 P91 −2151 211 54 P12 2151 −1228 97 P65 −1051 2175
12 P92 −2151 86 55 P13 2151 −1096 98 PD7 −1177 2175
13 P93 −2151 −38 56 P14 2151 −965 99 PB3 −1302 2175
14 P94 −2151 −163 57 P15 2151 −834 100 VREFH −1606 2175
15 P95 −2151 −289 58 P16 2151 −703
16 P96 −2151 −414 59 P17 2151 −571
17 P97 −2151 −539 60 P27 2151 −440
18 PA0 −2151 −664 61 P26 2151 −309
19 PA1 −2151 −789 62 DVSS2 2151 −153
20 PA2 −2151 −914 63 PB4 2151 2
21 PA3 −2151 −1040 64 DVCC2 2151 158
22 PC0 −2151 −1165 65 P25 2151 315
23 PC1 −2151 −1290 66 P24 2151 446
24 AM0 −2151 −1415 67 P23 2151 577
25 DVCC1 −2151 −1636 68 P22 2151 708
26 X2 −1603 −2175 69 P21 2151 839
27 DVSS1 −1438 −2175 70 P20 2151 971
28 X1 −1273 −2175 71 A15 2151 1102
29 AM1 −1147 −2175 72 A14 2151 1233
30
31 XT1 −897 −2175 74 A12 2151 1495
32 XT2 −649 −2175 75 A11 2151 1627
33 EMU0 −524 −2175 76 A10 1603 2175
34 EMU1 −398 −2175 77 A9 1477 2175
35 PC2 −273 −2175 78 A8 1350 2175
36 PC3 −148 −2175 79 A7 1224 2175
37 PC4 −23 −2175 80 A6 1097 2175
38 PC5 −101 −2175 81 A5 970 2175
39 PD0 −226 −2175 82 A4 844 2175
40 PD1 352 −2175 83 A3 717 2175
41 PD2 477 −2175 84 A2 590 2175
42 PD3 602 −2175 85 A1 464 2175
43 PD4 727 −2175 86 A0 337 2175
名称 X座標 Y 座標
1 VREFL −2151 1627 44 D0 852 −2175 87
2 AVSS −2151 1502 45 D1 977 −2175 88
3 AVCC −2151 1376 46 D2 1103 −2175 89 PZ2 −42 2175
4 P80 −2151 1251 47 D3 1228 −2175 90 PZ3 −169 2175
5 P81 −2151 1126 48 D4 1353 −2175 91 P56 −296 2175
6 P82 −2151 1001 49 D5 1478 −2175 92 P60 −421 2175
7 P83 −2151 876 50 D6 1603 −2175 93 P61 −548 2175
8 PB5 −2151 751 51 D7 2151 −1636 94 P62 −674 2175
9 PB6 −2151 625 52 P10 2151 −1490 95 P63 −801 2175
RESET
−1022 −2175 73 A13 2151 1364
ピン
No.
名称 X座標 Y 座標
ピン
No.
名称 X座標 Y座標
RD
WR
210 2175
83 2175
91C025-5
2003-12-05
2.3 ピン名称と機能
入出力ピンの名称と機能は、表 2.3.1~表 2.3.3のとおりです。
表 2.3.1 ピン名称と機能 (1/3)
ピン名称 ピン数 入出力 機能
D0∼D7 8
P10∼P17
D8∼D15
P20∼P27
A16∼A23
A8∼A15 8
A0∼A7 8
RD
WR
PZ2
HWR
PZ3
R/
W
SRWR
P56
WAIT
P60
CS0
P61
CS1
P62
CS2
CS2A
P63
CS3
P64
EA24
CS2B
SRLB
P65
EA25
CS2C
SRUB
8
8
1
1
1
1
1
1
1
1
1
1
1
入出力 データ (下位): データ･バス 0∼7 です。
入出力
入出力
出力
出力
出力 アドレス: アドレス･バス 8∼15です。
出力 アドレス: アドレス･バス 0∼7です。
出力 リード: 外部メモリをリードするためのストローブ信号です。
出力 ライト: D0∼D7端子のデータをライトするためのストローブ信号です。
入出力
出力
入出力
出力
出力
入出力
入力
出力
出力
出力
出力
出力
出力
出力
出力
出力
出力
出力
出力
出力
出力
出力
出力
出力
ポート 1: ビット単位で入出力の設定ができる入出力ポートです。
外部 8 ビットバスで使用する際に使用できます。
データ (上位): データ･バス 8∼15です。
ポート 2: 出力ポートです。
アドレス: アドレス･バス 16∼23 です。
ポート Z2: 入出力ポートです。(プルアップ付き)
上位ライト: D8∼D15端子のデータをライトするためのストローブ信号です。
ポート Z3: 入出力ポートです。(プルアップ付き)
リード/ライト: “1” でリードサイクルまたはダミーサイクルを、“0” でライト
サイクルを示します。
ライト: D0∼D15 端子のデータを外部 SRAMにライトするためのストローブ
信号です。
ポート 56: 入出力ポートです。(プルアップ付き)
ウェイト: CPU へのバスウェイト要求端子です。
(0, (1 + N) WAIT モード)
ポート 60: 出力ポートです。
チップセレクト 0: アドレスが指定したアドレス領域内なら “0” を出力しま
す。
ポート 61: 出力ポートです。
チップセレクト 1: アドレスが指定したアドレス領域内なら “0” を出力しま
す。
ポート 62: 出力ポートです。
チップセレクト 2: アドレスが指定したアドレス領域内なら “0” を出力しま
す。
拡張チップセレクト 2A: アドレスが特定のアドレス領域内なら “0” を出力し
ます。
ポート 63: 出力ポートです。
チップセレクト 3: アドレスが指定したアドレス領域内なら “0” を出力しま
す。
ポート 64: 出力ポートです。
拡張アドレス 24: データエリアを拡張する際に使用するアドレスバスです。
拡張チップセレクト 2B: アドレスが特定のアドレス領域内なら “0” を出力し
ます。
外部 SRAM用の下位バイト D0∼D7 端子のデータイネーブル信号です。
ポート 65: 出力ポートです。
拡張アドレス 25: データエリアを拡張する際に使用するアドレスバスです。
拡張チップセレクト 2C: アドレスが特定のアドレス領域内なら “0” を出力し
ます。
外部 SRAM用の上位バイト D8∼D15 端子のデータイネーブル信号です。
TMP91C025
91C025-6
2003-12-05
表 2.3.2 ピン名称と機能 (2/3)
ピン名称 ピン数 入出力 機能
P80∼P81
AN0∼AN1
P82
AN2
MX
P83
AN3
ADTRG
MY
P90∼P97
KI0∼KI7
PA0
KO0
ALARM
MLDALM
PA1
KO1
TA1OUT
PA2
KO2
TA3OUT
PA3
KO3
SCOUT
PB3
INT0
PS
PB4
INT1
TA0IN
PB5
INT2
PX
PB6
INT3
PY
PC0
TXD0
PC1
RXD0
注) リセットにより、PB3 (INT0,
2
1
1
8
1
1
1
1
1
1
1
1
1
1
入力
入力
入力
入力
入力
入力
入力
入力
入力
入力
入力
出力
出力
出力
出力
出力
出力
出力
出力
出力
出力
出力
出力
出力
入出力
入力
入力
入出力
入力
入力
入力
入力
出力
入力
入力
出力
入出力
出力
入出力
入力
PS ) 端子は PS 入力端子となるため、“1” を入力してください。
ポート 80~81: 入力専用ポートです。
アナログ入力 0~1: AD コンバータの入力です。
ポート 82: 入力専用ポートです。
アナログ入力 2: AD コンバータの入力です。
X-: 外部タッチパネルの X-端子に接続します。
ポート 83: 入力専用ポートです。
アナログ入力 3: AD コンバータの入力です。
ADトリガ: AD コンバータの外部スタート要求端子です。
Y-: 外部タッチパネルの Y-端子に接続します。
ポート 90~97: 入力専用ポートです。
キー入力 0~7: キーオンウェイクアップ端子 0~7 です。
(シュミット入力, プルアップ付き)
ポート A0: 出力専用ポートです。
キー出力 0: キースキャン用ストローブ端子 0 です。プログラムによりオー
プンドレイン出力端子となります。
RTC アラーム出力端子です。
メロディ/アラーム用出力の論理反転出力端子です。
ポート A1: 出力専用ポートです。
キー出力 1: キースキャン用ストローブ端子 1 です。プログラムによりオー
プンドレイン出力端子となります。
8ビットタイマ 1 出力: タイマ 0 またはタイマ 1 の出力です。
ポート A2: 出力専用ポートです。
キー出力 2: キースキャン用ストローブ端子 2 です。プログラムによりオー
プンドレイン出力端子となります。
8ビットタイマ 3 出力: タイマ 2 またはタイマ 3 の出力です。
ポート A3: 出力専用ポートです。
キー出力 3: キースキャン用ストローブ端子 3 です。プログラムによりオー
プンドレイン出力端子となります。
システムクロック出力: f
ポート B3: 入出力ポートです。
割り込み要求端子 0: レベル/立ち上がり/立ち下がりエッジを選択可能な割
り込み要求端子です。
ハードウェアスタンバイ機能を実行するときに、“0” を入力します。
ポート B4: 入出力ポートです。
割り込み要求端子 1: 立ち上がり/立ち下がりエッジを選択可能な割り込み要
求端子です。
8ビットタイマ 0 入力: タイマ 0 の入力です。
ポート B5: 入力ポートです。
割り込み要求端子 1: 立ち上がり/立ち下がりエッジを選択可能な割り込み要
求端子です。
X+: 外部タッチパネルの X+端子に接続します。
ポート B6: 入力ポートです。
割り込み要求端子 1: 立ち上がり/立ち下がりエッジを選択可能な割り込み要
求端子です。
Y+: 外部タッチパネルの Y+端子に接続します。
ポート C0: 入出力ポートです。
シリアル 0 送信データ
プログラムによりオープンドレイン出力端子となります。
ポート C1: 入出力ポートです。
シリアル 0 受信データ
を出力します。
FPH
TMP91C025
91C025-7
2003-12-05
表 2.3.3 ピン名称と機能 (3/3)
ピン名称 ピン数 入出力 機能
PC2
SCLK0
CTS0
PC3
TXD1
PC4
RXD1
PC5
SCLK1
CTS1
XT1 1
XT2 1
PD0
D1BSCP
PD1
D2BLP
PD2
D3BFR
PD3
DLEBCD
PD4
DOFFB
PD7
MLDALM
AM0~AM1
EMU0 1
EMU1 1
RESET
VREFH 1
VREFL 1
AVCC 1
AVSS 1
X1, X2 2
DVCC
DVSS
1
1
1
1
1
1
1
1
1
1
2
1
2
2
入出力
入出力
入力
入出力
出力
入出力
入力
入出力
入出力
入力
入力 低周波発振器接続端子です。
出力 低周波発振器接続端子です。
出力
出力
出力
出力
出力
出力
出力
出力
出力
出力
出力
出力
入力
出力 “開放” してください。
出力 “開放” してください。
入力 リセット: LSIを初期化します。(シュミット入力、プルアップ付き)
入力 ADコンバータ用基準電源入力端子です。 (H)
入力 ADコンバータ用基準電源入力端子です。 (L)
入出力 発振子接続端子
ポート C2: 入出力ポートです。(プルアップ付き)
シリアル 0 クロック入出力
シリアル 0 データ送信可能 (Clear to send)
ポート C3: 入出力ポートです。
シリアル 1 送信データ
プログラムによりオープンドレイン出力端子となります。
ポート C4: 入出力ポートです。
シリアル 1 受信データ
ポート C5: 入出力ポートです。(プルアップ付き)
シリアル 1 クロック入出力
シリアル 1 データ送信可能 (Clear to send)
ポート D0: 出力ポートです。
LCD ドライバ用出力端子です。
ポート D1: 出力ポートです。
LCD ドライバ用出力端子です。
ポート D2: 出力ポートです。
LCD ドライバ用出力端子です。
ポート D3: 出力ポートです。
LCD ドライバ用出力端子です。
ポート D4: 出力ポートです。
LCD ドライバ用出力端子です。
ポート D7: 出力ポートです。
メロディ/アラーム用出力端子です。
動作モード:
(外部 16 ビットバス固定、もしくは外部 8/16 ビットバス混在時)
AM1 = “0”, AM0 = “1” に固定してください。
(外部 8 ビットバス固定時)
AM1 = “0”, AM0 = “0” に固定してください。
ADコンバータ電源端子
ADコンバータ GND 端子 (0 V)
電源端子 (全 DVCC 端子を電源に接続してください)
GND 端子 (全 DVSS 端子を GND (0 V) に接続してください)
TMP91C025
91C025-8
2003-12-05
3. 動作説明
ここでは、TMP91C025 の機能および基本動作について、ブロックごとに説明します。
なお、本章の最後に 6.「使用上の注意、制限事項」としてブロック別の注意、制限事項などを掲載
していますのでご確認ください。
3.1 CPU
TMP91C025 には、高性能な 16 ビット CPU (900/L1-CPU) が内蔵されています。CPU の動作
については、前章の “TLCS-900/L1 CPU” を参照してください。
ここでは、“TLCS-900/L1 CPU” にて説明されていない TMP91C025 独自の CPU 機能について
説明します。
3.1.1 リセット動作
本デバイスにリセットをかけるには、電源電圧が動作範囲内であり、内部高周波発振器の発
振が安定した状態で少なくとも 10 システムクロック間 (4 MHz クロック発振時で 80 µs)、
RESET 入力を “Low” にしてください。また、電源投入時は RESET 入力が “Low” レベルで電
源電圧が動作範囲内になり、内部高周波発振器の発振が安定した状態で少なくとも 10 システ
ムクロック間、
なお、リセット動作にてクロックギアは 1/16 モードに初期化されるので、システムクロッ
ク f
SYS
リセットが受け付けられると、CPU は、
TMP91C025
RESET 入力の “Low” レベルを保持してください。
は、fc/32 (= fc/16 × 1/2)となります。
• プログラムカウンタ PC をアドレス FFFF00H∼FFFF02H に格納されているリセット
ベクタに従いセット
PC (7:0) ← アドレス FFFF00H の値
PC (15:8) ← アドレス FFFF01H の値
PC (23:16) ← アドレス FFFF02H の値
• スタックポインタ XSP を 100H にセット
• ステータスレジスタ SR の IFF2∼IFF0 ビットを “111” にセット (割り込みレベルのマ
スク･レジスタをレベル 7 にセット)
• ステータスレジスタ SR の MAX ビットを “1” にセット (マキシマムモードにセット)
注) この製品では、“0” を書かないでください。ミニマムモードはサポートしていま
せん。
• ステータスレジスタ SR の RFP2∼RFP0 ビットを “000” にクリア (レジスタバンクを
0 にセット)
を行い、リセットが解除されると、セットされた PC
上記以外の CPU 内部のレジスタは、変化しません。
また、リセットが受け付けられると、内蔵 I/O およびポート、その他の端子は、下記のとお
りとなります。
• 内蔵 I/O のレジスタを初期化
に従い命令の実行を開始します。なお、
• ポート端子 (内蔵 I/O 用にも使える兼用端子を含む) を、汎用入力ポートまたは汎用出
力ポートのモードにセット
注) リセット動作により、CPU の PC、SR、XSP 以外のレジスタは変化しません。
図 3.1.1に TMP91C025 のリセットタイミングチャートを示します。
91C025-9
2003-12-05
R
R
TMP91C025
リード
ライト
0FFFF00H
Data-in
リードサイクルで始まる)
(リセット解除後は、2ウェイトの
サンプリング
(PZ2 入力モード)
サンプリング
Data-in
Data-out
は 内部でプルアップを示す。
は ハイインピーダンスを示す。
FPH
f
RESET
A23∼A0
CS2
CS0, CS1, CS3
D0∼D15
RD
D0∼D15
W
HW
XT1,XT2
図 3.1.1 リセットタイミングチャート
91C025-10
2003-12-05
(n)
(
)
3.2 メモリマップ
TMP91C025 のメモリマップを、図 3.2.1に示します。
000000H
000100H
000FE0H
001000H
010000H
FFFF00H
FFFFFFH
内蔵I/O
(4 Kバイト)
外部メモリ
ベクタテーブル
TMP91C025
ダイレクト
エリア
64 Kバイトエリア
(nn)
16 Mバイトエリア
(R)
(−R)
(R+)
(R + R8/16)
(R + d8/16)
(nnn)
256 バイト
( = 内部エリア)
図 3.2.1 メモリマップ
注) アドレス 000FE0H~000FEFH のエリアは、RAM 内蔵 LCD ドライバにアサインしているため外部
エリアです。
アドレス 000FF0H~000FFFH のエリアは、予約領域としてアサインしているため外部エリアです。
91C025-11
2003-12-05
3.3 トリプルクロック/スタンバイ制御、ノイズ低減機能
低消費電力、低ノイズ化のためにクロックギア、クロック逓倍回路 (DFM)、スタンバイ制御回
路、ノイズ低減回路などを内蔵しています。
この章は下記のような構成になっています。
3.3.1 クロック系統ブロック図
3.3.2 SFR 説明
3.3.3 システムクロック制御部
3.3.4 プリスケーラクロック制御部
3.3.5 クロック逓倍回路 (DFM)
3.3.6 ノイズ低減回路
3.3.7 スタンバイ制御部
TMP91C025
91C025-12
2003-12-05
クロックモード (X1, X2 と XT1, XT2 端子) と (c) トリプルクロックモード (X1, X2 と XT1, XT2 端
子と DFM) の 3 モードがあります。
IDLE2モード
(I/O動作)
IDLE1モード
(発振器 + DFM動作)
注1) SLOW モードから DFM 使用 NORMAL モードへの移行時に、SLOW モードからの DFM 制御はできません。
注2) DFM 使用の NORMAL モードから NORMAL モードへの移行時には CPU クロック切替え → DFM 回路停止の順
注3) DFM 使用の NORMAL モードから直接 STOP モードへは移行できません。必ず一度 NORMAL モードを経由して
TMP91C025
クロックの動作モードとしては、(a) シングルクロックモード (X1, X2 端子のみ) と (b) デュアル
図 3.3.1に動作モード別状態遷移図を示します。
リセット
/32)
(f
OSCH
/ギア値/2)
リセット
(f
OSCH
/ギア値/2)
命
令
(fs/2)
リセット
(f
OSCH
/ギア値/2)
命令
命 令
注)
リセット解除
/32)
リセット解除
命
/32)
リセット解除
割り
込み
割
り
命
令
SLOWモード
命 令
割り込み
命
令
割り込み
令
命
令
込
み
(fs/2)
STOPモード
(全回路停止)
STOPモード
(全回路停止)
IDLE2モード
(I/O動作)
IDLE1モード
(発振器のみ動作)
命
IDLE2モード
(I/O動作)
IDLE1モード
(発振器のみ動作)
IDLE2モード
(I/O動作)
IDLE1モード
(発振器のみ動作)
IDLE2モード
(I/O動作)
IDLE1モード
(発振器のみ動作)
IDLE2モード
(I/O動作)
IDLE1モード
(発振器のみ動作)
(4 × f
(DFM 起動・停止・内部クロック切り替え、DFMCR0<ACT1:0>レジスタへの書き込み)
序で 2 回に分けて命令を行ってください。
から STOP モードへ移行して下さい。(高周波発振停止は DFM を停止した後で行ってください)
令
割
り
込
令
命
込
り
割
(a) シングルクロックモード状態遷移図
命
令
割
り
込
命 令
込
り
割
命
令
割
り
込
命 令
込
り
割
(b) デュアルクロックモード状態遷移図
命
令
割
り
込
命 令
込
り
割
命
令
NORMALモード
/ギア値/2)
OSCH
(DFM使用)
(c) トリプルクロックモード状態遷移図
み
み
み
み
み
み
み
み
注)
NORMALモード
(f
OSCH
NORMALモード
(f
OSCH
SLOWモード
NORMALモード
(f
OSCH
STOPモード
(全回路停止)
図 3.3.1 動作モード別状態遷移図
X1, X2 端子より入力されるクロック周波数を f
波数を fs、SYSCR1<SYSCK>で選択されたクロックを f
をシステムクロック f
と定義します。また、この f
SYS
91C025-13
、XT1, XT2 端子より入力されるクロック周
OSCH
FPH、fFPH
の 1 周期を 1 ステートと定義します。
SYS
を 2 分周したクロック周波数
2003-12-05
3.3.1 クロック系統ブロック図
TMP91C025
SYSCR0
<XTEN, RXTEN>
XT1
XT2
低 速
発振器
fs
SYSCR0
<XEN, RXEN>
X1
X2
高 速
発振器
DFM (クロック
f
OSCH
SYSCR0<WUEF>
SYSCR2<WUPTM1:0>
DFMCR0<ACT1:0, DLUPTM>
ウォームアップ (高, 低速発振器用)/
ロックアップ (DFM用)タイマ
fc
f
DFM
逓倍回路)
= f
OSCH
セレクタ
DFMCR0<ACT1:0>
× 4
fc/2
÷2 ÷16÷4 ÷8
クロックギア
fc/4
fc/8
fc/16
SYSCR1<GEAR2:0>
SYSCR0
<PRCK1:0>
fc/16
f
FPH
÷2
SYSCR1<SYSCK>
÷2 ÷4
φT
φT0
fs
f
SYS
f
SYS
φT0
TMRA0∼TMRA3
プリスケーラ
SIO0∼SIO1
プリスケーラ
CPU
割り込み
コントローラ
ADC
WDT
I/Oポート
TSI
fs
RTC
LCDC
MLD/ALM
図 3.3.2 デュアルクロック、スタンバイ関連のブロック図
91C025-14
2003-12-05
3.3.2 SFR 説明
SYSCR0
(00E0H)
SYSCR1
(00E1H)
SYSCR2
(00E2H)
Bit symbol XEN XTEN RXEN RXTEN RSYSCK WUEF PRCK1 PRCK0
Read/Write R/W
リセット後
機 能
Bit symbol SYSCK GEAR2 GEAR1 GEAR0
Read/Write R/W
リセット後
機 能
Bit symbol PSENV WUPTM1 WUPTM0 HALTM1 HALTM0 SELDRV DRVE
Read/Write R/W R/W R/W R/W R/W R/W R/W
リセット後
機 能 パワー
TMP91C025
7 6 5 4 3 2 1 0
1 1 1 0 0 0 0 0
高速
発振器
0: 停止
1: 発振
0 1 0 0
セーブ
モード
0: 有効
1: 無効
低速
発振器
0: 停止
1: 発振
注 1)
STOP モード
解除後の
高速
発振器
0: 停止
1: 発振
STOP モード
解除後の
低速
発振器
0: 停止
1: 発振
STOP モード
解除後の
クロック
選択
0: 高速
1: 低速
システム
クロック
選択
0: 高速 (fc)
1: 低速 (fs)
発振器用
ウォーム
アップタイ
マ (WUP)
制御
0 ライト:
Don’t care
1 ライト:
WUP
スタート
0 リード:
WUP 終了
1 リード
WUP 中
プリスケーラクロック
選択
00: f
FPH
01: Reserved
10: fc/16
11: Reserved
高速クロックのギア選択
000: 高速クロック
001: 高速クロック /2
010: 高速クロック /4
011: 高速クロック /8
100: 高速クロック /16
101:
110: Reserved
111:
0 1 0 1 1 0 0
HALT モード選択
00: Reserved
01: STOP モード
10: IDLE1 モード
11: IDLE2 モード
<DRVE>
使用モー
ド選択
0: IDLE1
1: STOP
注 3)
1: STOP/
IDLE1
モード中
も端子を
ドライブ
します
注 2)
発振器用WUP時間選択
00: Reserved
8
/入力周波数
01: 2
14
10: 2
16
11: 2
注 1) 低速発振器はリセットにより発振許可となります。
注 2) ハードウエアスタンバイモードに入ると、HALT モード選択 SYSCR2<HALTM1, 0 = 11>
でも、状態は IDLE1 となります。
注 3) 0: IDLE1, 1: STOP となっています。ほかの製品と異なる場合がありますので注意が必要です。
図 3.3.3 クロック関係 SFR
91C025-15
2003-12-05
TMP91C025
記号 名称 アドレス 7 6 5 4 3 2 1 0
ACT1 ACT0 DLUPFG DLUPTM
R/W R/W R R/W
0 0 0 0
f
選択
DFM LUP
00
STOP
STOP
01
RUN
RUN
10
RUN
STOP
11
RUN
STOP
FPH
f
OSCH
f
OSCH
f
DFM
f
OSCH
ロックアップ
(LUP)フラグ
0: LUP 終了
1: LUP 中
ロックアップ
時間選択
0: 212/f
OSCH
1: 210/f
OSCH
DFMCR0
DFM
control
register 0
E8H
D7 D6 D5 D4 D3 D2 D1 D0
R/W R/W R/W R/W R/W R/W R/W R/W
0 0 0 1 0 0 1 1
DFM 補正
入力周波数 4~9 MHz (@3.0 V~3.6 V) では 0BH をライトしてください。
DFMCR1
DFM
control
register1
E9H
入力周波数 4~6.75 MHz (@2.7 V~3.6 V) では 0BH をライトしてください。
図 3.3.4 DMF 関係 SFR
DFM 使用に関する制約
1. DFM の起動･停止等の制御は、SLOW モード (f
) では行わないでください。
S
(DFMCR0<ACT 1:0> レジスタへの書き込み)
制御は、必ず NORMAL モードから行うようにしてください。
2. DFM を使用している状態 (DFMCR0<ACT1:0> = “10”) から DFM動作を停止する場合は、f
→ f
切り替えと DFM 停止を同時に行わず、2 回に分けた手順にて行ってください。
OSCH
LD (DFMCR0),C0H ; f
DFM
→ f
OSCH
切り替え
LD (DFMCR0),00H ; DFM 停止
3. DFM を使用している状態 (DFMCR0<ACT1:0> = “10”) から高周波発振器を停止する場合は、
DFM を停止してから高周波発振器を停止してください。
詳細は 3.3.5 クロック逓倍回路 (DFM) を参照してください。
DFM
91C025-16
2003-12-05
EMCCR0
(00E3H)
EMCCR1
(00E4H)
EMCCR2
(00E5H)
EMCCR3
(00E6H)
TMP91C025
7 6 5 4 3 2 1 0
Bit symbol PROTECT TA3LCDE AHOLD TA3MLDE − EXTIN
Read/Write R R/W R/W R/W R/W R/W R/W R/W
リセット後
機 能
0 0 0 0 0 0 1 1
プロテクト
フラグ
0: OFF
1: ON
LCDC
ソースクロ
ック選択
0: 32 kHz
1: TA3OUT
アドレス
ホールド
0: OFF
1: ON
MLD ソース
クロック
選択
0: 32 kHz
1: TA3OUT
“0” をライト
してくださ
い。
1: fc 外部
クロック
Bit symbol
Read/Write
リセット後
機 能
Bit symbol
1st-KEY, 2nd-KEY の書き込みによりプロテクト ON/OFF が切り替わります。
1st-KEY: EMCCR1 = 5AH, EMCCR2 = A5H を連続ライト
2nd-KEY: EMCCR1 = A5H, EMCCR2 = 5AH を連続ライト
Read/Write
リセット後
機 能
Bit symbol ENFROM ENDROM ENPROM FFLAG
Read/Write R/W R/W R/W R/W R/W R/W
リセット後
機 能
0 0 0 0 0 0
CS1A エリア
検出許可
0: 禁止
1: 許可
CS2B-2G
エリア検出
許可
0: 禁止
1: 許可
CS2A エリア
検出許可
0: 禁止
1: 許可
CS1A
ライト動作
フラグ
リード時
“0”: ライトなし
“1”: ライトあり
DRVOSCH DRVOSCL
fc 発振器
ドライブ
能力
1: Normal
0: Weak
DFLAG PFLAG
CS2B-2G
ライト動作
フラグ
fs 発振器
ドライブ
能力
1: Normal
0: Weak
CS2A
ライト動作
フラグ
ライト時
“0”: フラグクリア
注) アドレス 000000H~000FDFH のエリアをアクセスした場合、A23~A0 端子は直前の外部アク
セスのアドレスを保持します。
図 3.3.5 ノイズ関係 SFR
91C025-17
2003-12-05
3.3.3 システムクロック制御部
TMP91C025
システムクロック制御部は、CPU コアおよび内蔵 I/O へ供給されるシステムクロック (f
SYS
)
を生成する回路です。高速/低速 2 つの発振回路と、DFM (クロック逓倍回路) から出力される
fc, fs クロックを入力として、SYSCR1<SYSCK> レジスタにて高速/ 低速の切り替え、
SYSCR0<XEN>, <XTEN> でそれぞれ高速, 低速発振器の発振制御、さらに
SYSCR1<GEAR2:0>で高速クロックのギアを 1, 2, 4, 8, 16 段 (fc, fc/2, fc/4, fc/8, fc/16) に切り
替え、消費電力の低減を図ることができます。
リセットにより、デュアルクロックモードになり<XEN> = “1”、<XTEN> = “1”、<SYSCK>
= “0”、<GEAR2:0> = “100” に初期化されますのでシステムクロック f
となります。例えば、X1, X2 端子に 16 MHz の発振子を接続していると、リセットにより f
は fc/32 (= fc/16 × 1/2)
SYS
SYS
は 0.5 MHz となります。
(1) NORMAL ↔ SLOW モードの切り替え
発振子接続端子に発振子を接続している場合、発振子の発振安定を確認してから切り替
えるためにウォームアップタイマがあります。ウォームアップ時間は発振子の特性に合わ
せて、SYSCR2<WUPTM1:0> により選択できます。このスタート, 終了確認は
SYSCR0<WUEF>を使用し、ソフト (命令) により設定例 1、2 のように行ってください。
表 3.3.1に切り替え時のウォームアップ時間を示します。
注 1) 切り替えようとするクロックが発振器などを使用していて発振安定している場合
は、ウォームアップさせる必要はありません。
注 2) ウォームアップタイマは発振クロックで動作しているため、発振周波数にゆらぎ
がある場合は誤差を含みます。従って概略時間としてとらえる必要があります。
表 3.3.1 ウォームアップ時間 (クロック切り替え時)
ウォームアップ
タイム選択
SYSCR2<WUPTM1:0>
01 (28/発振周波数)
10 (214/発振周波数)
11 (216/発振周波数)
NORMAL へ切り替え時 (fc) SLOW へ切り替え時 (fs)
16 [µs] 7.8 [ms]
1.024 [ms] 500 [ms]
4.096 [ms] 2000 [ms]
計算値は
= 16 MHz,
f
OCSH
fs = 32.768 kHzの
場合です。
91C025-18
2003-12-05
TMP91C025
設定例 1
高速クロック (fc) から低速クロック (fs) へ切り替える場合
SYSCR0 EQU 00E0H
SYSCR1 EQU 00E1H
SYSCR2 EQU 00E2H
LD (SYSCR2), −X11−−−−B;
SET 6, (SYSCR0) ;
SET 2, (SYSCR0) ;
WUP: BIT 2, (SYSCR0) ;
JR NZ, WUP ;
SET 3, (SYSCR1) ;
RES 7, (SYSCR0) ;
X: Don’t care、−: No change
ウォームアップ時間を 2
低速発振イネーブル
ウォームアップタイマクリア&スタート
ウォームアップ終了検出
高速 → 低速へ切り替え
高速発振ディセーブル
16
/fs に設定
<XEN>
X1, X2端子
<XTEN>
XT1, XT2端子
ウォームアップタイマ
ウォームアップ終了
<SYSCK>
システムクロックf
SYS
f
でカウントアップ
SYS
fsでカウントアップ
高速
低速
低速発振
イネーブル
ウォームアップタイマ
クリア&スタート
高速 → 低速
切り替え
ウォームアップ
終了
高速発振
ディセーブル
91C025-19
2003-12-05
TMP91C025
設定例 2
低速クロック (fs) から高速クロック (fc) へ切り替える場合
SYSCR0 EQU 00E0H
SYSCR1 EQU 00E1H
SYSCR2 EQU 00E2H
LD (SYSCR2), −X10−−−−B ;
SET 7, (SYSCR0) ;
SET 2, (SYSCR0) ;
WUP: BIT 2, (SYSCR0) ;
JR NZ, WUP ;
RES 3, (SYSCR1) ;
RES 6, (SYSCR0) ;
X: Don’t care、−: No change
ウォームアップ時間を 2
高速発振イネーブル
ウォームアップタイマクリア&スタート
ウォームアップ終了検出
低速 → 高速へ切り替え
低速発振ディセーブル
14
/fc に設定
<XEN>
X1, X2端子
<XTEN>
XT1, XT2端子
ウォームアップタイマ
ウォームアップ終了
<SYSCK>
システムクロックf
SYS
f
でカウントアップ
SYS
fcでカウント アップ
低速
高速
高速発振
イネーブル
ウォームアップ
タイマクリア&スタート
ウォームアップ
終了
低速 → 高速
切り替え
低速発振
ディセーブル
91C025-20
2003-12-05
TMP91C025
(2) クロックギア切り替え
SYSCR1<SYSCK> = “0” にて高速クロック fc を選択した場合、クロックギア選択レジ
スタ SYSCR1<GEAR2:0> により f
す。クロックギアを使用して f
FPH
を fc, fc/2, fc/4, fc/8, fc/16 のいずれかに設定できま
FPH
を切り替えることにより、消費電力の低減が図れます。
下記に、クロックギアの切り替え例を示します。
設定例 3
高速クロックのギア切り替え
SYSCR1 EQU 00E1H
LD (SYSCR1), XXXX0000B ;
X: Don’t care
システムクロック f
を fc/2 へ切り替え
SYS
(高速クロックギア切り替え時の注意点)
クロックギアの切り替えは、設定例のように SYSCR1<GEAR2:0>レジスタへ値を書き込むこと
により実行されますが、書き込んだ後すぐには切り替わらず、数クロックの実行時間が必要となり
ます。よって、クロックギア切り替え命令の次の命令は、切り替え前のクロックギアで実行する場
合があります。クロックギア切り替え命令の次の命令から切り替え後のクロックで実行すべき場合
は、下記例のようなダミーの命令 (ライトサイクルが実行される命令) を挿入してください。
(例)
SYSCR1 EQU 00E1H
LD (SYSCR1), XXXX0001B ;
LD (DUMMY), 00H ;
を fc/4 へ切り替え
f
SYS
ダミー命令
切り替え後のクロックギア
で実行すべき命令
(3) 内部クロックの端子出力機能
内部クロック f
を PA3 /SCOUT 端子から出力できます。
FPH
ポート A 関係のレジスタ PAFC2<PA3F2> = “1” に設定することにより PA3 端子は
SCOUT 出力端子になります。
91C025-21
2003-12-05
A
3.3.4 プリスケーラ クロック制御部
内蔵 I/O (TMRA01∼TMRA23, SIO0∼SIO1) には、それぞれにクロックを分周するプリス
ケーラがあります。
TMP91C025
これらのプリスケーラへ入力するクロックφT0 は f
SYSCR0<PRCK1:0>で選択されたクロックを 4 分周したクロックです。
3.3.5 クロック逓倍回路 (DFM)
高速発振器の出力クロック f
より、発振器の周波数は低く内部クロックは高速にすることが可能です。
リセットにより DFM は停止状態となりますので、DFM を使用する場合は DFMCR0 レジ
スタへの設定が必要です。
この DFM はアナログ回路で構成されるため、動作許可後に発振器と同じように安定時間 (ロ
ックアップタイム) が必要となります。また、使用条件によって補正が必要です。(注 参照)
下記に DFM を使用し、fc を 4 逓倍したクロックに切り替える場合の設定例を示します。
設定例: f
DFMCR0 EQU 00E8H
DFMCR1 EQU 00E9H
LD (DFMCR1), 00001011B
LD (DFMCR0), 01X0XXXXB ;
LUP: BIT 5, (DFMCR0) ;
JR NZ, LUP ;
LD (DFMCR0), 10X0XXXXB ;
X: Don’t care
CT1:0
DFM出力: f
ロックアップタイマ
<DLUPFG>
システムクロックf
= 4 MHz で fc を 4 MHz から 16 MHz へ切り替える場合
OSCH
DFM
SYS
を 4 逓倍した f
OSCH
f
をカウントアップ
OSCH
DFM動作スタート、
ロックアップスタート
FPH,
クロックを出力する回路です。これに
DFM
DFM パラメータ決定
ロックアップ時間を 2
DFM 動作許可、ロックアップスタート
ロックアップ終了検出
fc を 4 → 16 MHz へ切り替え
を 2 → 8 MHz へ切り替え)
(f
SYS
ロックアップ中
12
/4 MHz にし、
4 → 16 MHz
切り替え
ロックアップ
終了
ロックアップ終了
fc/16 の 2 種類から
10 01
注) DFM への入力周波数制限および補正
DFM への入力周波数 (高速発振器の周波数) は下記の範囲内で使用してください。
• f
• f
= 4~9 MHz (VCC = 3.0 V~3.6 V): DFMCR1 に 0BH を書き込み
OSCH
= 4~6.75 MHz (VCC = 2.7 V~3.6 V): DFMCR1 に 0BH を書き込み
OSCH
91C025-22
2003-12-05
TMP91C025
DFM 使用に関する制約
1. DFM の起動･停止等のコマンドは SLOW モード (f
(DFMCR0 <ACT1:0> レジスタへの書き込み)
制御はノーマルモードから行う必要があります。
2. DFM を使用している状態 (DFMCR0<ACT1:0> = “10”) から DFM動作を停止する場合は、f
→ f
OSCH
LD (DFMCR0),C0H ; f
LD (DFMCR0),00H ; DFM 停止
3. DFM を使用している状態 (DFMCR0<ACT1:0> = “10”) から高周波発振器を停止する場合は、
DFM を停止してから高周波発振器を停止してください。
設定例を下記に示します。
(1) 起動/切り替え制御
(OK) 低周波発振動作モード (f
LD (SYSCR0), 11−−−1−−B ;
WUP: BIT 2, (SYSCR0) ;
JR NZ, WUP ;
LD (SYSCR1), −−−−0−−−B ;
LD (DFMCR0), 01−0−−−−B;
LUP: BIT 5, (DFMCR0) ;
JR NZ, LUP ;
LD (DFMCR0), 10−0−−−−B;
(OK) 低周波発振動作モード (f
LD (SYSCR1), −−−−0−−−B ;
LD (DFMCR0), 01−0−−−−B;
LUP: BIT 5, (DFMCR0) ;
JR NZ, LUP ;
LD (DFMCR0), 10−0−−−−B;
(Error) 低周波発振動作モード (f
LD (SYSCR0), 11−−−1−−B ;
WUP: BIT 2, (SYSCR0) ;
JR NZ, WUP ;
LD (DFMCR0), 01−0−−−−B;
LUP: BIT 5, (DFMCR0) ;
JR NZ, LUP ;
LD (DFMCR0), 10−0−−−−B;
LD (SYSCR1), −−−−0−−−B ;
) では行わないでください。
S
切り替えと DFM 停止を同時に行わず、2 回に分けた手順にて行ってください。
→ f
DFM
) (高周波発振停止) → 高周波発振起動
S
→ 高周波発振動作モード (f
OSCH
) (高周波発振停止) → 高周波発振動作モード (f
S
→ DFM 起動 → DFM 使用モード (f
) (高周波発振停止) → 高周波発振起動 → DFM 起動
S
→ DFM 使用モード (f
DFM
)
切り替え
OSCH
) → DFM 起動 → DFM 使用モード(f
高周波発振起動/ウォームアップスタート
ウォームアップ終了フラグチェック
OSCH
から f
S
OSCH
から f
S
OSCH
から f
から f
S
システムクロックを f
DFM 起動/ロックアップスタート
ロックアップフラグ終了チェック
システムクロックを f
)
DFM
システムクロックを f
DFM 起動/ロックアップスタート
ロックアップフラグ終了チェック
システムクロックを f
高周波発振起動/ウォームアップスタート
ウォームアップ終了フラグチェック
DFM 起動/ロックアップスタート
ロックアップフラグ終了チェック
内部クロックを f
システムクロックを f
OSCH
から f
OSCH
から f
DFM
DFM
へ切り替え
へ切り替え
DFM
へ切り替え
へ切り替え
DFM
へ切り替え
へ切り替え
DFM
)
OSCH
DFM
)
91C025-23
2003-12-05
(2) 停止/切り替え制御
TMP91C025
(OK) DFM 使用モード (f
→ 低周波発振動作モード (f
) → 高周波発振動作モード (f
DFM
) → 高周波発振器停止
S
) → DFM 停止
OSCH
LD (DFMCR0), 11−−−−−−B;
LD (DFMCR0), 00−−−−−−B;
LD (SYSCR1), −−−−1−−−B ;
LD (SYSCR0), 0−−−−−−−B ;
システムクロックを f
DFM 停止
システムクロックを f
高周波発振器停止
から f
DFM
OSCH
OSCH
から fSへ切り替え
へ切り替え
(Error) DFM 使用モード (f
) → 低周波発振動作モード (fS) → DFM 停止
DFM
→ 高周波発振器停止
LD (SYSCR1), −−−−1−−−B ;
LD (DFMCR0), 11−−−−−−B;
LD (DFMCR0), 00−−−−−−B;
LD (SYSCR0), 0−−−−−−−B ;
システムクロックを f
内部クロック (f
DFM 停止
高周波発振器停止
C
) を f
から fSへ切り替え
DFM
から f
DFM
OSCH
へ切り替え
(OK) DFM 使用モード (f
) → STOP モード設定 → 高周波発振動作モード (f
DFM
OSCH
)
→ DFM 停止 → ホルト (高周波発振器停止)
LD (SYSCR2), −−−−01−−B ;
LD (DFMCR0), 11−−−−−−B;
LD (DFMCR0), 00−−−−−−B;
HALT ;
STOP モード設定
(設定順番は DFM 使用以前でも OK)
から f
f
DFM
DFM 停止
STOP モードへ移行
OSCH
へ切り替え
(Error) DFM 使用モード (f
) → STOP モード設定 → ホルト (高周波発振器停止)
DFM
LD (SYSCR2), −−−−01−−B ;
HALT ;
STOP モード設定
(設定順番は DFM 使用以前でも OK)
STOP モードへ移行
91C025-24
2003-12-05
3.3.6 ノイズ低減回路
EMI (不要輻射ノイズ) の低減、EMS (耐ノイズ対策) の強化を目的として、以下のような特
長を実現する回路を内蔵しています。
(1) 高速発振器のドライブ能力低減
(2) 低速発振器のドライブ能力低減
(3) 高速発振器のシングルドライブ化
(4) SFR プロテクトレジスタによる暴走対策
(5) ROM プロテクトレジスタによる暴走対策
(1)∼(5) は、EMCCR0~EMCCR3 レジスタによる設定が必要です。
以下に (1)∼(5) について説明します。
(1) 高速発振器のドライブ能力低減
(目 的)
外部に発振子を接続する場合に、発振器から出力される発振ノイズの抑制、発振器
の低消費電力化。
TMP91C025
(ブロック図)
C1
発振子
C2
X1端子
発振イネーブル
EMCCR0<DRVOSCH>
X2端子
f
OSCH
(STOP+EMCCR0<EXTIN>)
(設定方法)
EMCCR0<DRVOSCH>に “0” を書き込むことにより発振器のドライブ能力は低減
します。リセットにより、<DRVOSCH>は “1” に初期化されますので、電源投入時
はノーマルのドライブ能力で発振開始します。
91C025-25
2003-12-05
X
TMP91C025
(2) 低速発振器のドライブ能力低減
(目 的)
外部に発振子を接続する場合に、発振器から出力される発振ノイズの抑制、発振器
の低消費電力化。
(ブロック図)
C1
発振子
C2
T1端子
XT2端子
発振イネーブル
EMCCR0<DRVOSCL>
f
S
(設定方法)
EMCCR0<DRVOSCL>に “0” を書き込むことにより発振器のドライブ能力は低減
します。リセットにより、<DRVOSCL>は “1” に初期化されますので、電源投入時は
ノーマルのドライブ能力で発振開始します。
(3) 高速発振器のシングルドライブ化
(目 的)
外部に発振器を接続する場合に、ツインドライブの不要化、X2 端子開放時にノイ
ズ混入による誤動作防止。
(ブロック図)
X1端子
発振イネーブル(STOP+EMCCR0<EXTIN>)
f
OSCH
EMCCR0<DRVOSCH>
X2端子
(設定方法)
EMCCR0<EXTIN>に “1” を書き込むことにより発振回路は発振禁止となり、バッ
ファとして機能を開始します。X2 端子は “1” を出力状態となります。
リセットにより、<EXTIN>は “0” に初期化されます。
91C025-26
2003-12-05
(4) SFR プロテクトレジスタによる暴走対策
(目 的)
ノイズ混入などによるプログラムの暴走時の対策。
暴走時の対策プログラムがクロックの停止、メモリ制御レジスタ (CS/WAIT コン
トローラ, MMU) の変更などによりフェッチ不可能な状態になることを防止するた
め、プロテクトをかけると特定の SFR をライト動作禁止にします。
また、INTP0 割り込みにより暴走時のエラー処理を容易にします。
特定の SFR 一覧
1. CS/WAIT コントローラ
B0CS, B1CS, B2CS, B3CS, BEXCS,
MSAR0, MSAR1, MSAR2, MSAR3,
MAMR0, MAMR1, MAMR2, MAMR3
2. MMU
LOCAL 0/1/2/3
3. クロックギア (EMCCR1, EMCCR2 は書き込み可能で
す)
TMP91C025
SYSCR0, SYSCR1, SYSCR2, EMCCR0, EMCCR3
4. DFM
DFMCR0, DFMCR1
(動作説明)
EMCCR1 と EMCCR2 レジスタに 2 重の鍵を設定することによりプロテクト (特
定の SFR へのライト動作) の実行、解除が可能となります。
(2 重の鍵)
1st-KEY: EMCCR1 に 5AH, EMCCR2 に A5H を連続ライト
2nd-KEY: EMCCR1 に A5H, EMCCR2 に 5AH を連続ライト
プロテクトの状態は、EMCCR0<PROTECT>をリードすることにより確認できま
す。
リセットにより、プロテクト OFF 状態となります。
また、プロテクト ON 状態にて特定の SFR へのライト動作が実行された場合に
INTP0 割り込みを出力します。これにより暴走時のエラー処理を容易にします。
91C025-27
2003-12-05
(5) ROM プロテクトレジスタによる暴走対策
(目 的)
ノイズ混入などによるプログラムの暴走時の対策。
(動作説明)
プログラムの暴走により外部 3 種類の ROM に対しライト動作が実行された場合、
INTP1 割り込みを発生して暴走したことを CPU に知らせることが可能です。
3 種類の ROM は、フラッシュ ROM (オプションプログラム ROM)、データ ROM、
プログラム ROM で論理アドレスメモリマップ上、下記のように固定しています。
1. フラッシュ ROM: アドレス 400000H~7FFFFFH
2. データ ROM: アドレス 800000H~BFFFFFH
3. プログラム ROM: アドレス C00000H~FFFFFFH
これらのアドレスに対し、ライト動作検出の許可/禁止は EMCCR3<ENFROM,
ENDROM, ENPROM>で設定します。また、INTP1 割り込みが発生した際に、どの
ROM で発生したかは EMCCR3<FFLAG, DFLAG, PFLAG>で、それぞれモニタで
きます。このフラグは “0” を書き込むとクリアされます。
TMP91C025
91C025-28
2003-12-05
Loading...