TERIDIAN Semiconductor 71M6543F, 71M6543H User Manual

Download

71M6543F/H

和 71M6543G/GH

电表 IC

数据资料

A Maxim Integrated Products Brand

MPU

RTC

TIMERS

IADC0

VADC8 (VA) IADC2

VADC9 (VB)

XIN

XOUT

RX TX

TX RX

COM0...5

V3P3A V3P3SYS

VBAT

VBAT_RTC

IADC4

VADC10 (VC)

SEG

GNDA GNDD

SEG/DIO

DIO

ICE

NEUTRAL

LOAD

8888.8888

PULSES,

DIO

AMR

POWER FAULT COMPARATOR

MODUL-

ATOR

SERIAL PORTS

OSCILLATOR/

PLL

MUX and ADC

LCD DRIVER

DIO, PULSES

COMPUTE

ENGINE

FLASH

MEMORY

RAM

32 kHz

REGULATOR

Shunt Current Sensors

POWER SUPPLY

TERIDIAN 71M6543F/ 71M6543H/ 71M6543G/

71M6543GH

TEMPERATURE

SENSOR

VREF

IADC6

BATTERY

PWR MODE

CONTROL

WAKE-UP

NEUTRAL

I2C or µWire

EEPROM

9/17/2010

IADC1

IADC3

IADC5

IADC7

RTC BATTERY

V3P3D

BATTERY MONITOR

SPI INTERFACE

HOST

LCD DISPLAY

Resistor Dividers

Pulse Transformers

3x TERIDIAN

71M6xx3

Note: This system is referenced to Neutral

71M6xx3

}IN*

}IA

}IB

}IC

*IN = Neutral Current

19-5375; Rev 1.2; 4/11

2011 年 4 月

概述

71M6543F、71M6543H、71M6543G 和 71M6543GH 是 Teridian 的第 4 代多相电表片上系统(SoC)，包括：8051 兼容 MPU、带有数字补偿的低功耗实时时钟(RTC)、闪存存储器和 LCD 驱动器。采用我们的单转换器技术(Single Converter Technology®)，内置一路 22 位 Σ- Δ ADC 数字温度传感器、七路模拟输入、数字温度补偿、精密电压基准和 32 位计算引擎(CE)，只需少数外部元件即可支持各种电表设计。

71M6543F、71M6543H、71M6543G 和 71M6543GH 支持 71M6xx3 系列隔离传感器的接口选项，有效降低 BOM 成本、提高抗电磁干扰能力，进而增强系统可靠性。器件特性包括:超低功耗有效工作和电池供电模式、5KB 公用 RAM 和 64KB (71M6543F、71M6543H)或 128KB (71M6543G、71M6543GH)闪存存储器(电表工作期间可编程程序和/或数据)。较强的处理能力、较高的采样速率，结合差分输入级，提供强大的计量功能，理想用于 0.2 精度等级的商业电表和工业电表设计(71M6543H、71M6543GH)。

完整的软件开发工具、演示程序以及参考设计有助于加速计量产品的开发和认证，以满足 ANSI、IEC 等全球范围的电表计量标准。

Single Converter Technology是Maxim Integrated Products, Inc. MICROWIRE是National Semiconductor Corp.

的商标。

的注册商标。

特性

• 2000:1 电流范围内，精度高达 0.1%

• 优于 IEC 62053/ANSI C12.20标准要求

• 带有零相电流测量的七路传感器输入，电流输

入可选择差分模式

• 一路电流输入可选择增益 1 或 8，支持分流器

• 高速 Wh/VARh脉冲输出，可编程脉冲宽度

• 64KB 闪存、5KB RAM (71M6543F/H)

• 128KB 闪存、5KB RAM (71M6543G/GH)

• 多达四路脉冲输出，带有脉冲计数

• 四象限表计，支持相排序

• 数字温度补偿：

计量补偿高精度 RTC 用于晶振自动温度补偿的 TOU

功能，支持所有功率模式

• 独立的 32位计算引擎

• 46-64Hz 电网频率范围，采用相同校准

• 相位补偿(±7°)

• 三种备份电池供电模式：

掉电模式 LCD 模式休眠模式

• 引脚事件唤醒和定时器唤醒

• 休眠模式电流损耗仅为 1μA

• 闪存加密

• 在系统编程

• 8 位 MPU (80515)，高达 5 MIPS

• 掉电模式下的全速 MPU 时钟

• LCD 驱动器：

6 个公共段驱动器多达 56 个可选引脚

• 多达 51个多功能 DIO 引脚

• 硬件看门狗定时器(WDT)

C/MICROWIRE™ EEPROM接口

• I

• 通过 SPI接口提供闪存编程

• 两个 UART 用于 IR和 AMR

• IR LED 调制驱动器

• 工业级温度范围

• 100 引脚无铅 LQFP 封装

71M6543F/H和 71M6543G/GH数据资料

1 引言 ..................................................................................................................................................... 10

硬件说明 .............................................................................................................................................. 11

2.1

硬件概述 ..................................................................................................................................... 11

2.2

模拟前端(AFE) ........................................................................................................................... 12

2.2.1

信号输入引脚 ................................................................................................................. 13

2.2.2

输入复用器 ..................................................................................................................... 14

2.2.3

延时补偿 ......................................................................................................................... 19

2.2.4

ADC前置放大器 ............................................................................................................. 20

2.2.5

A/D转换器(ADC) ............................................................................................................ 20

2.2.6

FIR滤波器 ...................................................................................................................... 20

2.2.7

电压基准 ......................................................................................................................... 20

2.2.8

71M6xx3隔离传感器接口 .............................................................................................. 22

2.3

数字计算引擎(CE) ...................................................................................................................... 25

2.3.1

CE程序存储器 ................................................................................................................ 25

2.3.2

CE数据存储器 ................................................................................................................ 25

2.3.3

CE与MPU通信 ............................................................................................................... 25

2.3.4

电表公式 ......................................................................................................................... 26

2.3.5

实时监测器(RTM) ........................................................................................................... 26

2.3.6

脉冲发生器 ..................................................................................................................... 26

2.3.7

CE功能综述 .................................................................................................................... 28

2.4

80515 MPU核 ............................................................................................................................ 30

2.4.1

存储器架构和寻址 .......................................................................................................... 30

2.4.2

特殊功能寄存器(SFR) .................................................................................................... 32

2.4.3

通用 80515 特殊功能寄存器 ........................................................................................... 33

2.4.4

指令集 ............................................................................................................................ 35

2.4.5

80515 低功耗模式 .......................................................................................................... 35

2.4.6

UART ............................................................................................................................. 36

2.4.7

定时器和计数器 .............................................................................................................. 38

2.4.8

WD定时器(软件看门狗定时器) ....................................................................................... 40

2.4.9

中断 ................................................................................................................................ 40

2.5

片上资源 ..................................................................................................................................... 47

2.5.1

物理存储器 ..................................................................................................................... 47

2.5.2

振荡器 ............................................................................................................................ 49

2.5.3

PLL和内部时钟 ............................................................................................................... 50

2.5.4

实时时钟(RTC) ............................................................................................................... 51

2.5.5

71M6543温度传感器 ..................................................................................................... 55

2.5.6

71M6xx3温度传感器 ..................................................................................................... 56

2.5.7

71M6543电池监测器 ..................................................................................................... 57

2.5.8 71M6xx3 VCC检测器 ..................................................................................................... 57

2.5.9

UART和光接口 ............................................................................................................... 57

2.5.10

数字I/O和LCD段驱动器 .................................................................................................. 58

2.5.11

EEPROM接口 ................................................................................................................ 66

2.5.12

SPI从机端口 ................................................................................................................... 68

2.5.13

硬件看门狗定时器 .......................................................................................................... 72

2.5.14

测试端口(TMUXOUT和TMUX2OUT引脚) ..................................................................... 73

功能说明 .............................................................................................................................................. 75

71M6543F/H和 71M6543G/GH 数据资料

3.1 工作原理 ..................................................................................................................................... 75

3.2

电池供电模式 ............................................................................................................................. 75

3.2.1

BRN模式 ........................................................................................................................ 78

3.2.2

LCD模式 ......................................................................................................................... 78

3.2.3

SLP模式 ......................................................................................................................... 79

3.3

故障和复位操作 .......................................................................................................................... 80

3.3.1

掉电事件 ......................................................................................................................... 80

3.3.2

低电池电压下的IC .......................................................................................................... 81

3.3.3

复位序列 ......................................................................................................................... 81

3.3.4

看门狗定时器(WDT)复位 ............................................................................................... 81

3.4

唤醒操作 ..................................................................................................................................... 82

3.4.1

硬件唤醒 ......................................................................................................................... 82

3.4.2

定时器唤醒 ..................................................................................................................... 84

3.5

数据流和MPU/CE通信 ............................................................................................................... 84

应用信息 .............................................................................................................................................. 86

4.1

连接 5V器件 ............................................................................................................................... 86

4.2

直接连接传感器 .......................................................................................................................... 86

4.3

使用 71M6xx3 隔离传感器和分流器的系统架构 ......................................................................... 87

4.4

使用电流变压器的系统架构 ....................................................................................................... 88

4.5

计量温度补偿 ............................................................................................................................. 89

4.5.1

标准和高精度器件的区别 ............................................................................................... 89

4.5.2

71M6543F和 71M6543G温度系数 ................................................................................. 90

4.5.3

71M6543H和 71M6543GH的温度系数 .......................................................................... 90

4.5.4

71M6xx3的温度系数 ..................................................................................................... 90

4.5.5

VREF和分流传感器的温度补偿 ...................................................................................... 90

4.5.6

VREF和电流变压器的温度补偿 ...................................................................................... 92

4.6

连接I

4.7

连接 3 线EEPROM ..................................................................................................................... 94

4.8

UART0 (TX/RX) ......................................................................................................................... 94

4.9

光接口(UART1) .......................................................................................................................... 94

4.10

4.11

4.12

4.13

4.14

4.15

固件接口 .............................................................................................................................................. 98

5.1

I/O RAM映射—按功能排序 ........................................................................................................ 98

5.2

I/O RAM映射—按字母排序 ...................................................................................................... 104

5.3

读信息页(71M6543H和 71M6543GH) ..................................................................................... 118

5.4

CE接口说明 .............................................................................................................................. 120

C EEPROM ...................................................................................................................... 94

连接复位引脚 ............................................................................................................................. 95

连接仿真器端口 .......................................................................................................................... 96

闪存编程 ..................................................................................................................................... 96

4.12.1

通过ICE端口编程闪存 .................................................................................................... 96

4.12.2

通过SPI端口编程闪存 .................................................................................................... 96

MPU演示程序 ............................................................................................................................. 96

晶振 ............................................................................................................................................ 97

电表校准 ..................................................................................................................................... 97

5.4.1

CE程序 ......................................................................................................................... 120

5.4.2

CE数据格式 .................................................................................................................. 120

5.4.3

常量 .............................................................................................................................. 120

5.4.4

环境 .............................................................................................................................. 121

5.4.5

CE计算 ......................................................................................................................... 121

71M6543F/H和 71M6543G/GH数据资料

5.4.6 CE前端数据(原始数据) ................................................................................................. 122

5.4.7

CE状态和控制 .............................................................................................................. 123

5.4.8

CE传输变量 .................................................................................................................. 125

5.4.9

脉冲发生 ....................................................................................................................... 127

5.4.10

CE校准参数 .................................................................................................................. 130

5.4.11

CE流程图 ..................................................................................................................... 131

71M6543 电气规格 ............................................................................................................................ 133

6.1

绝对最大额定值 ........................................................................................................................ 133

6.2

推荐外部元件 ........................................................................................................................... 134

6.3

推荐工作条件 ........................................................................................................................... 134

6.4

性能指标 ................................................................................................................................... 135

6.4.1

输入逻辑电平 ............................................................................................................... 135

6.4.2

输出逻辑电平 ............................................................................................................... 135

6.4.3

电池监测器 ................................................................................................................... 136

6.4.4

温度监测器 ................................................................................................................... 137

6.4.5

电源电流 ....................................................................................................................... 138

6.4.6

V3P3D开关 .................................................................................................................. 139

6.4.7

内部电源故障比较器 .................................................................................................... 139

6.4.8

2.5 V稳压器—系统电源 ................................................................................................ 139

6.4.9

2.5 V稳压器—电池供电 ................................................................................................ 140

6.4.10

晶振 .............................................................................................................................. 140

6.4.11

锁相环(PLL) ................................................................................................................. 140

6.4.12

LCD 驱动器 .................................................................................................................. 140

6.4.13

VLCD发生器 ................................................................................................................. 141

6.4.14

71M6543 VREF ........................................................................................................... 143

6.4.15 ADC转换器 ................................................................................................................... 144

6.4.16

IADC0-IADC1 的前置放大器 ........................................................................................ 145

6.5

时序规格 ................................................................................................................................... 146

6.5.1

闪存 .............................................................................................................................. 146

6.5.2

SPI从机 ........................................................................................................................ 146

6.5.3

EEPROM接口 .............................................................................................................. 146

6.5.4

RESET引脚 .................................................................................................................. 147

6.5.5

实时时钟(RTC) ............................................................................................................. 147

6.6

100 引脚LQFP封装图 ............................................................................................................... 148

6.7

71M6543引脚图 ...................................................................................................................... 149

6.8

71M6543引脚说明 ................................................................................................................... 150

6.8.1

71M6543电源和接地引脚 ............................................................................................ 150

6.8.2

71M6543模拟电路引脚 ............................................................................................... 151

6.8.3

71M6543数字电路引脚 ............................................................................................... 152

6.8.4

I/O等效电路 .................................................................................................................. 154

定购信息 ............................................................................................................................................ 155

7.1

71M6543选型指南 ................................................................................................................... 155

相关信息 ............................................................................................................................................ 155

联络信息 ............................................................................................................................................ 155

附录A：缩写符号 ...................................................................................................................................... 156

附录B：修订历史 ...................................................................................................................................... 157

71M6543F/H 和 71M6543G/GH数据资料

图

图 1. IC功能框图 ............................................................................................................................................ 9

图 2. AFE 方框图(分流器：一个本地传感器、三个远端传感器)……………………………………………… 12 图 3. AFE 原理框图 (四个 CT)……………………………………………………………………………………. 13 图 4. 复用帧状态(MUX_DIV[3:0] = 6)

图 5. 复用帧状态(MUX_DIV[3:0] = 7) .......................................................................................................... 17

图 6. 斩波放大器通用拓扑………………………………………………………………………………………… 21 图 7. CROSS信号， CHOP_E = 00 图 8. RTM时序图 9. 脉冲发生器FIFO时序图 10. 复用周期内采样(帧) 图 11. 累积间隔图 12. 中断结构图 13. 自动温度补偿图 14. 光接口图 15. 光接口(UART1) 图 16. 连接外部负载至DIO引脚图 17. LCD波形图 18. 3 线接口：写命令，HiZ=0 图 19. 3 线接口：写命令，HiZ=1 图 20. 3 线接口：读命令图 21. 3 线接口：写命令，CNT=0

图 22. 3 线接口：写命令，HiZ=1，WFR=1 ................................................................................................ 68

图 23. SPI从机端口—典型的多字节读、写操作图 24. 电压、电流、瞬时能量和累积能量图 25. 工作模式状态图图 26. MPU/CE数据流图 27. 电阻分压(电压检测) 图 28. 单端输入CT (电流检测) 图 29. 差分输入CT (电流检测) 图 30. 差分输入锰铜分流器(电流检测) 图 31. 使用三个远端和一个本地(零相)传感器的系统架构图 32. 使用电流变压器的系统图 33. I 图 34. UART0 连接图 35. 光元件连接图 36. RESET引脚外部电路：按钮(左侧)、生产电路(右侧) 图 37. 仿真器接口的外部电路图 38. 熔丝位映射图 39. CE数据流：复用器和ADC 图 40. CE数据流：单相的缩放、增益控制、中间变量图 41. CE数据流：平方、求和运算级图 42. 100 引脚LQFP封装图图 43. LQFP-100 封装引脚排列图 44. I/O等效电路

C EEPROM连接 ............................................................................................................................. 94

.......................................................................................................... 17

............................................................................................................. 21

............................................................................................................................................. 26

.......................................................................................................................... 28

.......................................................................................................................... 29

........................................................................................................................................... 29

........................................................................................................................................... 46

.................................................................................................................................... 54

............................................................................................................................................... 58

................................................................................................................................. 58

................................................................................................................... 60

........................................................................................................................................... 65

................................................................................................................ 67

................................................................................................................ 68

.............................................................................................................................. 68

.............................................................................................................. 68

.......................................................................................... 70

.................................................................................................... 75

................................................................................................................................ 76

................................................................................................................................. 85

.......................................................................................................................... 86

..................................................................................................................... 86

........................................................................................................ 86

........................................................................... 87

...................................................................................................................... 88

...................................................................................................................................... 94

........................................................................................................................................ 95

....................................................................... 96

...................................................................................................................... 96

...................................................................................................................................... 118

.............................................................................................................. 131

.............................................................................. 131

....................................................................................................... 132

..................................................................................................................... 148

................................................................................................................. 149

..................................................................................................................................... 154

71M6543F/H和 71M6543G/GH数据资料

表

表 1. CE代码和设置(1 个本地/3 个远端传感器) .......................................................................................... 15

表 2. CE 代码和设置(CT 传感器)………………………………………………………………………………… 16 表 3. 复用器和 ADC 配置位………………………………………………………………………………………. 19

表 4. RCMD[4:0] 位 ..................................................................................................................................... 23

表 5. 远程接口读命令……………………………………………………………………………………………… 23

表 6. 用于远端传感器的I/O RAM控制位 ...................................................................................................... 24

表 7. 复用器输入选择……………………………………………………………………………………………… 26 表 8. CKMPU时钟频率表 9. 存储器映射表 10. 内部数据存储器映射表 11. 特殊功能寄存器映射表 12. 通用 80515 SFR—地址和复位值表 13. PSW位功能(SFR 0xD0) 表 14. 端口寄存器(SEGDIO0-15) 表 15. 展宽存储周期宽度表 16. 80515 PCON SFR寄存器(SFR 0x87) 表 17. 波特率发生器表 18. UART模式表 19. S0CON (UART0)寄存器(SFR 0x98) 表 20. S1CON (UART1)寄存器(SFR 0x9B) 表 21. PCON寄存器位说明(SFR 0x87)

表 22. 定时器/计数器模式说明 ..................................................................................................................... 39

表 23. 定时器/计数器模式组合表 24. TMOD寄存器位说明(SFR 0x89) 表 25. TCON寄存器位功能(SFR 0x88) 表 26. IEN0 位功能(SFR 0xA8) 表 27. IEN1 位功能(SFR 0xB8) 表 28. IEN2 位功能(SFR 0x9A) 表 29. TCON位功能(SFR 0x88) 表 30. T2CON位功能(SFR 0xC8) 表 31. IRCON位功能(SFR 0xC0) 表 32. 外部MPU中断表 33. 中断使能和标识位表 34. 中断优先级组表 35. 中断优先级表 36. 中断优先级寄存器(IP0 和IP1) 表 37. 中断轮询排序表 38. 中断向量表 39. 闪存访问表 40. 71M6543G/GH中利用FL_BANK[1:0] (SFR 0xB6[1:0])进行存储区切换表 41. 闪存加密表 42. 时钟系统汇总表 43. RTC控制寄存器表 44. 用于RTC温度补偿的I/O RAM寄存器

................................................................................................................................ 30

.......................................................................................................................................... 31

......................................................................................................................... 32

...................................................................................................... 33

..................................................................................................................... 34

................................................................................................................ 35

............................................................................................................................. 35

................................................................................................. 36

.................................................................................................................................... 36

......................................................................................................................................... 37

.................................................................................................. 37

.................................................................................................. 38

......................................................................................................... 38

..................................................................................................................... 39

....................................................................................................... 39

........................................................................................................ 40

.................................................................................................................... 41

................................................................................................................... 41

................................................................................................................. 42

................................................................................................................................... 42

............................................................................................................................. 43

.................................................................................................................................... 43

........................................................................................................................................ 44

............................................................................................................ 44

.................................................................................................................................... 45

........................................................................................................................................... 45

........................................................................................................................................... 47

............................................. 48

........................................................................................................................................... 49

.................................................................................................................................... 51

................................................................................................................................ 52

................................................................................................ 53

71M6543F/H 和 71M6543G/GH数据资料

表 45. 用于RTC中断的I/O RAM寄存器 ........................................................................................................ 55

表 46. 用于温度和电池测量的I/O RAM寄存器表 47. 通过DIO_Rn[2:0]位的能够选择的资源表 48. SEGDIO0 至SEGDIO15 数据/方向寄存器及内部资源表 49. SEGDIO16 至SEGDIO31 数据/方向寄存器表 50. SEGDIO32 至SEGDIO45 数据/方向寄存器表 51. SEGDIO51 至SEGDIO55 数据/方向寄存器表 52. LCD_VMODE配置表 53. LCD配置表 54. SEGDIO46 至SEGDIO55 LCD数据寄存器表 55. 2 线接口对应的EECTRL位表 56. 3 线接口对应的EECTRL 位表 57. SPI操作字段表 58. SPI命令时序表 59. SPI 寄存器表 60. TMUX[4:0]选择表 61. TMUX2[4:0] 选择表 62. 电路功能表 63. VSTAT[2:0] (SFR 0xF9[2:0])

表 64. 唤醒使能和标识位 ............................................................................................................................. 82

表 65. 唤醒位表 66. WAKE标识清除事件表 67. GAIN_ADJn补偿通道(图 2、图 31、表 1) 表 68. GAIN_ADJx补偿通道(图 3、图 32、表 2) 表 69. I/O RAM映射—按功能排序，基本配置表 70. I/O RAM映射—按功能排序表 71. I/O RAM映射—按字母排序表 72. 信息页熔丝调整表 73. CE EQU[2:0]公式和单元输入映射表 74. CE原始数据访问地址表 75. CESTATUS 寄存器表 76. CESTATUS位定义表 77. CECONFIG寄存器表 78. CECONFIG位定义(CE RAM 0x20) 表 79. 电压跌落门限、相测量和增益调节控制表 80. CE传递变量(含分流器) 表 81. CE传递变量(CT) 表 82. CE能量测量变量(含分流器) 表 83. CE能量测量变量(CT) 表 84. 其它传递变量表 85. CE脉冲参数表 86. 用于噪声抑制和代码版本的CE参数表 87. CE校准参数表 88. 绝对最大额定值表 89. 推荐外部元件

............................................................................................. 56

.............................................................................................. 59

...................................................................... 60

...................................................................................... 61

............................................................................................................................. 63

........................................................................................................................................... 64

....................................................................................... 65

................................................................................................................. 66

................................................................................................................ 67

...................................................................................................................................... 69

...................................................................................................................................... 70

........................................................................................................................................ 70

................................................................................................................................. 73

.............................................................................................................................. 74

........................................................................................................................................... 77

............................................................................................................. 80

............................................................................................................................................... 83

......................................................................................................................... 84

........................................................................................ 91

......................................................................................... 93

............................................................................................. 98

............................................................................................................. 100

............................................................................................................. 104

.............................................................................................................................. 118

.................................................................................................. 121

...................................................................................................................... 122

........................................................................................................................... 123

............................................................................................................................ 123

........................................................................................................................... 123

.................................................................................................. 124

.......................................................................................... 125

................................................................................................................... 125

............................................................................................................................. 126

............................................................................................................ 126

...................................................................................................................... 126

.................................................................................................................................. 127

.................................................................................................................................... 128

................................................................................................ 129

.................................................................................................................................... 130

.............................................................................................................................. 133

.................................................................................................................................. 134

71M6543F/H和 71M6543G/GH数据资料

表 90. 推荐工作条件 .................................................................................................................................. 134

表 91. 输入逻辑电平表 92. 输出逻辑电平表 93. 电池监测器技术指标(TEMP_BAT = 1) 表 94. 温度监测器表 95. 电源电流指标表 96. V3P3D开关性能指标表 97. 内部电源故障比较器性能指标表 98. 2.5V稳压器性能指标表 99. 低功耗稳压器性能指标表 100. 晶振性能指标表 101. PLL性能指标表 102. LCD驱动器性能指标表 103. VLCD发生器技术指标表 104. 71M6543 VREF性能指标表 105. ADC转换器性能指标表 106. 前置放大器性能指标表 107. 闪存时序指标表 108. SPI从机时序指标表 109. EEPROM接口时序表 110. RESET引脚时序表 111. RTC的日期范围表 112. 71M6543 电源和接地引脚表 113. 71M6543 模拟电路引脚表 114. 71M6543 数字电路引脚表 115. 71M6543 选型指南

.................................................................................................................................. 135

............................................................................................. 136

...................................................................................................................................... 137

.................................................................................................................................. 138

....................................................................................................................... 139

......................................................................................................... 139

....................................................................................................................... 139

.................................................................................................................... 140

................................................................................................................................ 140

................................................................................................................................. 140

..................................................................................................................... 140

................................................................................................................... 141

.............................................................................................................. 143

..................................................................................................................... 144

..................................................................................................................... 145

................................................................................................................................ 146

.......................................................................................................................... 146

........................................................................................................................ 146

........................................................................................................................... 147

............................................................................................................................ 147

............................................................................................................. 150

................................................................................................................ 151

................................................................................................................ 152

....................................................................................................................... 155

71M6543F/H 和 71M6543G/GH数据资料

IADC

XOUT

CKADC

32 - bit Compute

Engine

OPT _ TX / SEGDIO

51 / WPULSE

VPULSE

RESET

VBIAS

EMULATOR

PORT

E _ B

OPTICAL

COM 0 ..

CEDATA

PROG

0 x 000

... 0 x 3 FF

DATA

0 x 0000

... 0 xFFFF

0 x 00000

…

CONFIGURATION

RAM ( I / O RAM

)

0 x 2000

... 0 x

RTCLK

(

KHz

)

CKMPU

POWER FAULT

4 . 9

MHZ

4 .

V 3 P 3 A V 3 P 3 D

VBAT

Voltage

Regulator

VDD

KHz

MPU _ RSTZ

CON - FIGURATION

VBIAS

Oscillator

KHz

MCK

DIV

ADC

VARPULSE

WPULSE

TEST

MODE

VLC

CKMPU

_ 2 x

CKMPU

_ 2 x

SDCK

E _ TCLK / SEG

E _ RST / SEG

FLASH

V 3 P 3 A

EEPROM

INTERFACE

RTC

MEMORY

E _

ICE _ E

+ - VREF

VLCD

Voltage

Boost

MPU RAM

(

)

VSTAT

VBAT

RTC

IADC 1 IADC 2 IADC

IADC

VADC

8 ( VA

)

VADC

10 ( VC

)

TEST MUX

CONFIGURATION

RAM

BAT

TEST

TEMP

SENSOR

IADC 4

MUX

and

PREAMP

VREF

VBIAS

∆Σ_

AD CONVERTER

FIR

GNDA

GNDD

VLCD

V 3 P 3 SYS

VADC

IADC 7

( VB )

XIN

MUX

MUX CTRL

CLOCK GEN

UART 0

CROSS

MHz

CK _ 4 X

MUX _ SYNC CKCE

< 4 . 9 MHz

CE CONTROL

< 4 . 9 MHz

VREF

STRT

PLL

Y U

MPU

( 80515 )

CKFIR

WPULSE

RTM

0 x 000 ... 0 x 2 FF

0 x 0000 ... 0 x 13 FF

16 Y B

SDOUT

SDIN

VARPULSE

MUX

MEMORY SHARE

2 . 5 V to logic

LCD _ GEN

LCD DRIVER

DIGITAL I / O

Non - Volatile

VLC 2 VLC 1

SEG Pins

SEGDIO Pins

RTCLK

OPT _ RX /

SEGDIO 55

INTERFACE

DETECTION

WAKE

FAULTZ

0 x 0000 ... 0 xFFFF

PROGRAM

E _ RXTX / SEG 48

0 X1FFFF

E _ RXTX

TCLK RST ( Open Drain )

128 KB

RTM

PARAMETERS

TEST MUX

9 / 20 / 2010

图 1. IC 功能框图

71M6543F/H和 71M6543G/GH数据资料

1 引言

本数据资料介绍 71M6543F (64KB，0.5%)、71M6543H (64KB，0.1%)、71M6543G (128KB，0.5%)和 71M6543GH (128KB，0.1%)第四代 Teridian 多相电表片上系统(SoC)。以下讨论适用于所有器件特性或性能时，将用“71M6543”表示；讨论内容仅适用于特定型号的特性或性能时，将标明相应型号。本数据资料还介绍了配套的 71M6xx3 隔离电流传感器的基本信息。

本文介绍了 71M6543 配合 71M6xx3 隔离电流传感器的使用方法。71M6543 配合 71M6xx3 IC，可以利用

低成本分流电阻，使用一个非隔离和三个隔离电流传感器构建多相电表，获得这类传感器技术前所未有的

性能。71M6543 SoC还支持电流变压器(CT)配置。

为方便阅读，本文采用超级链接，链接到相关的参考图、表格和章节。本文所有超级链接均以蓝色突出显示。文中使用了大量的超级链接，提供详细的参考内容，以增强每一部分的细节描述。此外，本文制作成

书签 PDF 格式，便于浏览。建议读者参考本文第 155 页 8 相关信息部分列出的文件。

71M6543F/H 和 71M6543G/GH数据资料

2 硬件说明

2.1 硬件概述

Teridian 71M6543单芯片计量 IC 集成了实现固态电表所需的全部功能模块，包括：

• 模拟前端(AFE)，具有 22 位二阶 Σ-Δ ADC

• 独立的 32 位 DSP 数字计算引擎(CE)，实现计量功能

• 8051 兼容微处理器(MPU)，每个时钟周期执行一条指令(80515)

• 精密电压基准(VREF)

• 用于数字温度补偿的温度传感器：

- 计量(MPU)

- 所有功率模式下，自动补偿 RTC

- MPU 辅助 RTC 补偿

• LCD 驱动器

• RAM 和闪存

• 实时时钟(RTC)

• 多种 I/O 引脚

• 电源故障中断

• 过零中断

• 可选的电流传感器接口，用于本地连接传感器及远端传感器(即使用带有检流电阻的 71M6xx3配套 IC)

• 支持锰铜分流器和电流变压器

为了构建带有或不带零相电流测量功能的多相电表，可直接将一个电阻分流器电流传感器连接至 71M6543 器件(非隔离方案)，而采用配套的 71M6xx3 隔离传感器 IC 隔离另外三个分流器。采用低成本、小尺寸脉冲变压器电气隔离 71M6xx3 远端传感器与 71M6543。71M6543 与 71M6xx3 进行双向数字通信，并通过隔离脉冲变压器为 71M6xx3 供电。隔离(远端)分流传感器连接至 71M6xx3 的差分输入。71M6543 也可以与电流变压器配合使用，此时不需要 71M6xx3 隔离传感器。利用 71M6xx3 配套隔离器，系统可提供：

• 数字隔离通信接口

• 模拟前端(AFE)，具有 22 位二阶 Σ-Δ ADC

• 精密电压基准(VREF)

• 温度传感器(用于数字温度补偿)

• 全差分分流传感器输入

• 前置放大器，用于优化分流传感器性能

• 隔离电源电路，从 71M6543 发送的脉冲获取直流电源

典型应用中，71M6543 的 32 位计算引擎(CE)顺序处理从模拟输入引脚采集的电压信号，计算有功能量 (Wh)和无功能量(VARh)，以及四象限表计的 A MPU 的外围器件输出。

除了高级测量功能外，实时时钟(RTC)功能允许 71M6543 分时计价(TOU)，用于多费率电表以及防时标窃电或其它窃电事件。在所有工作模式下，包括 MPU 暂停时，RTC 都将自动进行温度补偿，并在断电期间利用备份电池连续进行补偿。

测量信息可以显示在工作在低温环境的 3.3V。MPU 可以利用集成电荷泵和温度传感器增强 3.3 V LCD 在低温下的性能。片上电荷泵也可驱动 5 V LCD。灵活的 LCD 段显示方式便于整合现有的定制 LCD。通过软件调节 LCD 段和 DIO 引脚，以满足各种不同需求。

h 和 V2h。然后 MPU 存取这些测量值，进一步处理并通过

71M6543F/H和 71M6543G/GH数据资料

∆Σ ADC

CONVERTER

VREF

MUX

VREF

VADC

FIR

IADC2

VADC9 (VB)

IADC0

VADC8 (VA)

IADC1

IADC3

71M6543

CE RAM

71M6xx3

INP

INN

Remote

Shunt

Digital Isolation Interface

Local Shunt

IN*

IADC4

IADC5

71M6xx3

INP

INN

Remote

Shunt

VADC10 (VC)

IADC6

IADC7

71M6xx3

INP

INN

Remote

Shunt

*IN = Neutral Current

9/17/2010

除了带有温度微调的超高精度电压基准外，片上数字温度补偿机制还包括温度传感器和相关控制，用于修

正温度对测量值和 RTC 精度的影响，以满足 ANSI 和 IEC 标准的要求。与温度相关的外部元件，例如：晶振、电流变压器(CT)、分流器及其相应的信号调理电路，定义其温度特性并编程修正因子，使得电表在整个工业温度范围内达到高精度计量的要求。

可利用两个内部 UART 其中之一支持红外 LED，提供内部驱动和检测配置，亦可作为标准 UART 使用。可选择 38kHz 调制输出。这种灵活性方便了利用 IR 接口实现 AMR 电表的设计，图 1 所示为 IC 方框图。

2.2 模拟前端(AFE)

AFE 作为数据采集系统，由 MPU 控制。为了支持低功耗分流传感器，71M6543 AFE 也可以配合隔离 71M6xx3 传感器工作。图 2 和图 3 所示为两种最常见的配置，也可以根据实际需求采用其它配置。直接连

接至 71M6543 (即 IADC0-IADC1、VADC8、VADC9 和 VADC10)的传感器复用至单个二阶 Σ-Δ ADC 输入，由 71M6543 进行采样。71M6543的 ADC 输出经 FIR 滤波后储存到 CE RAM 中，由 CE进行后续处理。

采用 71M6xx3 器件隔离的分流传感器由 71M6xx3中的二阶 Σ-Δ ADC 采样，信号样本通过低成本隔离脉冲变压器传输。

图 2 所示为配合分流传感器和 71M6xx3 隔离传感器使用的 71M6543。图 2 支持零相电流测量，在 IADC0-

IADC1 输入连接本地分流器，器件还连接了三个远端(隔离)分流传感器。如图 2 所示，远端隔离分流传感器通过 71M6xx3 连接，该电流通道的采样不会切换到复用器，而是通过数字隔离接口直接传送给 71M6543，并直接储存在 CE RAM。MUX_SELn[3:0] I/O R AM 控制字段允许 MPU 将 AFE 配置成相应的多路复用器采样序列。关于 CE 代码和对应的 AFE设置，请参考表 1和表 2。

图 31 所示为对应于图 2 配置的电表接线。

图 2. AFE 方框图(分流器：一个本地传感器、三个远端传感器)

71M6543F/H 和 71M6543G/GH数据资料

∆Σ ADC

CONVERTER

VREF

MUX

VREF

VADC

FIR

IADC4

VADC9 (VB)

IADC2

VADC8 (VA)

IADC3

IADC5

71M6543

CE RAM

IADC6

IADC7

IADC0

IADC1

IN*

VADC10 (VC)

9/17/2010

*IN = Neutral Current

71M6543 AFE 也可以直接连接到电流变压器(CT)，如图 3 所示。在这种情况下，所有电压、电流均复用至 71M6543 的单路二阶 Σ-Δ ADC，没有使用 71M6xx3 远端隔离传感器。可选择第四个 CT，通过 IADC0IADC1 电流通道测量零相电流。

图 32 所示为对应于图 3 的接线配置。

图 3. AFE 原理框图 (四个 CT)

2.2.1 信号输入引脚

71M6543具有 11 路 ADC 输入。 IADC0 至 IADC7 用作电流传感器输入。这 8 路电流传感器输入可配置为 8 路单端输入，或配对构成 4 路差

分输入。为获得最佳性能，建议将电流传感器输入配置为差分输入(即：IADC0-IADC1、IADC2-IADC3、 IADC4-IADC5 和 IADC6-IADC7)。第 1 路差分输入(IADC0-IADC1)具有前置放大器，增益可选择 1 或 8，直接连接分流电阻传感器，还可使用电流变压器(CT)。剩下的三路差分对(即：IADC2-IADC3、IADC4- IADC5 和 IADC6-IADC7)可用于 CT 或连接远端 71M6xx3 隔离电流传感器，使用低成本脉冲变压器为分流

电阻传感器提供隔离。其余三路输入：VADC8 (VA)、VADC9 (VB)和 VADC10 (VC)为单端配置，在多相电表应用中检测每一相的

电压。这三路单端输入以 V3P3A引脚为参考。所有 ADC 输入引脚均测量电压。使用分流电流传感器时，通过分流电阻传感器的压降测量电流。使用电流

变压器(CT)时，通过连接在 CT 次级线圈的负载电阻的电压测量电流。同时，通过电阻分压器检测电网电压。VADC8 (VA)、VADC9 (VB)和 VBVADC10 (VC)引脚为单端，返回至 V3P3A 引脚。每种传感器的连接方法请参见图 27、图 28、图 29 和图 30。另请参考 71M6543 演示板原理图及类似电路的典型元器件参数材料清单。

71M6543F/H和 71M6543G/GH数据资料

引脚 IADC0-IADC1 可独立设置为差分或单端输入，由 DIFF0_E (I/O RAM 0x210C[4])控制位决定。然而，对于大多数应用，IADC0-IADC1 配置为差分输入，需要相应的外部信号调整电路。

利用 I/O RAM 控制位 PRE_E (I/O RAM 0x2704[5])使能固定增益为 8 的前置放大器，可增强 IADC0-IADC1 引脚的性能。PRE_E = 1 时，IADC0-IADC1 配置为 8 倍增益的前置放大器输入，放大器输出送至复用器。使用低灵敏度电流传感器时，例如锰铜分流器，8 倍放大器非常适合。PRE_E 置位时，IADC0-IADC1 输入信号幅度峰值限制在 31.25mV。PRE_E = 0 (增益 = 1)时，IADC0-IADC1 输入信号峰值限制在 250mV。

使用锰铜分流传感器的 71M6543 (图 2)，通过置位 DIFF0_E 控制位将 IADC0-IADC1 引脚配置为差分模式，连接至本地分流器。同时，通过置位 RMTx_E 控制位(I/O RAM 0x2709[5:3])，将 IADC2-IADC3、IADC4-

IADC5 和 IADC6-IADC7 引脚重新配置为数字远端传感器接口，与 Teridian 71M6xx3 隔离传感器通信。 71M6xx3 通过隔离脉冲变压器，利用双向数字流与 71M6543 通信。71M6543 还通过隔离变压器为 71M6xx3 供电。本章末尾对这一类型的接口进行了更深入的说明，参见第 2.2.8 节 71M6xx3 隔离传感器接

口。

如图 3 所示，为了使用电流变压器(CT)，将 RMTx_E 控制位复位，从而使 IADC2-IADC3、IADC4-IADC5 和 IADC6-IADC7 配置为本地模拟输入。ADC0-IADC1 引脚不能配置为远端传感器接口。

2.2.2 输入复用器

使用本地传感器工作时，输入复用器按照 11 个 MUXn_SEL[3:0]控制字段确定的采用顺序，将模拟输入信号依次作用到 ADC 输入(见图 3)。一个完整的采用过程称为复用帧。电流传感器输入配置为单端模式时， 71M6543 的复用器可选择多达 11 路输入信号；电流传感器输入配置为差分模式时(推荐采用这种配置，以获得最佳性能)，每个复用帧的输入信号为 7 个 (即：IADC0-IADC1、IADC2-IADC3、IADC4-IADC5、

IADC6-IADC7、VADC8、VADC9 和 VADC10)。复用帧时隙数量由 I/O RAM 控制字段 MUX_DIV[3:0] (I/O RAM 0x2100[7:4])控制(见图 4)。复用器总是从状态 0 开始，直到转换完成 MUX_DIV[3:0]决定的所有状态。

71M6543 需要针对特定电表配置编写的 CE 代码。此外，每个 CE 代码都需要特定的 AFE 和 MUX 设置才能正常工作。表 1 列出了与图 2 中 1 个本地传感器/3 个远端传感器配置相对应的 CE 代码和设置；表 2 列出了与图 3 CT 配置相对应的 CE 代码和设置。

71M6543F/H 和 71M6543G/GH数据资料

I/O RAM

助记符

I/O RAM

位置

设置注释

FIR_LEN[1:0]

210C[2:1]

ADC_DIV

2200[5]

PLL_FAST

2200[4] 1 19.66MHz

MUX_DIV[3:0]

2100[7:4]

MUX0_SEL[3:0]

2105[3:0]

MUX1_SEL[3:0]

2105[7:4]

MUX2_SEL[3:0]

2104[3:0]

MUX3_SEL[3:0]

2104[7:4]

(VA)

MUX4_SEL[3:0]

2103[3:0]

(VB)

MUX5_SEL[3:0]

2103[7:4]

(VC)

MUX6_SEL[3:0]

2102[3:0]

MUX7_SEL[3:0]

2102[7:4]

MUX8_SEL[3:0]

2101[3:0]

MUX9_SEL[3:0]

2101[7:4]

MUX10_SEL[3:0]

2100[3:0]

RMT2_E

2709[3]

(IA)

RMT4_E

2709[4]

(IB)

RMT6_E

2709[5]

(IC)

DIFF0_E

210C[4]

(IN)

DIFF2_E

210C[5]

DIFF4_E

210C[6]

DIFF6_E

PRE_E

2704[5]

EQU[2:0]

2106[7:5]

IA*VA + IB*VB + IC*VC

注：

表 1. CE 代码和设置(1 个本地/3 个远端传感器)

I/O RAM

288 周期

快速

见注 1

时隙 0 为 IADC0-IADC1

(IN)

未使用(见注 2) 未使用(见注 2)

时隙 3 为 VADC8

时隙 4 为 VADC9

时隙 5 为 VADC10

时隙未使能

使能远端 IADC2-IADC3

使能远端 IADC4-IADC5

使能远端 IADC6-IADC7

差分 IADC0-IADC1

见注 3

见注

210C[7] 0

见注

IADC0-IADC1 增益 = 8

ce43b016603 (与 71M6603 配合使用)

CE 代码

(见注 4)

ce43b016103 (与 71M6103 配合使用) ce43b016113 (与 71M6113 配合使用) ce43b016203 (与 71M6203 配合使用)

公式

电流传感器类型 1个本地分流器和 3 个远端分流器

对应电路图

图2、图4 和图

1. 该表中写入其它数值时，MUX_DIV[3:0]应该置 0；然后，在写 MUXn_SEL[3:0]字段之前置入需要的数值。

2. 每个不用的时隙必须分配有效数值(0至 A)，但不进行 ADC 操作。

3. 该通道为远端检测(71M6xx3)，与 DIFFx_E 不相关。

4. 必须使用 71M6xx3 器件特定的 CE 代码。

Teridian 定期更新 CE 代码。关于最新的 CE 代码和相关设置，请联系当地的 Teridian 代表处

获取最新的

代码和相关设置。

71M6543F/H和 71M6543G/GH数据资料

助记符

位置

设置

(Hex)

注释

FIR_LEN[1:0]

210C[2:1]

ADC_DIV

2200[5]

PLL_FAST

2200[4] 1 19.66MHz

MUX_DIV[3:0]

2100[7:4]

MUX0_SEL[3:0]

2105[3:0]

(IA)

MUX1_SEL[3:0]

2105[7:4]

(VA)

MUX2_SEL[3:0]

2104[3:0]

(IB)

MUX3_SEL[3:0]

2104[7:4]

(VB)

MUX4_SEL[3:0]

(IC)

MUX5_SEL[3:0]

2103[7:4]

(VC)

MUX6_SEL[3:0]

2102[3:0]

MUX7_SEL[3:0]

2102[7:4]

MUX8_SEL[3:0]

2101[3:0]

MUX9_SEL[3:0]

2101[7:4]

MUX10_SEL[3:0]

2100[3:0]

RMT2_E

2709[3]

RMT4_E

2709[4]

IADC4-IADC5

RMT6_E

IADC6-IADC7

DIFF0_E

210C[4]

DIFF2_E

210C[5]

DIFF4_E

210C[6]

DIFF6_E

210C[7]

IADC6-IADC7

PRE_E

2704[5]

EQU[2:0]

2106[7:5] 5 IA*VA + IB*VB + IC*VC

(CT)

注：

表 2. CE 代码和设置(CT 传感器)

I/O RAM

288 周期

快速

见注

时隙 0 为 IADC2-IADC3

时隙 1 为 VADC8

时隙 2 为 IADC4-IADC5

时隙 3 为 VADC9

2103[3:0] 6

时隙 4 为 IADC6-IADC7

时隙 5 为 VADC10

时隙 6 为 IADC0-IADC1

(IN – 见注 2)

时隙未使能

本地传感器 IADC2-IADC3

本地传感器

2709[5] 0

本地传感器

差分 IADC0-IADC1 差分 IADC2-IADC3 差分 IADC4-IADC5

差分

IADC0-IADC1 增益 = 1

CE 代码

ce43a02

公式

电流传感器类型

对应电路图

个电流传感器

图3、图4和图

1. 该表中写入其它数值时，MUX_DIV[3:0]应该置 0；然后，在写 MUXn_SEL[3:0]字段之前置入需要的数值。

2. IN 为可选择的零相电流。

Teridian 定期更新 CE 代码。关于最新的 CE 代码和相关设置，请联系当地的 Teridian 代表处获取

2.2.3 延时补偿

、

测量单相能量(即 Wh 和 VARh)时，必须对该相电压和电流同步采样。否则，会产生相位差 Ф，进而引入误差。

式中，f 为输入信号的频率，T = 1/f，t

为电流和电压之间的采样延迟。

delay

传统设计中，采样是通过控制每相的两个 A/D 转换器(一个用于电压，另一个用于电流)同时采样实现的。而 Teridian 的单转换器技术(Single-Converter Technology

)利用其 CE 的 32 位信号处理能力，实现了“固

定延迟”全通滤波器。全通滤波器修正采用单路复用 A/D 转换器引起的电压和对应电流采样之间的转换时间差。

71M6543F/H和 71M6543G/GH数据资料

“固定延迟”全通滤波器提供 360° - θ 宽频带延迟，它与给定相的电压和电流之间的采样时间差精确匹配。该数字滤波器不影响信号幅值，但提供精确受控的相位响应。

推荐 ADC 复用序列首先采样电流，随后采样对应相的电压，由此，电压比电流延迟一个相位角 Ф。CE 内执行的延迟补偿首先将电流采样延迟一个完整的采样间隔(即 360°)，然后使电压采样通过全通滤波器，由此将电压采样延迟 360 样本对齐。剩余相位误差可忽略不计，100Hz时，误差通常小于±1.5 毫度，所以不会引起能量测量误差。

使用远程传感器时，CE 执行与上述相同的延迟补偿，将每个电压采样与对应的电流采样对齐。即使远程电流采样不通过 71M6543 复用器，如果按照表 1 对 MUXn_SEL[3:0]时隙分配字段编程，它与对应电压的定时关系也是固定且精确可知的。注，这些时隙分配使得 VA、VB 和 VC 分别占用复用时隙 3、4 和 5 (见图

4)。

- θ，造成电流与对应电压之间的相位误差为 θ – Ф，从而将电压样本与对应的电流

2.2.4 ADC前置放大器

ADC 前置放大器为低噪声差分放大器，固定增益 8 仅可用于 IADC0-IADC1 传感器输入引脚。通过置位

PRE_E = 1 (I/O RAM 0x2704[5])使能 8倍增益。禁用时，前置放大器的电源电流< 10nA，增益为单位增益。正确设置 PRE_E 和 DIFF0_E (I/O RAM 0x210C[4])位，无论是否选择差分模式，均可使用前置放大器。为获得最佳性能，建议使用差分模式。为节约功率，根据 ADC_DIV 控制位(I/O RAM 0x2200[5])调节前置放大器和 ADC 的偏置电流。

2.2.5 A/D转换器(ADC)

利用 2 阶 Σ-Δ A/D 转换器量化输入电压和电流。ADC 分辨率(包括符号位)为 21 位(FIR_LEN[1:0] = 01，I/O RAM 0x210C[2:1])或 22 位(FIR_LEN[1:0] = 10)。ADC 时钟由 CKADC 驱动。

由 MUX_CTRL 内部电路控制每次 ADC 转换的启动。ADC 转换结束时，FIR 滤波器输出数据储存至 CE RAM，地址由复用器选项决定。

2.2.6 FIR滤波器

有限冲击响应滤波器是 ADC 的一部分，针对复用器进行优化，使 ADC 输出达到所要求的分辨率。每次 ADC 转换结束时，输出数据储存至固定的 CE RAM 地址，由存储在 MUXn_SEL[3:0] FIR 数据经过左移 9 位后储存。

的

复用器选项决定，

2.2.7 电压基准

带隙基准为 ADC 提供基准电压，基准幅值为斩波稳定，可由 MPU 利用 I/O RAM 控制字段 CHOP_E[1:0] (I/O RAM 0x2106[3:2])使能或禁用斩波电路。CHOP_E[1:0]字段中的两位使能 MPU，将斩波电路置于标准模式或反相模式，或者自动切换模式(推荐)。斩波电路在复用周期之间切换时，VREF 的直流失调被自动调整为零，因此，斩波电路必须配置成其中一种自动切换模式。

电压基准(VREF)的后级放大器通常存在长期漂移电压，通过斩波电路可以自动消除失调电压的影响，提供稳定的 VREF。71M6543 和 71M6xx3 均具有斩波电路，用于各自的 VREF 电压基准。

斩波放大器的典型拓扑如图 6 所示。CROSS 信号为内部信号，不能通过引脚或寄存器进行直接操作。

71M6543F/H 和 71M6543G/GH数据资料

inp

outp

outn

inn

CROSS

A B

图 6. 斩波放大器通用拓扑

假设在放大器正极输入上有一个偏移电压 Voff。由 CROSS (内部信号)控制所有开关处于 A 位置时，输出电压为：

Voutp – Voutn = G (Vinp + Voff – Vinn) = G (Vinp – V i nn) + G Voff

通过施加反相 CROSS 信号将所有开关处于 B 位置时，输出电压为：

Voutn – Voutp = G (Vinn – Vinp + Voff) = G (Vinn – Vinp) + G Voff, or Voutp – Voutn = G (Vinp – Vinn) - G Voff

因此，CROSS 切换时，例如每个复用周期之后，输出偏移表现为正、负交替，从而消除漂移，不受极性或幅值影响。

CROSS 为高电平时，放大器输入连接反转。维持放大器增益的总体极性，将输入失调电压反相。通过交替反转连接，对放大器失调取平均，结果为零。这样就消除了电压基准中常见的长期失调。CHOP_E[1:0] (I/O RAM 0x2106[3:2])控制字段使能 CROSS 功能。在复用序列的最后一个转换状态之后的第一个 CK32 上升沿，复用器在开始新帧之前额外等待一个 CK32 周期。该周期开始时，根据 CHOP_E[1:0]字段更新 CROSS 数值。额外的 CK32 周期使斩波 VREF 有时间达到稳定。在此期间，MUXSYNC 保持为高电平。MUXSYNC 的前沿启动一次 CE 程序的运行。

CHOP_E[1:0]有四个状态：同相、反相和两个自动切换状态。同相状态下，CHOP_E[1:0] = 01，CROSS 保持为低电平；反相状态下，CHOP_E[1:0] = 10，CROSS 保持为高电平。两种自动切换状态通过设置 CHOP_E=11或 CHOP_E=00配置。

图 7. CROSS 信号， CHOP_E = 00

图 7 所示为 CHOP_E[1:0] = 00 时两个累积间隔的 CROSS 信号。第一个间隔末尾，CROSS 为高电平；第

二个间隔末尾，CROSS 为低电平。CHOP_E[1:0] = 00 时,不需要 MPU 控制斩波器。在第二个自动切换状态，CHOP_E[1:0] = 11，CROSS在累积间隔的最后一个复用周期结束时不切换。

71M6543F/H和 71M6543G/GH数据资料 8

2.2.8 71M6xx3 隔离传感器接口

2.2.8.1 概述

非隔离传感器，例如电阻分流器，可通过 71M6xx3 和脉冲变压 (图 31 所示为该传感器接口的顶层方框图) 的组合连接至 71M6543。71M6xx3 通过脉冲变压器直接从 71M6543 取电，无需专用的供电电路。

71M6xx3 建立与 71M6543 的双向通信，通过串行数据流提供电流采样和辅助信息(例如:传感器温度)。 71M6543 支持多达三个 71M6xx3 隔离传感器。使能远端传感器接口时，两个模拟电流输入引脚重新配置

为数字远端传感器接口。例如，控制位 RMT2_E = 1 时，IADC2-IADC3 模拟引脚重新配置为连接至远端的数字接口引脚。

每个 71M6xx3 远端传感器由以下模块组成：

• 电源，从 71M6543 接收的脉冲产生电源

• 双向数字通信接口

• 分流信号前置放大器

• 22 位 2 阶 Σ-Δ ADC 转换器，带有高精度带隙基准(斩波放大器)

• 温度传感器(用于数字补偿 VREF)

• 熔丝器件，包含部件相关信息

在常规的复用周期内，71M6543 利用 MUX_DIV[3:0] (I/O RAM 0x2100[7:4])决定使能哪个通道。同时，对远端传感器的调制器输出进行采样。每个转换结果在 CE操作时隙写入 CE RAM。

2.2.8.2 71M6543 和 71M6xx3 隔离传感器之间的通信 71M6xx3 的 ADC 定时时钟来自 71M6543 产生的脉冲信号。电源脉冲的产生，以及 71M6543 和 71M6xx3

远端传感器之间的通信协议通过硬件自动完成，用户无需进行任何操作，本数据资料不作详细介绍。

2.2.8.3 71M6xx3 隔离传感器的控制 71M6543可读、写每个 71M6xx3 远端传感器的特定字节信息。

读取数据由 RCMD[4:0]和 TMUXRn[2:0]组合选择。为执行对 71M6xx3 器件的读操作，MPU 首先写

TMUXRn[2:0]字段(其中 n = 2、4、6，分别位于 I/O RAM 0x270A[2:0] MPU 根据所要求的命令和相选择写入 RCMD[4:0] (SFR 0xFC[4:0])。RCMD[4:2]位清零时，操作完成，请

求发送的数据位于 RMT_RD[15:0] (I/O RAM 0x2602[7:0]为 MSB，0x2603[7:0]为 LSB)。操作期间还更新读取奇偶校验位 PERR_RD (SFR 0xFC[6])。如果 MPU 在完成上次读操作之前写入 RCMD[4:0]，则忽略命令。因此，MPU 在继续发出下一条读命令之前必须等待 RCMD[4:2] = 0。

如果正在运行 CE (CE_E=1)，MPU 必须在 CE_BUSY 上升沿之后立即写入 RCMD[4:0] 。RCMD[4:0]必须在下一个 MUX_SYNC 上升沿之前写入。否则，会造成读取数据不正确。

RCMD[4:0]字段分为两个子域：COMMAND=RCMD[4:2]和 PHASE=RCMD[1:0]，如表 4 所示。 .

、

0x270A[6:4]和 0x2709[2:0])。接着，

8 71M6543F/H和 71M6543G/GH 数据资料

命令

相选择器

2.3 数字计算引擎(CE)

CE 是一个专用的 32 位数字信号处理器，用来执行电量计量所需的精确运算。CE运算和处理包括：

• 每个电流采样值与其对应电压采样值相乘，以获得每次采样的电能(与固定的采样时间相乘)。

• 对四个通道的非同步采样所产生的延迟进行算法补偿(不受频率影响)。

• 90°相移(用于无功计算)。

• 脉冲发生器。

• 输入信号频率监测(用于频率和相位信息)。

• 输入信号幅值监测(用于电压跌落检测)。

• 根据校准参数对采样进行缩放处理。

• 根据温度补偿信息对采样进行缩放处理。

2.3.1 CE程序存储器

CE 程序存储在程序存储器(FLASH)。CE 和 MPU 对 FLASH 的公共访问由存储器公用电路控制。每个 CE 指令为 2 字节长度。为 CE 程序分配的闪存空间不得超过 4096 个 16 位字(8KB)。CE 程序在复用器状态 0 开始启动。执行到 HALT 指令时，程序结束。为确保 CE 的正确运行，程序必须在复用周期结束之前执行完毕。

CE 程序必须在闪存地址以 1KB 为边界处开始。71M6543F/H 的 I/O RAM 控制字段 CE_LCTN[6/5:0] (I/O RAM 0x2109[6/5:0])和 71M6543G/GH的 CE_LCTN[6:0] (I/O RAM 0x2109 [6:0])定义哪个 1KB 边界为 CE 代

码的起始地址。所以，第一条 CE 指令位于 71M6543F/H 的 1024*CE_LCTN[5:0]和 71M6543G/GH 的 1024*CE_LCTN[6:0]。

2.3.2 CE数据存储器

CE 和 MPU 共用数据存储器(RAM)。CE 和 MPU 对 XRAM 的公共访问由存储器公用电路控制。CE 最多可访问 3KB 数据 RAM (XRAM)中的全部 5KB，即从 RAM 地址 0x0000 至 0x0C00。

XRAM 可由 FIR 滤波器模块、RTM 电路、CE 和 MPU 访问。分别为 FIR 和 MPU 保留分配的时隙，以防止 CE 访问 XRAM 数据时发生总线冲突。

MPU 读、写 CE 和 MPU 之间共用的 XRAM 是两个处理器之间数据通信的主要途径。 CE 通过支持硬件实现计量运算、脉冲计数和累加。通过 I/O RAM 控制字段 EQU[2:0] (计量公式辅助字段，

I/O RAM 0x2106[7:5])、DIO_PV 位(I/O RAM 0x2457[6])、DIO_PW 位 (辅助脉冲计数，I/O RAM 0x2457[7]) 和 SUM_SAMPS[12:0] (累积辅助，(I/O RAM 0x2107[4:0]和 0x2108[7:0])控制硬件。

使用标准 CE 代码时，每个能量输出的积分时间为 SUM_SAMPS[12:0]/2184.53 (MUX_DIV[3:0] = 7，I/O RAM 0x2100[7:4]。完成累积时，CE 硬件触发 XFER_BUSY 中断。

2.3.3 CE与MPU通信

CE 向 MPU 输出 6 种中断信号:CE_BUSY、XFER_BUSY、XPULSE、YPULSE、WPULSE 和 VPULSE。这些信号在芯片内部已连接至 MPU 中断服务。CE_BUSY 表示 CE 正在处理数据，该信号每个复用帧出现一次。XFER_BUSY 表示 CE 正在更新 CE RAM 的输出区域，累积循环结束时产生中断。CE 执行 HALT 指令后，CE_BUSY 和 XFER_BUSY 自动清零。

XPULSE 和 YPULSE 也可配置成中断，监测电网电压跌落故障、过零和脉冲事件中断。此外，这些信号也可直接输出至 DIO 引脚，CE 提供直接输出。这些信号对应的中断为上升沿触发。

71M6543F/H和 71M6543G/GH数据资料

说明

有功和无功计量公式

推荐的复用器序列

单元

注：

CKTEST

RTM

FLAG

RTM DATA0 (32 bits)

LSB

SIGN

LSB

SIGN

RTM DATA1 (32 bits)

LSB

SIGN

RTM DATA2 (32 bits) RTM DATA3 (32 bits)

0 1

30 31

0 1

30 31

0 1

30 31

0 1

30 31

FLAG

MUX_STATE

MUX_SYNC

CK32

2.3.4 电表公式

71M6543为 CE提供辅助硬件，以支持不同的计量公式。辅助电路通过 I/O RAM 寄存器 EQU[2:0] (公式辅助，I/O RAM 0x2106[7:5])控制。利用计算引擎(CE)固件配置执行表 7 所列公式，完全满足计量需求。同时 EQU[2:0]也含有计量公式及计量相数信息。

表 7. 复用器输入选择

EQU[2:0]*

2 3 4 5

2 单元，3W，3φ ∆ 2 单元，4W， 3φ ∆ 2 单元，4W，3φ "Y"型 3 单元，4W，3φ "Y"型

Element 1

VA ∙ IA VB ∙ IB N/A IA VA IB VB VA(IA-IB)/2 VC ∙IC N/A IA VA IB VB IC VC VA(IA-IB)/2 VB(IC-IB)/2 N/A IA VA IB VB IC VC

VA ∙ IA VB ∙ IB VC ∙ IC IA VA IB VB IC VC (ID)

*当前 71M6543 的 CE 程序支持 EQU[2:0] = 5。关于支持公式 2、3 和 4 的 CE 代码，请联系当地的 Teridian 代表处。

2.3.5 实时监测器(RTM)

CE 含有一个实时监测器(RTM)，可设置为在全速采样速率下监测四个可选的 XRAM。四个监测位置的数据在每次开始执行 CE 时串行输出至 TMUXOUT。RTM 可由 RTM_E (I/O RAM 0x2106[1])使能和禁用。可在 TMU2OUT 引脚获得 RTM 输出时钟，每个 RTM 字需要 35 个周期，含起始位标志，RTM 输出格式请参见

图 8。不使用时，RTM 为低电平。

图 8. RTM 时序

2.3.6 脉冲发生器

71M6543 提供四路脉冲发生器：VPULSE、WPULSE、XPULSE 和 YPULSE，CE 代码通过 XPULSE 和 YPULSE 发生器输出 CE 状态指示，例如：电压跌落状态探测，输出到对应的 DIO 口。所有脉冲均可配置为 MPU 中断。

PLS_INV (I/O RAM 0x210C[0]) 控制位可以切换脉冲的极性。该位置 1 时，脉冲为高电平有效，而非常见的低电平有效。PLS_INV 反转所有脉冲输出极性。

每个脉冲发生器的功能由特定 CE 代码决定，MPU 必须配置与 CE 代码要求一致的脉冲输出功能。例如，在标准 CE 代码中，XPULSE 用来产生过零信号，YPULSE用来产生 SAG信号。

71M6543F/H 和 71M6543G/GH数据资料

过零脉冲常用于产生一个中断，使软件能够修正实时时钟，以及针对晶振老化进行调节，前提是电网频率

足够精确和稳定。SAG 脉冲通常用在交流电源跌落时产生预警中断，MPU 即可在 V3P3SYS 电压下降之前将重要信息(比如电量)存入外部 EEPROM。

2.3.6.1 XPULSE和YPULSE CE 产生的脉冲可输出至 XPULSE 和 YPULSE 脉冲输出引脚，SEGDIO6 和 SEGDIO7 引脚分别用于这些

脉冲。一般而言，XPULSE和 YPULSE 输出可在每个 CE代码周期更新一次。详细信息参见第 120 页 5.4 节 CE 接口说明。

2.3.6.2 VPULSE和WPULSE 参见图 9，每个 CE 代码周期，硬件将 WPULSE 和 VPULSE 输出符号位保存在一个 8 位 FIFO 中，并以规

定的间隔输出。这样 CE 代码就需要在其执行完之前计算 VPULSE 和 WPULSE 输出，并依靠硬件将其分配至复用帧。如图 9 所示，FIFO 在每个复用帧开始时复位。从图 9 还可以看出 I/O RAM 寄存器

PLS_INTERVAL[7:0] (I/O RAM 0x210B[7:0])控制到第一个脉冲更新之间的延迟，以及随后更新之间的间隔。 PLS_INTERVAL[7:0]寄存器的 LSB 等于 4 个 CK_FIR 周期(如果 PLL_FAST = 1 且 ADC_DIV = 0，CK_FIR

通常为 4.9152MHz，但也可能是其它 CK_FIR 频率；参见表 71 中的 ADC_DIV 定义) 。如果 PLS_INTERVAL[7:0] = 0，FIFO禁用，脉冲输出由 CE 更新。

以 CK_FIR 时钟周期为单位的 MUX 帧持续时间由下式决定：如果 PLL_FAST=1:

MUX frame duration in CK_FIR cycles = [1 + (FIR_LEN+1) * (ADC_DIV+1) * (MUX_DIV)] * [150 / (ADC_DIV+1)]

如果 PLL_FAST=0:

MUX frame duration in CK_FIR cycles = [3 + 3*(FIR_LEN+1) * (ADC_DIV+1) * (MUX_DIV)] * [48 / (ADC_DIV+1)]

以 CK_FIR 时钟周期为单位的 PLS_INTERVAL[7:0]计算如下：

PLS_INTERVAL[7:0] = floor ( Mux frame duration in C K _FIR cycles / CE pulse updates per Mux frame / 4 )

由于 FIFO 在每个复用帧开始时复位，用户必须指定 PLS_INTERVAL[7:0]，CE 在复用帧结束之前完成脉冲更新。例如，71M6543 CE 代码在每个复用周期更新 6 次输出，如果复用间隔为 1950 个 CK_FIR 时钟周期长，适用于该间隔的理想值为 1950/6/4 = 81.25。然而，如果 PLS_INTERVAL[7:0] = 82，如果第 6 次输出过迟，将丢失数据。这种情况下，PLS_INTERVAL[7:0]的合理数值为 81 (即四舍五入结果)。

由于 PLS_INTERVAL[7:0] 间隔 T

为：

的

一个 LSB 等于 4 个 CK_FIR 时钟周期，以 CK_FIR 时钟周期为单位的脉冲时间

= 4*PLS_INTERVAL[7:0]

如果使能 FIFO (即 PLS_INTERVAL[7:0] ≠ 0，硬件也提供脉宽调整功能，由寄存器 PLS_MAXWIDTH[7:0] (I/O RAM 0x210A)

LED)。PLS_MAXWIDTH[7:0]决定以 CK_FIR 时钟周期为单位的最大负脉冲宽度 T

实现

。默认配置下，WPULSE 和 VPULSE 为负脉冲(即低电平脉冲，通过灌电流驱动

，取决于脉冲间隔 T

MAX

计算公式如下：

= (2 * PLS_MAXWIDTH[7:0] + 1) * TI

MAX

如果 PLS_MAXWIDTH = 255 或 PLS_INTERVAL = 0，则不执行脉宽检查，脉冲默认为 50%占空比。

，

脉冲极性可由控制位 PLS_INV (I/O RAM 0x210C[0])

控制

反转。置位 PLS_INV 时，脉冲为高电平有效。

PLS_INV 默认值为零，低电平有效。

71M6543F/H和 71M6543G/GH数据资料

CK32

MUX_DIV Conversions (MUX_DIV=4 is shown)

Settle

ADC MUX Frame

MUX_SYNC

150

WPULSE

S1S

2S3S4S5

CE CODE

RST

W_FIFO

4*PLS_INTERVAL

2. If WPULSE is low longer than (2*PLS_MAXWIDTH+1) updates, WPULSE will be raised until the next low-going pulse begins.

3. Only the WPULSE circuit is shown. The VARPULSE circuit behaves identically.

4. All dimensions are in CK_FIR cycles (4.92MHz).

5. If PLS_INTERVAL=0, FIFO does not perform delay.

4*PLS_INTERVAL

4*PLS_INTERVAL 4*PLS_INTERVAL

1. This example shows how the FIFO distributes 6 pulse generator updates over one MUX frame.

WPULSE 和 VPULSE 脉冲分别输出连接至 SEGDIO0/WPULSE 和 SEGDIO1/VPULSE (引脚 45 和 44)。

脉冲也可以从 OPT_TX 引脚 53 输出(详情参见 OPT_TXE[1:0] 、I/O RAM 0x2456[3:2])。

图 9. 脉冲发生器 FIFO 时序

2.3.7 CE功能综述

每个复用周期内 ADC 对每个通道进行一次采样，图 10 所示为 MUX_DIV[3:0] = 7 (I/O RAM 0x2100[7:4])时，一个复用周期内的采样时序。

一个累积周期内处理的采样数量由 I/O RAM 寄存器 SUM_SAMPS[12:0] (I/O RAM 0x2107[4:0] 控制。每个能量输出的积分时间为：

SUM_SAMPS[12:0] / 2184.53，其中 2184.53 为采样率，单位为 Hz

例如，SUM_SAMPS[12:0] = 2184 时，每个累积周期建立 2184 个复用采样，持续时间为 2184/2184.53 =

0.9998 秒。完成累积周期后， XFER_BUSY 中断通知 MPU 有更新的累积数据。累积周期的标称长度 (1000 ms)与实际长度 999.8 ms 之间存在细小差异(0.025%)，在 CE 代码中予以考虑，没有实质性的影响。

和

0x2108[7:0])

71M6543F/H 和 71M6543G/GH数据资料

MUX

STATE

CK32

(32768 Hz)

0 31 2

MUX_DIV = 7 Conversions

Settle

Multiplexer Frame (15 x 30.518 µs = 457.8 µs)

30.5 µs

61.04 µs

4 5 6

61.04 µs 61.04 µs

XFER_BUSY

Interrupt to MPU

20ms

833ms

图 10. 复用周期内采样(帧)

每个复用周期结束时，都可以通过 CE_BUSY 中断通知 MPU 状态寄存器已更新，例如电压跌落数据和数字化的输入信号。

图 11 所示为 SUM_SAMPS[12:0] = 1819 (I/O RAM 0x2107[4:0]和 0x2108[7:0])个累积周期，每个采样周期

457.8μs 包括 1819 个样本，随后是 XFER_BUSY 中断。本例为 50Hz 信号采样情况，具体的电网频率与 SUM_SAMPS[12:0]无关。此外，并非必须从电网电压过零点开始采样，累积周期也无需是信号周期的整数倍。

图 11. 累积间隔

71M6543F/H和 71M6543G/GH数据资料

频率

000

4.9152 MHz

011

614.4 kHz

100

111

2.4 80515 MPU核

71M6543 集成了 80515 MPU (8 位、8051 兼容)，大多数指令可以在一个时钟周期完成。因此 4.9MHz 主频相当于 4.9 MIPS 的处理能力。80515 架构消除了冗余总线状态，指令读取和执行并行执行。通常情况下，机器周期与存储周期对齐，因此，大多数单字节指令在单个机器周期(MPU 时钟周期)内完成，相对于相同时钟频率的 Intel

表 8 中 CKMPU 是 MCK 时钟(19.6608MHz)的分频输出，分频比通过 MPU_DIV[2:0] (I/O RAM 0x2200[2:0])

MPU 时钟分频器设置。处理器时钟速率可以根据实际应用需求(表计计算、AMR 管理、存储器管理、LCD 驱动管理和 I/O 管理)通过 MPU_DIV[2:0]进行调整，如表 8 所示。

8051 速率提升了 8 倍(MIPS)。

表 8. CKMPU 时钟频率

MPU_DIV [2:0]

CKMPU

001 2.4576 MHz 010 1.2288 MHz

101 110

307.2 kHz

作为 Teridian 演示程序的一部分，我们提供根据内部 32 位计算引擎(CE)产生的结果进行测量和计量的 MPU 函数，帮助用户缩短设计周期。

2.4.1 存储器架构和寻址

80515 MPU 核心采用 Harvard 架构，代码和数据空间相隔离。80515 中的存储器管理与工业标准 8051 类似。有三个存储区域:程序存储器(闪存，MPU 和 CE 共用)、外部 RAM (数据 RAM，CE 和 MPU 共用，配置或 I/O RAM)、内部数据存储器(内部 RAM)。表 9 列出了存储器映射。

程序存储器 80515 可寻址高达 64KB 程序存储空间(0x0000 至 0xFFFF)。MPU 取指令或执行 MOVC 操作时，进行存储

器读操作。从复位或低功耗状态唤醒后，MPU 从程序存储器的地址 0x0000 开始执行。程序存储器的低地址部分包括

复位和中断向量。中断向量以 8字节间隔分布，从 0x0003开始。 MPU外部数据存储器(XRAM)

不管是内部还是外部数据存储器，物理地址均在 71M6543 器件内部。本文提及的外部数据存储器只是相对于 80515 MPU 内核而言。

从地址 0x0000 开始的 5KB RAM 由 CE 和 MPU 共用。CE 通常使用前 1KB，为 MPU 保留 4KB。不同版本的 CE 代码，所占用的存储空间不同。准确数据请查阅具体版本代码的说明文档。

如果 MPU 覆盖 CE 的工作 RAM，CE 输出可能破坏。如果 CE 禁用，MUX_DIV[3:0] ≠ 0(I/O RAM0x2100[7:3])时，RAM 的前 0x40 字节仍然不可用，因为 71M6543 ADC 原始数据会更新到这

些地址。设置 MUX_DIV[3:0] = 0 禁用 ADC 输出，防止 CE 覆盖 RAM 的前 0x40字节。

此外，MUXn_SEL[3:0]值必须在MUX_DIV[3:0]写操作

之后

写入。

71M6543F/H 和 71M6543G/GH数据资料

地址

十六进制

存储器技术

存储器类型

名称

典型用途

存储器大小

字节

MPU 执行 MOVX @Ri,A 或 MOVX @DPTR,A 指令时，80515 写外部数据存储器。MPU 通过执行 MOVX A,@Ri 或 MOVX A,@DPTR 指令(PDATA, SFR 0xBF 为 MOVX A,@Ri 指令提供高 8 个字节)读外部数据存储

器。内部和外部存储器映射

表 9 中列出了各种存储器件的地址、类型、用途及大小。

表 9. 存储器映射

(

0000-FFFF

0000-13FF

2000-27FF

2800-287F

0000-00FF

MOVX寻址有两种类型的指令，区别在于提供 8位或 16 位外部数据 RAM 的间接地址。

第一种类型中，MOVX A,@Ri，当前寄存器组的 R0 或 R1 提供地址的 8 个低位。地址的 8 个高位由 PDATA SFR 指定。这种方法允许用户按页存取(256页，每页 256 字节)外部数据 RAM 的整个范围。

第二种类型 MOVX 指令中，MOVX A,@DPTR，数据指针产生一个 16 位地址。这种形式在存取非常大的数据数组(高达 64 KB)时，由于无需额外指令来设置地址的 8 个高位，所以更快、更高效。

)

闪存非易失程序存储器

静态 RAM 易失

静态 RAM 静态 RAM 易失内部 RAM 部分 80515 核

非易失

(电池)

外部 RAM

(XRAM)

配置 RAM (I/O

RAM)

配置 RAM (I/O

RAM)

MPU 程序和非易失

CE 程序(在 1KB边

CE 和 MPU 共用

硬件控制

电池备份缓存存储

数据

界)

器

(

64 KB

最大 3 KB.

5 KB

2 KB

128 256

)

可以混合使用两种类型的 MOVX，为用户提供四个独立的数据指针，两个直接寻址，两个按页存取，可寻址整个 64KB 外部存储器范围。

双数据指针双数据指针加快了数据块搬移。标准 DPTR 为 16 位寄存器，用于寻址外部存储器或外设。在 80515 核中，

标准数据指针为 DPTR，第二个数据指针为 DPTR1。数据指针选择位位于 DPS 寄存器的 LSB (DPS[0], SFR 0x92)。DPS[0] = 0 时选择 DPTR，DPS[0] = 1 时选择 DPTR1。

用户通过改变 DPS 寄存器的 LSB 实现指针之间的切换。数据指针中的数值不受 DPS 寄存器的 LSB 影响。所有 DPTR 相关指令将使用当前的有效 DPTR 数值。

有些编译器不支持第二个数据指针。

DPTR1 对于数据搬迁非常有用，相对于从寄存器重新加载 DPTR，它可使此类操作更快。如果在中断服务程序中使用 DPTR1 时，必须保存并恢复 DPS 延长了中断响应时间。

通过在 Keil 编译器项目设置中选择 Evatronics R80515 核，以及使用编译器指令“MODC2”，可在特定的库中使能双数据指针。

、

DPTR 和 DPTR1，增大了堆栈使用量，同时也

71M6543F/H和 71M6543G/GH数据资料

地址范围直接寻址

间接寻址

十六/二

进制

位寻址

字节寻址

二/十六

进制

X000

X001

X010

X011

X100

X101

X110

X111

PDATA 寄存器(SFR 0xBF)提供了另一种数据指针(USR2)，定义了使用指令 MOVX A,@Ri 或 MOVX @Ri,A 读/写 XDATA 时的 16 位地址的高字节。

内部数据存储器映射和存取 80515 内部有 256 字节(0x00 至 0xFF)的数据存储器。内部数据存储器地址始终为单字节宽，表 10 列出了

内部数据存储器映射。特殊功能寄存器(SFR)占用高 128 个字节。内部数据存储器的SFR区域

内部RAM必须使用间接寻址存取。低 128 字节包含工作寄存器和位寻址存储器。低 32 字节形成 4 组八寄存器(R0-R7)组。程序存储器状态字的两位(PSW 一块位寻址存储器空间，位地址为 0x00-0x7F。低 128 字节中的全部字节通过直接或间接寻址存取。

表 10. 内部数据存储器映射

0x80 0xFF 0x30 0x7F 0x20 0x2F

0x00 0x1F

特殊功能寄存器(SFR)

，

SFR 0xD0)选择使用哪组寄存器。接下来的 16 字节形成

字节寻址区域

位寻址区域

工作寄存器组 R0…R7

只能通过直接寻址

RAM

使用，该区域的

2.4.2 特殊功能寄存器(SFR)

特殊功能寄存器的映射如表 11 所示。 SFR 存储器空间中只有少数几个地址被占用，其它无效。对未生效的地址进行读操作将返回未定义的数据，

写操作无影响。71M6543 所特有的 SFR 以它均为字节寻址。

粗体表示。地址为 0x80、0x88、0x90 等寄存器位可寻址，其

表 11. 特殊功能寄存器映射

INTBITS VSTAT

E8 IFLAGS

D0 C8

B0 P3 A8

90 P1 DIR1 88

WDCON

PSW

T2CON

IRCON

IEN1 IP1 S0RELH S1RELH PDATA

IEN0 IP0 S0RELL

P2 DIR2 DIR0

S0CON S0BUF IEN2 S1CON S1BUF S1RELL

TCON TMOD TL0 TL1 TH0 TH1 CKCON

P0 SP DPL DPH DPL1 DPH1 PCON

FLSHCTL

DPS

RCMD SPI_CMD

ERASE

FL_BANK

EEDATA EECTRL

PGADR B7

F7 EF

D7 CF

71M6543F/H 和 71M6543G/GH数据资料

名称

地址

十六进制

复位值

十六进制

说明

页码

S1BUF

IEN0

2.4.3 通用 80515 特殊功能寄存器

表 12列出了通用 80515 SFR的位置、说明及默认值。关于寄存器的更多说明，可参见表中所列页码。

表 12. 通用 80515 SFR—地址和复位值

DPL DPH DPL1 DPH1 PCON TCON TMOD TL0 TL1 TH0 TH1 CKCON P1 DPS S0CON S0BUF IEN2 S1CON

S1RELL P2

IP0 S0RELL

IEN1 IP1 S0RELH S1RELH PDATA IRCON T2CON PSW WDCON A B

(

)

0x80 0xFF 0x81 0x07 0x82 0x00 0x83 0x00 0x84 0x00 0x85 0x00 0x87 0x00 0x88 0x00

0x89 0x00 0x8A 0x00 0x8B 0x00 0x8C 0x00 0x8D 0x00 0x8E 0x01

0x90 0xFF

0x92 0x00

0x98 0x00

0x99 0x00 0x9A 0x00 0x9B 0x00 0x9C 0x00 0x9D 0x00 0xA0 0xFF 0xA8 0x00 0xA9 0x00 0xAA 0xD9 0xB0 0xFF 0xB8 0x00 0xB9 0x00 0xBA 0x03 0xBB 0x03 0xBF 0x00 0xC0 0x00 0xC8 0x00 0xD0 0x00 0xD8 0x00 0xE0 0x00 0xF0 0x00

)

端口 0 堆栈指针数据指针，低 0 数据指针，高 0 数据指针，低 1 数据指针，高 1 UART 速度控制定时器/计数器控制定时器/模式控制定时器 0，低字节定时器 1，低字节定时器 0，高字节定时器 1，高字节时钟控制(展宽=1) 端口 1 数据指针选择寄存器串口 0，控制寄存器串口 0，数据缓存器中断使能寄存器 2 串口 1，控制寄存器串口 1，数据缓存器串口 1，重装载寄存器，低字节端口 2 中断使能寄存器 0 中断优先级寄存器 0 串口 0，重装载寄存器，低字节端口 3 中断使能寄存器 1 中断优先级寄存器 1 串口 0，重装载寄存器，高字节串口 1，重装载寄存器，高字节用于 MOVX@Ri 的地址高字节—也称为 USR2 中断请求控制寄存器用于 INT2 和 INT3 的极性程序状态字波特率控制寄存器(仅使用 WDCON[7]位) 累加器

B 寄存器

35 34 34 34 34 34

35, 38

41 39 39 39 39 39 35 35 31 37 36 41 38 36 36 35 41 43 36 35 41 43 36 36 31 42 42 34 36 34 34

71M6543F/H和 71M6543G/GH数据资料

符号

功能

RS1

所选组位置

0x18 – 0x1F

RS0

–

累加器(ACC, A, SFR 0x E0)： ACC 为累加器寄存器，大多数指令使用累加器保存操作数。累加器相关指令的助记法将累加器记为 A，而

非 ACC。 B寄存器(SFR 0xF0)：

B 寄存器用于乘、除指令的过渡，亦可作为中间结果寄存器保存临时数据。程序状态字(PSW, SFR 0xD0 )：

该寄存器包含各种标识和控制位，用于选择寄存器组(见表 13)。

表 13. PSW 位功能(SFR 0xD0)

PSW位

进位标识。用于 BCD 操作的辅助进位标识。用户可使用通用 Flag 0。.

请勿将 F0 与 CESTATUS 寄存器中的 F0 标识混淆。

寄存器组选择控制位。RS1和 RS0 的内容选择工作寄存器组：

RS1/RS0

00 01 10

第 0 组第 1 组第 2 组第 3 组

0x00 – 0x07

0x08 – 0x0F

0x10 – 0x17

溢出标识。用户定义标识。

奇偶标识，受硬件影响，指示累加器中 1位的奇、偶数，即奇偶性。

堆栈指针(SP, SFR 0x81): 堆栈指针为 1 字节寄存器，复位后初始化为 0x07。该寄存器在 PUSH 和 CALL 指令之前递增，即实际应用

中堆栈从位置 0x08 开始。数据指针：

数据指针(DPTR 和 DPRT1)为 2 字节宽。低字节部分分别为 DPL (SFR 0x82)和 DPL1 (SFR 0x84)。高字节分别为 DPH (SFR 0x83)和 DPH1 (SFR 0x85)。数据指针可作为两个寄存器(例如 MOV DPL, #data8)赋值。它们一般用于存取外部代码或数据空间(例如分别为 MOVC A,@A+DPTR 或 MOVX A,@DPTR)。

程序计数器：程序计数器(PC)为 2 字节宽，复位后初始化为 0x0000。该寄存器在执行指令或操作程序存储器的数据时自

动递增。端口寄存器：

SEGDIO0 至 SEGDIO15 由特殊功能寄存器 P0、P1、P2 和 P3 控制，如表 14 所示。SEGDIO15 以上由 I/O RAM 中的 LCD_SEGDIOn[ ]控制。由每个 SFR Pn 寄存器的上半字节控制输入/输出方向，下半字节为 DIO 状态数据，可通过一次写操作配置指定 DIO 引脚的方向并设置其输出值，有利于实现位脉冲接口。向

DIO_DIR 位写 1，将 DIO 配置为输出；写 0 将其配置为输入。向 DIO 位写 1，使对应引脚为高电平(V3P3)；写 0 使对应引脚为低电平(GND)。更多详情请参见第 2.5.10节数字 I/O。

71M6543F/H 和 71M6543G/GH数据资料

名称

地址

展宽值

读信号宽度

写信号宽度

表 14. 端口寄存器(SEGDIO0-15)

SFR

P0 P1 P2 P3

芯片端口 P0-P3 为双向端口，对应 SEGDIO0-15 引脚。每个端口由锁存(SFR P0 至 P3)、输出驱动器和输入缓冲器组成，因此 MPU 可通过其中任意端口输出或读取数据。即使 DIO 引脚配置为输出，MPU 仍可读取该引脚状态，例如，在 CE 控制下通过 DIO 引脚对脉冲计数。

SEGDIO0-15 上电默认配置为输入，并且未使能。必须写 PORT_E = 1 (I/O RAM 0x270C[5])才能使能 SEGDIO0-15。默认 PORT_E = 0，防止 SEGDIO0-15 上电复位时可能发生的短时间输出瞬态脉冲。

时钟展宽(CKCON[2:0], SFR 0x8E) CKCON[2:0] (SFR 0x8E)寄存器定义访问外设时 MOVX 指令的展宽存储周期。对于 71M6543，该寄存器的

实际值确保 CE、MPU 和 SPI 之间对 XRAM 的访问。为了获得最佳性能，CKCON[2:0]的默认设置(001)应该更改为 000。

表 15

列出了展宽值在 0 至 7 范围设置时，外部存储器接口的信号变化。信号宽度以 MPU 时钟周期计数，

下表中用

粗体标记 CKCON[2:0] (001)字段复位后的状态，以扩展值 1 执行 MOVX 指令。

SFR

80 90 A0 B0

D7 D6 D5 D4 D3 D2 D1 D0

DIO_DIR[3:0] DIO[3:0] DIO_DIR[7:4] DIO[7:4]

DIO_DIR[11:8] DIO[11:8]

DIO_DIR[15:12] DIO[15:11]

表 15. 展宽存储周期宽度

CKCON[2:0]

000 0 1 1 2 1

001 1 2 2 3 1

010 2 3 3 4 2 011 3 4 4 5 3 100 4 5 5 6 4 101 5 6 6 7 5 110 6 7 7 8 6 111 7 8 8 9 7

memaddr memrd memaddr memwr

2.4.4 指令集

支持通用 8051 微控制器的所有指令。71M654x 单。

软件用户指南

(SUG)提供了指令集及相关操作码的完整清

2.4.5 80515 低功耗模式

80515 核提供两种低功耗模式：空闲模式和关断模式。通过设置 PCON SFR 寄存器(SFR 0x87)中的相应控制位使能低功耗模式。

空闲模式下 MPU 暂停工作，中断、定时器和串口继续保持有效。空闲模式下，中断事件可自动终止空闲模

式。完成中断处理后，继续从设置空闲模式的指令之后执行程序。如需进入空闲模式，固件必须置位

PCON SFR 寄存器(SFR 0x87)中的 IDL 位(第 0 位)。

71M6543F/H和 71M6543G/GH数据资料

第7位

第6位

第5位

第4位

第3位

第2位

第1位

第0位

SMOD

- - - - -

IDL

注：

SMOD

2.4.6 UART。

使用定时器

使用内部波特率发生器

合理使用空闲模式，可明显降低 MPU 核的功耗。所节省的功耗量取决于空闲状态所占的时间百分比。由于会频繁发生某些中断，终止空闲状态，为了有效利用空闲模式节省功耗，可以在 MPU 后台处理主程序中放

置一个软件循环，必要时将其置于空闲模式。该循环监测到某一位时触发空闲模式，退出循环。频繁发生的中断会终止空闲状态，但当控制程序返回到空闲循环程序时，又立即进入空闲模式。只有必要的中断才

能控制退出空闲模式，并且相关的中断服务程序必须置位，终止空闲循环程序。关断模式将暂停 MPU 和外设工作，通过硬件复位或外部中断事件进入关断模式。为了进入关断模式，固件

必须置位 PCON SFR 寄存器(SFR 0x87)中的 PD 位(第 1 位)。

表 16. 80515 PCON SFR 寄存器(SFR 0x87)

SMOD 位与电源管理无关。

有关

位的详细介绍，请参考

2.4.6 UART

71M6543具有 UART (UART0)，可设置为与各种 AMR 模块及其它外部器件通信。第二个 UART (UART1) 连接至光电接口，在第 57 页 2.5.9 部分详细说明 UART 和光电接口。

UART 为专用 2 线串口，可与外部主控处理器以高达 38,400 bps (MPU 时钟 = 1.2288MHz 时)的速率通信。 RX 和 TX UART0工作如下：

• UART0 RX：该引脚用于串行数据输入，符合 RS-232 标准，字节以 LSB 在前输入。

• UART0 TX：该引脚用于串行数据输出，字节以 LSB 在前输出。

71M6543提供丰富的 UART 寄存器，用于控制和缓存数据。 SxBUF 寄存器既作为发送缓存器，又作为接收缓存器(S0BUF

，

SFR 0x99 用于 UART0，S1BUF，SFR 0x9C 用于 UART1)。MPU 写入时，SxBUF 作为发送缓存器；MPU 读取时，作为接收缓存器。向发送缓存器写数据，对应 UART 开始发送。可从接收缓存器读取接收到的数据，两个 UART 可同时发送、接收数据。

WDCON[7] (SFR 0xD8)选择使用定时器 1还是内部波特率发生器。所有 UART均可使能奇偶校验、奇/偶校验、2 个停止位/1 个停止位和 XON/XOFF 选项，通信波特率范围：300~38400 bps。表 17 给出了波特率的计算方法，表 18 列出了可选的 UART 工作模式。

表 17. 波特率发生器

UART0 UART1

smod

2 N/A

(WDCON[7] = 0)

* f

/ (384 * (256-TH1))

CKMPU

smod

* f

CKMPU

/(32 * (210-S1REL))

CKMPU

(WDCON[7] = 1)

/(64 * (210-S0REL))

S0REL 和 S1REL 包含 10 位数值，数据分别来自定时器重新装载寄存器(S0RELL、S0RELH、S1RELL

、

S1RELH 地址分别为 S FR 0xAA、SFR 0xBA、FR 0x9D 和 SFR 0xBB)。SMOD 为 SFR PCON 寄存器(SFR 0x87) 中的 SMOD 位。TH1(SFR 0x8D)为定时器 1 的高字节。

71M6543F/H 和 71M6543G/GH数据资料

模式

位符号

功能

S0CON[7]

SM0

模式说明

S0CON[6]

SM1

S0CON[5]

SM20

S0CON[4]

REN0

S0CON[3]

TB80

表 18. UART 模式

N/A

起始位，8 个数据位、停止位、可变波特

率(内部波特率发生器或定时器 1)。起始位，8 个数据位、奇偶校验、停止

位、固定波特率，1/32 或 1/64 f

UART 0 UART 1

起始位，8 个数据位、奇偶校验、停止位、可变波特率(内部波特率发生器)。

起始位，8 个数据位、停止位、可变波特率(内部波特率发生器)。

N/A

。

CKMPU

起始位，8 个数据位、奇偶校验、停止

位、可变波特率(内部波特率发生器或定

N/A

时器 1)。

发送数据的奇偶校验可通过累加器的 P 标识获得。7 位带奇偶校验的串行模式:如 FLAG 通讯协议，可通过设置和读取 8 位输出数据中的第 7 位实现。7 位不带奇偶校验的串行模式，可将第 7 位固定置 1。通过设置和读取第 9 位，模拟带奇偶校验的 8 位串行模式，利用 S0CON (SFR 0x98)和

S1CON (SFR 0x9B)寄存器中的控制位 TB80 (S0CON[3])和 TB81 (S1CON[3])进行发送操作，

S1CON[2] 中的 RB81 用于接收操作。

接收数据时，所有支持的工作模式都对输入位流进行过采样。在每位持续时间的中间位置对其采样三次。

该技术允许接收波特率偏离标称值 3.5%。接收的第 9 位(对于 UART0 为模式 3，对于 UART1 为模式 A)可作为多处理器系统中处理器通信之间的握

手信号。这种情况下，从机将 SM20 (S0CON[5]) (UART0)或 SM21 (S1CON[5] (UART1)置 1。主机输出从地址时，将第 9 位设为 1，使所有从机中的串口接收中断。从机将接收到的地址与本身地址进行比较。如果地址匹配，从机清除 SM20 或 SM21 位，并接收剩余消息，其它从处理器忽略此消息。寻址从处理器后，主处理器将第 9 位设为 0，输出剩余消息，产生从机串口接收中断。

UART0和 UART1 的功能分别取决于串行端口控制寄存器 S0CON、S1CON (如表 19 和表 20 所示)和 PCON 寄存器(如表 21 所示)。

虽然TI0、RI0、TI1 和RI1 位于SFR寻址字节中，但须

位操作中清除这些字节。因为位操

避免

作由“读-修改-写”字节的硬件宏实现。如果在读操作之后、写操作之前发生中断，会错误地清除标识。

清除这些标识位的正确方式是写一个掩码，其中除被清除位为零外，其它位均为 1。标识位写 1 将被硬件忽略。

表 19. S0CON (UART0)寄存器(SFR 0x98)

SM0 和 SM1 位设置 UART0 模式：

0 N/A 0 0 1

2 3

8 位 UART 9 位 UART 9 位 UART

SM0 SM1

0 1 1 0 1 1

使能多机通信功能。如置位，使能串行接收。由软件清除，禁用接收。模式 2 和 3 中发送数据的第 9 位。由 MPU 置位或清除，取决于要实现的

功能(奇偶校验、多处理器通信等)。

71M6543F/H和 71M6543G/GH数据资料

位符号

功能

S0CON[2]

RB80

S0CON[1]

TI0

S0CON[0]

RI0

位符号

功能

S1CON[7]

UART1

模式说明

波特率

S1CON[5]

SM21

S1CON[4]

REN1

S1CON[3]

TB81

S1CON[2]

RB81

S1CON[1]

TI1

S1CON[0]

RI1

位符号

功能

模式 2 和 3 中接收数据的第 9 位。模式 1 中，SM20 为 0，RB80 为停止位。模式 0 中，不使用该位。必须由软件清除。

发送中断标识；完成一次串行传输后由硬件置位。必须由软件清除(见上文提示)。

接收中断标识；完成一次串行接收后由硬件置位。必须由软件清除(见上文提示)。

表 20. S1CON (UART1)寄存器(SFR 0x9B)

设置

的波特率和模式。

0 1

A B

9 位 UART 可变 8 位 UART 可变

使能多机通信功能。如置位，使能串行接收。由软件清除，禁用接收。模式 A 中发送数据的第 9 位。由 MPU 置位或清除，取决于要实现的功能

(奇偶校验、多处理器通信等)。模式 A 和 B中发送数据的第 9 位。模式 B 中，如果 SM21 为 0，RB81 为停

止位。必须由软件清除。发送中断标识，完成一次串行传输后由硬件置位。必须由软件清除(见上文

提示)。接收中断标识，完成一次串行接收后由硬件置位。必须由软件清除(见上文

提示)。

表 21. PCON 寄存器位说明(SFR 0x87)

PCON[7] SMOD

SMOD 置位时波特率翻倍。

2.4.7 定时器和计数器

80515 有两个 16 位定时器/计数器寄存器:定时器 0 和定时器 1。这些寄存器可配置为计数或定时功能。定时器模式下，寄存器在每个机器周期递增，即每 12 个 MPU 时钟周期加 1。计数器模式下，每次在相应

输入信号 T0 或 T1 (T0 和 T1 为定时器输入，来自于特定的 DIO 引脚，参见第 2.5.10 节数字 I/O)观察到下降沿时，寄存器递增。由于识别一次 1 至 0 跳变需要 2 个机器周期，所以最大输入计数率为 1/2 时钟频率 (CKMPU)。对占空比没有限制，然而为了正确识别 0 或 1 状态，输入应稳定至少 1 个机器周期。

定时器 0 和定时器 1 有四种工作模式可供选择，如表 22 和表 23 所示。TMOD (SFR 0x89)寄存器(见表 24) 用于选择相应模式。定时器或计数器功能由 TCON (SFR 0x88)寄存器控制，如表 25 所示。TCON 寄存器中的 TR1 (TCON[6])和 TR0 (TCON[4])分别是定时器 1 和定时器 0 的启动位。

71M6543F/H 和 71M6543G/GH数据资料

模式

功能

定时器

模式

定时器

模式

定时器

模式

定时器

模式

位符号

功能

定时器/计数器

TMOD[7]

Gate

定时器/计数器

TMOD[3]

Gate

表 22. 定时器/计数器模式说明

M1 M0

0 0

0 1 1 0

1 1

模式 3 中，TL0 受 TR0 和门控位影响，溢出标志位 TF0；TH0 受 TR1 位影响，溢出标志位 TF1。

表 23 给出了定时器 0 和定时器 1 允许的工作模式组合。

模式 0 13 位计数器/定时器模式，低 5 位位于 TL0 或 TL1 (SFR 0x8A

0x8B)寄存器，其余 8 位位于 TH0 或 TH1 (SFR 0x8C

器(分别为定时器 0 和定时器 1)。TL0 和 TL1 的 3个位固定为零。模式 1 16位计数器/定时器模式。模式 2 8 位自动重装载计数器/定时器。重装载值保存在 TH0 或 TH1，TL0 或

TL1 每个机器周期递增。TL(x)溢出时，TH(x)中的值被复制至 TL(x) (其

中，x 在计数器/定时器 0 时为 0，在计数器/定时器 1 时为 1)。模式 3 如果定时器 1的 M1 和 M0置 1，定时器 1 停止。

如果定时器 0 的 M1 和 M0 置 1，定时器 0 作为两个独立的 8 位定时器/

计数器。

表 23. 定时器/计数器模式组合

0 0 0 -

0 允许允许允许 1 允许允许允许 2 不允许不允许允许

表 24. TMOD 寄存器位说明(SFR 0x89)

1 1

或

SFR

SFR 0x8D)寄存

如果 TMOD[7]置位，使能计数器 1 的外部输入信号控制。TCON 寄存器(SFR

TMOD[6] C/T

TMOD[5:4] M1:M0

TMOD[2] C/T

TMOD[1:0] M1:M0

0x88)中的 TR0 位也必须置位，允许计数器 0 递增。如此设置时，计数器 0 将根据对应的一个或多个 SEGDIO2-11 引脚信号的下降沿递增，如 DIO_R2 至

DIO_R11 寄存器内容规定。参见第 2.5.10 节数字 I/O 和 LCD 段驱动器和表

47。

定时器或计数器的功能选择位。置 1时，执行计数器操作。清 0 时，对应的寄存器作为定时器。

选择定时器/计数器 0 的模式，如表 22 所示。

如果 TMOD[3]置位，使能计数器 0 的外部输入信号控制。TCON 寄存器(SFR 0x88)中的 TR1 位也必须置位，以允许计数器 1 递增。如此设置时，计数器 1 将会根据对应的一个或多个 SEGDIO2-11 引脚信号的下降沿递增，如 DIO_R2 至 DIO_R11 寄存器内容规定。参见第 2.5.10 节数字 I/O 和 LCD 段驱

动器和表 47。

定时器或计数器的功能选择位。置 1 时，执行计数器操作。清 0 时，对应的寄存器作为定时器。

选择定时器/计数器 1 的模式，如表 22 所示。

71M6543F/H和 71M6543G/GH数据资料

位符号

功能

TCON[7]

TF1

TCON[6]

TR1

TCON[3]

IE1

TCON[0]

IT0

表 25. TCON 寄存器位功能(SFR 0x88)

TCON[5] TF0

TCON[4] TR0

TCON[2] IT1 TCON[1] IE0

定时器 1 溢出标识位，由硬件置位。该位可由软件清零，或响应中断处理时硬件自动清零。

定时器 1 运行控制位。如清零，定时器 1停止。定时器 0 溢出标志位，由硬件置位。该位可由软件清零，或响应中断处理

时硬件自动清零。定时器 0 运行控制位。如清零，定时器 0停止。在外部引脚 int1 监测到下降沿时，通过硬件置位中断 1 边沿标志位。响应

中断处理时硬件自动清零。中断 1 类型控制位。选择输入引脚的下降沿或低电平触发中断。在外部引脚 int0 监测到下降沿时，通过硬件置位中断 0 边沿标志位。响应

中断处理时硬件自动清零。中断 0 类型控制位。选择输入引脚的下降沿或低电平触发中断。

2.4.8 WD定时器(软件看门狗定时器)

无内部软件看门狗定时器。代之以标准硬件看门狗定时器(见第 2.5.13节硬件看门狗定时器)。

2.4.9 中断

80515 提供 11 种中断源，分四个优先级水平。每个中断源在特殊功能寄存器(TCON、IRCON 和 SCON)中都有其自己的中断请求标识。利用 IEN0 (SFR 0xA8)、IEN1 (SFR 0xB8)和 IEN2 (SFR 0x9A)中的使能位，可独立使能或禁用相应中断。图 12 所示为器件中断结构。

参见图 12，中断源可来自 80515 MPU 核内部(称为内部源)或来自 71M6543 SoC 的其它部分(称为外部源)。有 7 种外部中断源，如图 12 最左侧及表 26和表 27 所示(即 EX0-EX6)。

中断概述发生中断时，MPU 向量指向预定义的地址，如表 38 所示。一旦开始中断服务，只有更高优先级的中断才

能将其打断。由 RETI 结束中断服务指令并返回。执行 RETI 指令时，处理器返回到发生中断时的下一条指令。

发生中断条件时，处理器置位对应的中断标识位。无论此中断是否使能，该位均被置位。每机器周期采样一次中断标识，然后由硬件轮询。中断使能时，如果采样表明有未处理的中断，则置位中断请求标识。在

下一个指令周期，如果满足以下条件，硬件强制 LCALL转至相应的向量地址，从而响应中断：

• 没有执行相同或更高优先级的中断。

• 当前正在执行某条指令，且尚未完成。

• 正在执行的指令不是 RETI 或者对寄存器 IEN0、IEN1、IEN2、IP0 或 IP1 的任何写操作。

用于中断的特殊功能寄存器以下 SFR 寄存器控制中断功能：

• 中断使能寄存器: IEN0

• 定时器/计数器控制寄存器， TCON和 T2CON (见表 29 和表 30)。

• 中断请求寄存器， IRCON (见表 31)。

• 中断优先级寄存器:IP0和 IP1 (见表 36)。

、

IEN1 和 IEN2 (见表 26、表 27 和表 28)。

71M6543F/H 和 71M6543G/GH数据资料

位符号

功能

IEN0[0]

EX0

位符号

功能

位符号

功能

位符号

功能

TCON[7]

TF1

TCON[5]

TF0

表 26. IEN0 位功能(SFR 0xA8)

IEN0[7] EAL IEN0[6] WDT IEN0[5] IEN0[4] ES0 IEN0[3] ET1 IEN0[2] EX1 IEN0[1] ET0

IEN1[7] IEN1[6] IEN1[5] EX6 IEN1[4] EX5 IEN1[3] EX4 IEN1[2] EX3 IEN1[1] EX2 IEN1[0]

–

– –

–

EAL = 0 禁用全部中断。不用于中断控制。未使用。

ES0 = 0 禁用串行通道 0中断。 ET1 = 0 禁用定时器 1溢出中断。 EX1 = 0禁用外部中断 1。 ET0 = 0 禁用定时器 0溢出中断。 EX0 = 0禁用外部中断 0。

表 27. IEN1 位功能(SFR 0xB8)

未使用。未使用

EX6 = 0 禁用外部中断 6。 EX5 = 0 禁用外部中断 5。 EX4 = 0 禁用外部中断 4。 EX3 = 0 禁用外部中断 3。 EX2 = 0 禁用外部中断 2。

未使用。

IEN2[0] ES1

TCON[6] TR1

TCON[4] TR0 TCON[3] IE1 TCON[2] IT1

TCON[1] IE0 TCON[0] IT0

表 28. IEN2 位功能(SFR 0x9A)

ES1 = 0 禁用串行通道 1中断。

表 29. TCON 位功能(SFR 0x88)

定时器 1 溢出标识。不用于中断控制。定时器 0 溢出标识。不用于中断控制。外部中断 1 标识。外部中断 1 类型控制位:

0 = 低电平中断。 1 = 下降沿中断。

外部中断 0 标识。外部中断 0 类型控制位:

0 = 低电平中断。 1 = 下降沿中断。

71M6543F/H和 71M6543G/GH数据资料

位符号

功能

位符号

功能

–

外部中断

连接

极性

标识复位

表 30. T2CON 位功能(SFR 0xC8)

T2CON[7]

–

T2CON[6] I3FR

未使用。 INT3 极性控制

0 = 下降沿。 1 = 上升沿。

T2CON[5] I2FR

INT2 极性控制:

0 = 下降沿。 1 = 上升沿。

T2CON[4:0]

–

未使用。

表 31. IRCON 位功能(SFR 0xC0)

IRCON[7] IRCON[6] IRCON[5] IEX6

IRCON[4] IEX5 IRCON[3] IEX4 IRCON[2] IEX3 IRCON[1] IEX2 IRCON[0]

–

未使用。未使用。

1 = 发生外部中断 6，且尚未清除。 1 = 发生外部中断 5，且尚未清除。 1 = 发生外部中断 4，且尚未清除。 1 = 发生外部中断 3，且尚未清除。 1 = 发生外部中断 2，且尚未清除。未使用。

TF0 和 TF1 (定时器 0 和定时器 1 溢出标识)由硬件在服务例程调用时自动清零(调用服务例程时，信号 T0ACK 和 T1ACK—端口 ISR—高电平有效)。

外部MPU中断这 7 种外部中断是在 80515 核以外产生的中断，即由 71M6543 其它电路产生，例如:CE、DIO、RTC 或

EEPROM 接口。外部中断连接如表 32 所示。中断 2 和中断 3 的极性可在 MPU 中通过 T2CON (SFR 0xC8)的 I3FR 和 I2FR

位设置。中断 2 和中断 3 应设置为下降沿触发(I3FR = I2FR = 0)。通用 8051 MPU 资料规定中断 4 至 6 定义为上升沿触发。所以，连接至中断 5 和 6 的下降沿触发信号在内部进行了反相，实现表 32 所示的触发沿极性。

表 32. 外部 MPU 中断

0 1

数字 I/O 见 2.5.10 自动数字 I/O 见 2.5.10 自动

2 CE_PULSE 3 CE_BUSY 4 5 6

VSTAT (VSTAT[2:0]改变) 上升自动 EEPROM busy (下降), SPI (上升) XFER_BUSY (下降), RTC_1SEC, RTC_1MIN, RTC_T (上升) 下降手动

上升自动下降自动

自动

外部中断 0 和 1 可通过 DIO 映射表映射到器件引脚，更多信息请参见第 2.5.10 节数字 I/O。

71M6543F/H 和 71M6543G/GH数据资料

中断使能

中断标识

中断说明

名称

位置名称

位置

SFR A8[[0]

IE0

SFR 88[1]

SFR B8[1]

IEX2

SFR C0[1]

EX5

组

组成内容

SFR 对应的中断使能位必须置 1，才能允许相应中断发生。同样，每种中断都有其自身的标识位，由中断硬件设置，并由 MPU 响应中断处理程序后复位。除了外部中断 6、4 和使能、标识位外，XFER_BUSY、 RTC_1SEC、RTC_1MIN、RTC_T、SPI、PLLRISE 和 PLLFALL 都需要其自身的使能和标识位(见表 33.

中断使能和标识位)。

IE0 至 IEX6 在硬件指向中断处理程序后自动清除。其它标识，IE_XFER 至 IE_VPULSE，必须软件写 0 清除。

由于这些位位于SFR寻址字节内，多数应用中通过位操作将其清除，但在此一个字节宽的“读-修改-写”硬件宏实现位操作。如果在读操作之后、写操作之前发生中断，其标识将被意外清除。

清除标识位的正确方式是写一个掩码，除被清除位为零外，其它位均为 1。标识位写 0 清除，写 1 时硬件忽略。

EX_XFER

EX_RTC1S

EX_RTC1M

EX_RTCT

EX_SPI

EX_EEX EX_XPULSE EX_YPULSE

EX_WPULSE

EX_VPULSE

中断优先级结构

EX0 EX1 EX2 EX3 EX4

EX6

必须避免

。硬件以

表 33. 中断使能和标识位

外部中断

SFR A8[2] IE1 SFR 88[3]

外部中断 1

外部中断

SFR B8[2] IEX3 SFR C0[2] SFR B8[3] IEX4 SFR C0[3] SFR B8[4] IEX5 SFR C0[4] SFR B8[5] IEX6 SFR C0[5]

外部中断 3

外部中断

外部中断 5

外部中断

XFER_BUSY 中断(int 6) 2700[0] 2700[1] 2700[2] 2700[4] 2701[7] 2700[7] 2700[6] 2700[5] 2701[6] 2701[5]

IE_XFER

IE_RTC1S

IE_RTC1M

IE_RTCT

IE_SPI

IE_EEX IE_XPULSE IE_YPULSE

IE_WPULSE

IE_VPULSE

SFR E8[0] SFR E8[1] SFR E8[2] SFR E8[4] SFR F8[7] SFR E8[7] SFR E8[6] SFR E8[5] SFR F8[4] SFR F8[3]

RTC_1SEC中断(int 6) RTC_1MIN中断(int 6) RTC_T 报警时钟中断(int 6) SPI 中断 EEPROM 中断 CE_XPULSE 中断(int 2) CE_YPULSE 中断(int 2) CE_WPULSE 中断(int 2) CE_VPULSE 中断(int 2)

所有中断源被划分成组，如表 34 所示。

表 34. 中断优先级组

0 1 2 3 4

外部中断 0 定时器 0 中断外部中断 1 定时器 1 中断串行通道 0 中断

0 1 2 3 4

外部中断 0 定时器 0 中断外部中断 1 定时器 1 中断串行通道 0 中断

5 – 5 –

71M6543F/H和 71M6543G/GH数据资料

优先级

寄存器地址

第7位

第6位

第5位

第4位

第3位

第2位

第1位

第0位

通过置位或清除 SFR 中断优先级寄存器 IP0 (SFR 0xA9)和 IP1 (SFR 0xB9) (表 36)中的某一位，可以将每组中断源设置到四个优先级之一(如表 35 所示)。如果同时接收到相同优先级中断请求，8051 将会按照表 37 所示的内部轮询顺序决定首先处理哪个请求。

如果在中断使能的情况下修改中断优先级，此时很容易引起软件问题。因此推荐在中断使能之前时

初始化中断优先级。

表 35. 中断优先级

IP1[x] IP0[x]

0 0 0 1 1 0 1 1

优先级 0 (最低) 优先级 1 优先级 2 优先级 3 (最高)

表 36. 中断优先级寄存器(IP0 和 IP1)

IP0 IP1

SFR 0xA9 SFR 0xB9

(MSB)

– – – –

IP0[5] IP0[4] IP0[3] IP0[2] IP0[1] IP0[0] IP1[5] IP1[4] IP1[3] IP1[2] IP1[1] IP1[0]

(LSB)

71M6543F/H 和 71M6543G/GH数据资料

中断请求标识说明

中断向量地址

IEX5

表 37. 中断轮询排序

外部中断 0

串行通道 1 中断

定时器 0 中断

外部中断 2 外部中断 1 外部中断 3

定时器 1 中断

轮询排序

外部中断 4

串行通道 0 中断

外部中断 5 外部中断 6

中断源和向量

表 38 中列出了中断及其对应的标识和向量地址。

表 38. 中断向量

IE0

TF0

IE1

TF1 RI0/TI0 RI1/TI1

IEX2 IEX3 IEX4

IEX6

外部中断 0 定时器 0 中断外部中断 1 定时器 1 中断串行通道 0 中断串行通道 1 中断外部中断 2 外部中断 3 外部中断 4 外部中断 5 外部中断 6

0x0003

0x000B

0x0013

0x001B

0x0023 0x0083

0x004B

0x0053

0x005B

0x0063

0x006B

71M6543F/H and 71M6543G/GH Data Sheet

TCON.1 ( IE0)

Individual

Enable Bits

S1 CON. 0 ( RI1 )

S1 CON. 1 ( TI1 )

Individual Flags

Internal

Source

>= 1

TCON.5 ( TF0)

TCON.3 ( IE1)

TCON.7 ( TF1)

S0 CON. 0 ( RI0 )

S0 CON. 0 ( TI0 )

>= 1

IRCON.1

(IEX2)

I 2 FR

IRCON.2

(IEX3)

I 3 FR

IRCON.3

(IEX4)

IRCON.4

(IEX5)

IRCON.5

(IEX6)

IEN0.7

(EAL)

IP1.0/

IP0.0

IP1.1/

IP0.1

IP1.2/

IP0.2

IP1.3/

IP0.3

IP1.4/

IP0.4

IP1.5/

IP0.5

Interrupt

Flags

Priority

Assignment

Interrupt

Vector

Polling Sequence

Interrupt Enable

Logic and Polarity

Selection

DIO

Timer 0

DIO

Timer 1

CE_BUSY

UART0

EEPROM

XFER_BUSY

RTC_1S

EX_RTC1S

VSTAT

RTC_T

EX_RTCT

XPULSE

External

Source

DIO_Rn

SPI

>= 1

EX_VPULSE

VPULSE

>= 1

IEN2.0

(ES1)

IEN0.1

(ET0)

IEN0.0

(EX0)

IEN1.1

(EX2)

IEN0.2

(EX1)

IEN1.2

(EX3)

IEN0.3

(ET1)

IEN1.3

(EX4)

IEN0.4

(ES0)

IEN1.4

(EX5)

IEN1.5

(EX6)

IE_XFER

IE_RTC1S

IE_RTCT

EX_XFER

>= 1

EX_EEX

EX_SPI

IE_EEX

IE_SPI

IT0

IE_XPULSE

IE_VPULSE

EX_XPULSE

RTC_1M

EX_RTC1M

IE_RTC1M

UART1

(optical)

No.

Flag=1

means that

an interrupt

has occurred

and has not

been cleared

EX0 – EX6 are cleared

automaticallywhen the

hardware vectors to the

interrupt handler

byte received

byte transmitted

overflow occurred

byte received

byte transmitted

accumulation

cycle completed

alarm clock

Supply status changed

CE completed code run and

has new status information

DIO status

changed

DIO status

changed

CE detected sag

every second

every minute

BUSY fell

command

received

WPULSE

YPULSE

EX_WPULSE

EX_YPULSE

IE_YPULSE IE_WPULSE

CE detected zero

crossing

Wh pulse

VARh pulse

3/19/2010

图 12. 中断结构

71M6543F/H 和 71M6543G/GH数据资料

访问者

访问类型

条件

2.5 片上资源

2.5.1 物理存储器

2.5.1.1 闪存模式

器件包括 64KB (71M6543F/H)和 128KB (71M6543G/GH)片上 FLASH，用来装载 MPU 和 CE 程序代码。它还包括 CE RAM 和 I/O RAM 映像。上电时，使能 CE 之前，MPU 需要将这些映像复制到各自位置。

CE 程序空间限制为 4096 个 16 位字(8KB)，CE 程序必须在闪存空间的 1KB 边界处作为起始地址。 71M6543F/H的 CE_LCTN[6/5:0] (I/O RAM 0x2109[5:0])字段和 71M6543G/GH 的 CE_LCTN[6:0] (I/O R AM 0x2109[6:0])字段定义哪个 1KB 边界包含 CE 代码。所以，第一条 CE 指令位于 71M6543F/H 的 1024*CE_LCTN[5:0]

FLASH 可由 MPU、CE 及 SPI 接口(读/写)访问。

和

71M6543G/GH 的 1024*CE_LCTN[6:0]。

表 39. 闪存访问

MPU R/W/E

CE R

SPI R/W/E

FLASH写操作步骤如果 FLSH_UNLOCK[3:0] (I/O RAM 0x2702[7:4])密钥设置正确，MPU 可写入 FLASH。这是除外部

EEPROM 之外，用户可以操作的非易失存储器之一。 FLASH 程序写使能位 FLSH_PSTWR (SFR 0xB2[0] )用来区分存储器指令(MOVX@DPTR,A)操作的是 FLASH

还是 XRAM。该位由硬件在每个字节写操作之后自动清零。使能中断时，禁止对该位进行写操作。如果 CE 位使能(CE_E = 1，I/O RAM 0x2106[0])，FLASH写操作只有在 FLSH_PSTWR 置位时才有效，该位

使能“posted flash write”。CE_E = 0 时，FLSH_PSTWR 操作无效；而 CE_E = 1 时，FLSH_PSTWR 延迟 FLASH 写操作，延时间隔为 CE 程序的执行周期。延迟时间内， FLSH_PEND (SFR 0xB2[3])置 1，MPU 继续执行命令。CE 程序周期结束时(CE_BUSY变低)， FLSH_PEND 位清零，同时进行写操作。MPU 可查询 FLSH_PEND 位，确定何时完成写操作。FLSH_PEND = 1 时，忽略其它 FLASH 写操作请求。

更新FLASH的个别字节 FLASH 单元的初始值为 0xFF (全部位为 1)。将非 0xFF 数值写入 FLASH 单元时，首先需要擦除该单元。

由于单元不能独立擦除，所以需要将整页内容复制到 RAM，然后擦除该页。之后，更新需要的 RAM 内容，再写回至 FLASH。

只有 CE 禁用时才能写和擦除(W/E)。

只有调用 SFM (MPU 暂停)时才可访问。

FLASH擦除步骤按照一定的顺序，将特定的操作码写入至特定 SFR 寄存器，才能启动 FLASH 擦除功能。这些特殊的操作

码/顺序可以防止 FLSH 的意外擦除。整体擦除顺序为：

• 写 1 至 FLSH_MEEN 位(SFR 0xB2[1])。

。

• 写操作码 0xAA 至 FLSH_ERASE 寄存器(SFR 0x94) 该功能只有在 ICE 端口使能时才有效。

71M6543F/H和 71M6543G/GH数据资料

低地址存储区

高地址存储区

0x0000-0x7FFF

0x8000-0xFFFF

0x0000-0x7FFF

0x10000-0x17FFF

0x0000-0x7FFF

0x18000-0x1FFFF

页擦除顺序为：

• 写页地址至 FLSH_PGADR[5:0] (SFR 0xB7[7:2] )。

• 写操作码 0x55 至 FLSH_ERASE 寄存器(SFR 0x94)

71M6543G/GH存储区交换 71M6543G/GH 中的 128 KB 程序存储器包括固定 32 KB 低地址(地址从 0x0000 至 0x7FFF)存储区和 32

KB 高地址存储区(地址从 0x8000 至 0xFFFF)。I/O RAM 寄存器 FL_BANK[1:0] (SFR 0xB6[1:0])用于将四

个 32 KB 存储区切换到地址范围 0x8000至 0xFFFF。注意，FL_BANK[1:0] (SFR 0xB6[1:0]) = 0 时，高地址存储区与低地址存储区相同。

表 40. 71M6543G/GH 中利用 FL_BANK[1:0] (SFR 0xB6[1:0])进行存储区切换

71M6543G/GH FL_BANK[1:0]

0x7FFF)

。

(0x0000-

(0x8000-

0xFFFF)

71M6543G/GH 中，FLSH_PGADR[6:0] (SFR 0xB7[7:1])指向的程序地址空间可参考不同的闪存单元，取决于 FL_BANK[1:0] (SFR 0xB6[1:0])位的设置。另一方面，71M6543G/GH中的 CE_LCTN[6:0] (I/O RAM 0x2109[6:0])字段直接指向闪存的一个单元，不受 FL_BANK[1:0] (SFR 0xB6[1:0])位的影响。

程序加密加密位使能时，安全机制将限制除全局 FLASH 擦除之外的任何 ICE 操作，例如，通过 SPI 接口或 ICE 端

口的读操作，确保用户 MPU 和 CE 程序代码的安全性。用户需要在主程序执行前的 64 个 CKMPU 周期内使能 SECURE 位，启用加密功能。一旦加密机制使能，将其禁用的唯一方式是执行 FLASH 全局擦除，然后进行芯片复位。

MPU 引导代码的前 60个周期称为预引导阶段，ICE在该阶段禁用。PREBOOT (SFR 0xB2[7])位是该阶段的只读状态位，MPU 可以通过它识别启动阶段。完成预引导后，可使能 ICE，并允许控制 MPU。

芯片复位时，安全使能位 SECURE (SFR 0xB2[6])也同时复位，与该位相关的硬件只允许写 1。所以，在预引导代码内需要置位 SECURE 位来使能安全功能，但无法取消该功能。一旦 SECURE 置位，预引导和 CE 代码受到保护，不会被擦除，也无法从外部读取任何程序代码。

具体说，SECURE 置位时：

• ICE 仅限于整体 FLASH 擦除。

• FLASH 的 0 页，用户预引导代码的首选位置，不可被 MPU 或 ICE 页擦除。第 0 页只能通过全局

FLASH 擦除。

• 禁止 MPU 或 ICE 对第 0 页进行写操作。

71M6543 还具有防止意外写入及擦除 FLASH 的硬件机制。为了使能 FLASH 写入和擦除操作，必须向

FLSH_UNLOCK[3:0]字段写入 4 位硬件密钥。密钥为二进制数‘0010’。如果 FLSH_UNLOCK[3:0]不是‘0010’，硬件禁止 FLASH 擦除和写操作。在 SPI FLASH 编程(SFM 模式)时，密钥应由外部 SPI 主控器件写入；或者在 ICE FLASH 编程时，通过 ICE 接口写入。使用装载器功能时，应该将密钥送至装载程序，由装载程序将其写入 FLSH_UNLOCK[3:0]。 FLSH_UNLOCK[3:0]不自动复位，应该在 SPI 或 ICE 结束更改 FLASH 时将其清零。表 41中汇总了用于 FLASH 安全的 I/O RAM 寄存器。

71M6543F/H 和 71M6543G/GH数据资料

名称位置

复位唤醒方向

说明

CE_LCTN[6:0] I/O RAM

表 41. 闪存加密

FLSH_UNLOCK[3:0]

SECURE

SPI Flash模式一般器件的 SPI 从接口不能读或写 FLASH。然而，71M6543 具有特殊 FLASH 模式(SFM)，以方便用户的

初始(生产)编程。71M6543 处于 SFM 模式时，SPI 接口可擦除、读和写 FLASH。该模式下，SPI 不可访问其它存储器元件，例如 XRAM 和 I/O RAM。为保护 FLASH 内容，需要几步操作才能启动 SFM 模式。

71M6543G/GH工作于 SFM 时，采用 SPI 单字节传输写 FL_BANK[1:0] (SFR 0xB6[1:0])。SPI 单字节传输期间，SPI_CMD[1:0]将覆盖 FL_BANK[1:0] (SFR 0xB6[1:0])的内容。这将允许在 SFM 模式下访问整个 128 KB 闪存。

关于 SFM 详情请参见第 2.5.12节 SPI从机接口。

2.5.1.2 MPU/CE RAM

71M6543 包括 5KB 片上静态 RAM 存储器(XRAM)和 MPU 核的 256 字节内部 RAM。5KB 静态 RAM 用于 MPU 和 CE 操作的数据存储，以及 MPU 和 CE之间的通信。

2702[7:4] 0 0 R/W

SFR B2[6] 0 0 R/W

必须为 2，才允许闪存写操作,更多详情参见 FLASH 安全说明。

禁止擦除第 0 页及71M6543F/H

CE_LCTN[6/5:0] (I/O RAM 0x2109[5:0])

71M6543G/GH 0x2109[6:0])定义的CE代码起始地址以上的

存储空间。也禁止通过ICE和SPI端口读 FLASH。

和

2.5.1.3 I/O RAM (配置RAM)

I/O RAM 可看做是一系列控制基本硬件功能的寄存器。I/O RAM 地址空间从 0x2000 开始。表 69 列出了 I/O RAM 寄存器。

71M6543在 I/O RAM 地址空间包括 128 字节片上非易失 RAM 存储器(地址 0x2800 至 0x287F)。该存储器

部分由 VBAT_RTC 引脚的电压支持，只要 VBAT_RTC 上的电压处于规定范围内，在 BRN、LCD 和 SLP 模式下就可保持其中的数据。

2.5.2 振荡器

振荡器驱动标准的 32.768kHz 钟表晶体。这种类型的晶体具有较高精度，且驱动功耗很小。振荡器经过特殊设计，配合钟表晶体工作，支持高阻、低功耗操作。振荡器功耗非常低，可有效延长连接至 VBAT_RTC 的电池寿命。

振荡器校准可提高 RTC 和表计精度，更多信息请参见第 2.5.4 节实时时钟(RTC)。振荡器由 V3P3SYS 引脚或 VBAT_RTC 引脚供电，取决于 V3OK (即如果 V3P3SYS ≥ 2.8 VDC， V3OK =

1；如果 V3P3SYS < 2.8 VDC，V3OK = 0)。振荡器消耗大约 100nA，相对于电池内部漏电流可忽略不计。尽管没有连接 VBAT 时振荡器可以工作，但不建议这种工作模式。

如果 VBAT_RTC 连接到过放电电池或断开电池连接，设置 TEMP_BAT 电池测试可能会消耗连接至 VBAT_RTC 的电池能量，造成振荡器停振。振荡器停止工作会强制器件复位。所以，电池测试期间的意外复位可认为是电池故障。

71M6543F/H和 71M6543G/GH数据资料

2.5.3 PLL和内部时钟

器件时钟源来自 32.768 kHz 晶振输出，经过 PLL 倍频 600 倍，得到 19.660800 MHz 的主控时钟(MCK)。除 RTC 时钟之外，所有片上定时都源于 MCK。表 42 为时钟功能及其控制汇总。

MPU 中的两个通用计数器/定时器由 CKMPU 控制(参见第 2.4.7 节定时器和计数器)。通过设置 PLL_FAST 位= 1 (I/O RAM 0x2200[4])

0，可降至 6.29MHz。 MPU 时钟频率 CKMPU 可由 I/O RAM 控制字段 MPU_DIV[2:0] (I/O RAM 0x2200[2:0])控制分频输出，设为 MCK*2

-(MPU_DIV+2)

，

主控时钟频率可升至 19.66MHz；通过设置 PLL_FAST =

，其中， MPU_DIV[2:0]为 0至 4。ICE_E 引脚为高电平

时，电路还产生 9.83MHz时钟，供仿真器使用。 LCD_BSTE 禁用时，PLL 只有在 SLP 模式或 LCD 模式下关闭。LCD_BSTE 取决于 LCD_VMODE [1:0]字

段的设置(见表 52)。该部件从 SLP 或 LCD 模式唤醒时，PLL 在 6.29 MHz 模式下开启，PLL_OK 标识(SFR 0xF9[4])置 1 之前

PLL 频率不精确。由于潜在的过冲，在 PLL_OK为 1 之前，MPU 不应更改 PLL_FAST 值。

71M6543F/H 和 71M6543G/GH数据资料

时钟源自

固定频率或范围

功能

控制

1.572864 MHz…

表 42. 时钟系统汇总

OSC MCK CKCE MCK 4.9152 MHz 1.5728 MHz – CKADC MCK

CKMPU MCK

CKICE MCK

CKOPTMOD MCK 38.40 kHz 38.6 kHz – CK32 MCK 32.768 kHz –

晶体晶体/PLL

PLL_FAST=1 PLL_FAST=0

32.768 kHz –

19.660800 MHz (600*CK32)

4.9152 MHz,

2.4576 MHz

4.9152 MHz …

307.2 kHz

9.8304 MHz…

614.4 kHz

6.291456 MHz (192*CK32)

1.572864 MHz,

0.786432 MHz

98.304 kHz

3.145728 MHz …

196.608 kHz

PLL_FAST

ADC_DIV

MPU_DIV[2:0]

晶振时钟主控时钟

CE 时钟

ADC 时钟

MPU 时钟

ICE 时钟

光 UART 调

制

32kHz 时钟

2.5.4 实时时钟(RTC)

2.5.4.1 RTC概述

RTC 由晶振直接驱动，由 V3P3SYS 引脚或 VBAT_RTC 引脚供电，取决于 V3OK。RTC 由计数器链和输

出寄存器组成。计数器链由秒、分、时、星期、日、月和年寄存器组成。链寄存器支持影子寄存器功能，

方便读写操作。

表 43 列出了 RTC 控制的 I/O RAM 寄存器。

2.5.4.2 访问RTC

RTC_RD (I/O RAM 0x2890[6])位和 RTC_WR (I/O RAM 0x2890[7])位，用控制影子寄存器功能。 RTC_RD 为低电平时，RTC 每 2ms 更新一次影子寄存器。RTC_RD 为高电平时，暂停更新，影子寄存器内

容保持不变，适合 MPU 读取。所以，MPU 希望读取 RTC 时，通过设置 RTC_RD 位冻结影子寄存器，读取影子存器，然后将 RTC_RD 位置低，恢复更新影子寄存器。RTC_RD 位在 RTC 更新完影子寄存器后自动清除。由于 RTC 更新频率 500Hz，因此 RTC_RD 位从高变低到影子寄存器接收第一次更新，大约延迟 2ms。

RTC_WR 为高电平时，也禁止影子寄存器的更新。在此期间，MPU 可以修改影子寄存器的内容。RTC_WR 变低时，硬件电路将在下一个 500Hz 时钟通过影子寄存器写入 RTC 计数器。影子寄存器中的每个字包括一个“变更位”，确保 MPU 向 RTC_WR 写 0 时只更新编程字。RTC_WR 位在 RTC 将影子寄存器更新至

RTC 寄存器之后自动清除。 RTC 的亚秒寄存器 RTC_SBSC (I/O RAM 0x2892)在一秒中断之后、下一秒中断边界之前可由 MPU 读取。

RTC_SBSC 寄存器表示到下一个秒边界剩余的 1/128 秒周期的数量。写 RTC_SBSC 位，重新开始 SUBSEC

计数

，从 0 至 127。读和复位亚秒计数器可作为准确设置 RTC 算法的一部分。

RTC 能够处理闰年。每个计数器都有其自身的输出寄存器。RTC 链寄存器不受复位引脚、看门狗定时器复位或电池模式和任务模式之间转换的影响。

71M6543F/H和 71M6543G/GH数据资料

名称

位置

复位

唤醒

方向

说明

ADJRTCA

ADJ

5.16

128

⋅=

表 43. RTC 控制寄存器

RTCA_ADJ[6:0] RTC_P[16:14]

RTC_P[13:6] RTC_P[5:0]

RTC_Q[1:0]

RTC_RD

RTC_WR

RTC_FAIL RTC_SBSC[7:0]

2.5.4.3 RTC频率控制

2504[6:0] 40 -- R/W

289B[2:0] 289C[7:0] 289D[7:2]

289D[1:0] 0 0 R/W

2890[6] 0 0 R/W

2890[7] 0 0 R/W

2890[4] 0 0 R/W

2892[7:0] R

4 0 0

R/W

用于模拟 RTC 频率调节的寄存器。用于数字 RTC 调节的寄存器。有效范围：

0x0FFBF ≤ RTC_P ≤ 0x10040

用于数字 RTC 调节寄存器。冻结 RTC 影子寄存器，使其适合于 RTC 读取。

读 RTC_RD 时，返回影子寄存器的状态:0 = 更新，1 = 冻结。

写 0 至 RTC_RD 位启用影子寄存器更新，写 1 至 RTC_RD 禁用更新。

冻结 RTC 影子寄存器，使其适合于 RTC 写操作。清除 RTC_WR 时，在下一个 RTC 时钟(大约 1 kHz))将影子寄存器的内容写入 RTC 寄存器。读 RTC_WR 时，只要 RTC_WR 置位，则返回 1。在 RTC 寄存器更新之前，它将继续返回 1。

写 0 至 RTC_WR 位启用将影子寄存器内容复制到 RTC 计数器，写 1 至 RTC_WR 禁用复制。

表示 RTC 发生计数错误，此时时间不可信。该位可通过写 0 清除。

自上 1 秒边界的时间，LSB = 1/128秒。

71M6543提供两种频率修正方法：

• 第一种方法是模拟频率修调，使用 I/O RAM 寄存器 RTCA_ADJ[6:0]，微调晶振负载电容。

• 第二种方法是数字频率修正，调整 RTC 时钟频率。

将 RTCA_ADJ[6:0]设为 00，对应负载电容最小化，振荡器频率最大化。将 RTCA_ADJ[6:0]设为 0x7F，将负载电容最大化，振荡器频率最小化。可调电容大约为：

最小调整量取决于晶振特性、PCB 布局及外部晶振电容(详见表 89，CXS 和 CXS)。任何时候均可调节，并应该在 1 秒间隔内测量获得的时钟频率。

第二种频率微调的方法为数字式，调节范围±988ppm，分辨率为 3.8 ppm。在调整后的下一秒边界开始执行频率调整。由于 LSB(最低有效位)使得每 4 秒调整一次，应在 4 秒的整数倍间隔内测量频率。

通过向 RTC_P[16:0] (I/O RAM 0x289B[2:0] 入相应数值调节时钟频率。如上所述，通过影子寄存器更新 RTC 速率调节寄存器 RTC_P 和 RTC_Q。 RTC_WR (I/O RAM 0x2890[ 7])降低时，新值被加载至计数器。

、

0x289C, 0x289D[7:2])和 RTC_Q[1:0] (I/O RAM 0x289D[1:0] )写

71M6543F/H 和 71M6543G/GH数据资料

 



 



⋅∆+

⋅

=+⋅

−

5.0

101

832768

RTC_QRTC_P4

floor

101

832768

)( ⋅



 





 



−

+⋅

⋅

=∆

RTCRTC

ppm

名称位置

复位唤醒方向

说明

默认频率为 32,768 RTCLK 周期/秒。为了将时钟频率改变 Δppm，利用下式计算 RTC_P 和 RTC_Q：

相反，给定 4RTC_P+RTC_Q 数值时，ppm 变化量为：

例如，对于-988ppm的变化，4·RTC_P + RTC_Q = 262403 = 0x40103。RTC_P[16:0] = 0x10040 (I/O RAM

0x289B[2:0], 0x289C, 0x289D[7:2]) ， RTC_Q [1:0]= 0x03(I/O RAM 0x289D[1:0] 。 RTC_P[16:0] 和 RTC_Q[1:0],的默认值分别为 0x10000 和 0x0，对应于 0 调节。

TMUX2OUT 测试引脚的两种设置，PULSE_1S 和 PULSE_4S，可用于测量和校准 RTC 时钟频率。其占空比大约为 25%，周期为 1s 或 4s 的方波。

RTCA_ADJ[6:0]

调节的数值 (例如，0)会造成工作不正常。

如果已知晶振的温度系数，MPU 可根据集成温度传感器，在必要时修正 RTC 时钟。或者，将温度补偿值写入 RTC 调整 NV RAM，并置位 OSC_COMP 位(I/O RAM 0x28A0[5])。这种情况下，即使在 LCD/SLP 模式，振荡器也可以自动修正。详情请参见 2.5.4.4 RTC 温度补偿部分。

2.5.4.4 RTC温度补偿 71M6543 可配置为定期测量管芯温度，包括 SLP 模式、LCD 模式和 MPU 停止模式。如果由 OSC_COMP

位使能，硬件电路可根据温度信息查表修正晶振输出频率，采用查找表方法。

表 44 所示为用于自动 RTC 温度补偿的 I/O RAM 寄存器。

OSC_COMP STEMP[10:3]

STEMP[2:0] LKPADDR[6:0]

LKPAUTOI

LKPDAT[7:0]

LKP_RD LKP_WR

参见图 13，查表法通过将 STEMP[10:0]寄存器中的 10 位+符号位数值右移 2 位，获得 8 位+符号位数值(即 NV RAM 地址 = STEMP[10:0]/4)。限制器确保得到的查找地址在 6 位加符号位范围:-64 至+63 (十进制)之

内。地址指向的 8 位 NV RAM 内容作为 2 的补码增加至 4*RTC_P[16:0] + RTC_Q[1:0]标称值，0x40000。

、

RTC_P[16:0]和 RTC_Q[1:0]的默认值应为标称值，处于调节范围的中间。没有校准

表 44. 用于 RTC 温度补偿的 I/O RAM 寄存器

28A0[5] 0 0 R/W

2881[7:0]

2882[7:5]

2887[6:0] 0 0 R/W

2887[7] 0 0 R/W

2888[7:0] 0 0 R/W

2889[1] 2889[0]

– – R

0 0

R/W R/W

使能 RTC_P[16:0]和 RTC_Q[1:0]在每次温度测量时被自动更新。

温度测量结果(10位数据加 1个符号位)。

读和写 RTC 查找表的 RAM 地址。自动递增标识。置位时，LKPADDR[6:0] 在

LKP_RD 或 LKP_WR 位在每次触发后自动递增。递增地址可从 LKPADDR[6:0]读取。

读/写 RTC 查找 RAM 数据。用于 RTC 查找表 RAM 读/写的选通位。置位时，

LKPADDR[6:0]和 LKPDAT 寄存器用于读或写操，

操作完成后选通位硬件清除。如果此时

LKPAUTOI 置位， LKPADDR[6:0] 自动递增。

71M6543F/H和 71M6543G/GH数据资料

0x40000

10+S

STEMP

>>2

-64

-64 63 255-256

LIMIT

Look Up

RAM

ADDR

6+S

8+S

7+S

4*RTC_P+RTC_Q

关于利用寄存器 RTC_P[16:0]和 RTC_Q[1:0]进行时钟频率调整的内容，请参见第 2.5.4.3 节 RTC 频率控制。必须正确定标加载至 NV RAM 的 8 位值，以便与第 2.5.4.3 节 RTC 频率控制给定的 RTC_P[16:0]和

RTC_Q[1:0]公式一致。注意，8 位 2 的补码查找值与 0x40000 之和构成一个 19 位数值，等于 4*RTC_P[16:0] +RTC_Q[1:0]，如图 13 所示。每次查找及求和运算后，温度补偿输出自动加载 RTC_P[16:0]

和 RTC_Q[1:0]寄存器。

图 13. 自动温度补偿

128 个 NV RAM 单元以 2 的补码形式组合。如上所述，STEMP[10:0]数字温度补偿值标定为对应 NV RAM 地址等于 STEMP[10:0]/4 (限制在-64 至+63)。关于利用 STEMP[10:0]读数计算温度值(以°C 为单位)的公式，请参见第 55 页的第 2.5.5 节 71M6543 温度传感器。

为确保正确工作，MPU 必须将反映晶体温度特性的数值加载至查找表，通常在初始化期间完成。由于不能直接寻址查找表，MPU 需采用以下步骤加载整个 NV RAM 表:

1. 将 LKPAUTOI 位(I/O RAM 0x2887[7])置位，使能地址自动递增。

2. 向 I/O RAM 寄存器 LKPADDR[6:0] (I/O RAM 0x2887[6:0])写 0。

3. 将 8 位数据写至 I/O RAM 寄存器 LKPDAT (I/O RAM 0x2888)。

4. 将 LKP_WR 位(I/O RAM 0x2889[0])置位，将 8 位数据写至 NV_RAM。

5. 等待 LKP_WR 清零(LKP_WR 在数据复制到 NV RAM 后自动清零)。

6. 重复第 3 步至第 5 步，直到将全部数据写至 NV RAM。 NV RAM 亦可通过将 1 写入 LKP_RD 位(I/O RAM 0x2889[1])读取。通过置位 LKPAUTOI 位(I/O RAM

0x2887[7])，可加快读/写 NV RAM 的过程。LKPAUTOI 置位时，LKPADDR[6:0] (I/O RAM 0x2887[6:0])在 LKP_RD 或 LKP_WR 每次触发后自动递增。通过写 0 至 LKPAUTOI 位，并将相应地址加载至 LKPADDR[6:0]，可随机存取 NV RAM。

如果未使用振荡器的温度补偿功能，可将 NV RAM 存储区作为普通电池备份的 NV 存储空间，利用以上介绍的步骤读/写 NV RAM 数据。这种情况下，保持 OSC_COMP 位(I/O RAM 0x28A0[5]) 处于复位状态，即禁用自动振荡器温度补偿特性。

2.5.4.5 RTC中断 RTC 每秒和每分钟产生中断。这些中断称为 RTC_1SEC 和 RTC_1MIN。此外，RTC 还具有闹钟功能，分

钟和小时寄存器等于定义的相应数值时，产生中断。闹钟中断称为 RTC_T。三种中断均在 MPU 的外部中断 6。关于这些中断的使能位和标识，请参见中断部分的表 33。

表 45 列出了分钟和小时的目标寄存器。

71M6543F/H 和 71M6543G/GH数据资料

名称位置

复位

唤醒

方向

说明

22325.0)( +⋅=° STEMPCTemp

4.64609.000218.0325.0)(

+⋅−⋅+⋅= BSENSEBSENSESTEMPCTemp

表 45. 用于 RTC 中断的 I/O RAM 寄存器

RTC_TMIN[5:0]

289E[5:0] 0 0 R/W

目标分钟寄存器，参见下文。目标小时寄存器。RTC_T 中断，RTC_MIN[5:0]等于

RTC_THR[4:0]

289F[4:0] 0 0 R/W

RTC_TMIN[5:0]且 RTC_HR [4:0]等于 RTC_THR 时，发生 RTC_T[4:0]中断。

2.5.5 71M6543 温度传感器

71M6543 具有片上温度传感器，确定其带隙基准的温度。温度数据的主要用途是对计量(电流、电压和能量) 及 RTC 进行温漂补偿。请参见第 89 页 4.5 节计量温度补偿，另请参考第 53.页 2.5.4.4 节 RTC 温度补偿。

与前几代 Teridian SoC 不同，71M6543 不与计量部分共用 ADC 转换温度，而是采用一片低功耗 ADC，支持 SLP、LCD 模式，以及 BRN 和 MSN 模式的测量需求。这意味着即使在 MPU 暂停操作的 SLP 模式下，也可以对晶振频率进行温度补偿，参见第 53.页 2.5.4.4 节 RTC 温度补偿。

MSN 和 BRN 模式下，通过置位 TEMP_START (I/O RAM 0x28B4[6])控制位，利用命令唤醒温度传感器。 SLP 和 LCD 模式下，以 TEMP_PER[2:0] (I/O RAM 0x28A0[2:0])设定的间隔定期唤醒。

从两个 I/O RAM 地址 STEMP[10:3] (I/O RAM 0x2881)和 STEMP[2:0] (I/O RAM 0x2882[7:5] )读取温度测量结果。注意，必须读取这两个 I/O RAM 地址并正确组合，构成 STEMP[10:0]的 11 位数值(见表 46 中的 STEMP)。所得到的 11 位数值为 2 的补码，范围从-1024 至+1023 (十进制)。

以下公式用于计算检测到的温度。第一个公式适用于 71M6543F 和 71M6543G 工作在 MSN 模式及

TEMP_PWR = 1 的条件下。第二个公式用于 71M6543F 和 71M6543G 处于 BRN 模式下，这种情况下， TEMP_PWR 和 TEMP_BSEL 位必须设为相同值，从而检测为温度传感器供电的电池，BSENSE 为电池电压

测量值。所以，第二个公式需要读取 STEMP 和 BSENSE。第二个公式中，芯片处于 BRN 模式时，BSENSE (检测到的电池电压)用于获取更准确的温度读数。第二组公式适用于 71M6543H 和 71M6543GH 高精密器件。以下各个 STEMP 公式中的系数为典型值。

71M6543F和 71M6543G处于 MSN 模式时(TEMP_PWR = 1)：

71M6543F和 71M6543G处于 BRN 模式时(TEMP_PWR = TEMP_BSEL)：

71M6543H和 71M6543GH处于 BRN 模式时(TEMP_PWR=TEMP_BSEL)：如果 STEMP ≤ 0：

()= 0.325   + 0.00218  



0.609 + 64.4

如果 STEMP > 0：

63 

(

)

_85

+ 0.00218 0.609 + 64.4

表 46 列出了用于温度和电池测量的 I/O RAM 寄存器。

如果 TEMP_PWR 选择 VBAT_RTC，并且电池电量已经耗尽，可能无法完成温度测量过程。这种情况下，必须选择 V3P3D (TEMP_PWR = 1)供电方式来实现正常的温度测量。

71M6543F/H和 71M6543G/GH数据资料

名称位置

复位

唤醒方向

说明

6ms。

时间

TEMP_BAT

28A0[4]

0 – R/W

VBAT。

，置位

忽略。完成温度测量时，硬件清除

VBAT_RTC

0 =

TEM_TEST

功能

STEMP[10:3]

2881[7:0]

BSENSE[7:0]

2885[7:0]

– – R

BCURR

表 46. 用于温度和电池测量的 I/O RAM 寄存器

TBYTE_BUSY

TEMP_PER[2:0]

TEMP_START

TEMP_PWR

TEMP_BSEL

28A0[3] 0 0 R

28A0[2:0] 0 – R/W

28B4[6] 0 – R/W

28A0[6] 0 – R/W

28A0[7] 0 – R/W

表示硬件仍然在写 0x28A0 字节；为 1 时，不允许

对该字节进行写操作。写操作持续时间可长达

设置两次温度测量之间的时间间隔，任何模式

(MSN、BRN、 LCD 或 SLP)下均可使能自动测量。

TEMP_PER

1-6

手动更新(见 TEMP_START) 2 ^ (3+TEMP_PER) (秒)

连续

只要进行温度测量，则测量 TEMP_PER[2:0]必须清零，使 TEMP_START 生

效。如果 TEMP_PER[2:0] = 0

TEMP_START 开始温度测量。SLP 和 LCD 模式下

TEMP_START。

选择温度传感器电源: 1 = V3P3D，0 = VBAT_RTC。SLP 和 LCD 模式

下忽略该位，总是由

供电。

选择温度传感器监测的电池:1 = VBAT， VBAT_RTC。

该位用于监测 VCO 温度。常规工作时，

TEMP_TEST 必须为 00。其它任何值都会造成 VCO 以如下控制电压连续运行。

TEMP_TEST[1:0]

STEMP[2:0]

2500[1:0] 0 – R/W

2882[7:5]

2704[3] 0 0 R/W

2.5.6 71M6xx3 温度传感器

71M6xx3 具有片上温度传感器，用于确定其带隙基准的温度。温度数据的主要用途是对 71M6xx3 的电流计量进行温度补偿。关于利用 71M6xx3 的 STEMP[10:0]读数计算温度的公式，请参见 71M6xxx 的数据资料。另请参见第 89 页第 4.5 节计量温度补偿。

关于如何从 71M6xx3 读取 STEMP[10:0]信息的介绍，请参见第 22 页第 2.2.8.3 节 71M6xx3 隔离传感器的

控制。

00 01 1X

正常工作保留，用于工厂测试保留，用于工厂测试

温度测量结果。通过单次 16 位读操作，然后除以

32，可获得以 C 为单位的 STEMP[10:0]值，如下

所示:

电池测量结果。

将 100μA 负载连接至 TEMP_BSEL 所选电池。

71M6543F/H 和 71M6543G/GH数据资料

VSTEMPVBSENSEVRTCorVBATVBAT 000297.00246.0)142(3.3)_( ⋅+⋅−+=

VSTEMPVBSENSEVRTCorVBATVBAT 000328.00255.0)142(291.3)_( ⋅+⋅−+=

2.5.7 71M6543 电池监测器

71M6543温度测量电路还可监测 VBAT和 VBAT_RTC处的电池。被测电池(即 VBAT 或 VBAT_RTC引脚) 由 TEMP_BSEL (I/O RAM 0x28A0[7])选择。

TEMP_BAT (I/O RAM 0x28A0[4])置位时，测量电池作为每次温度测量的一部分。电池读数储存在寄存器 BSENSE[7:0] (I/O RAM 0x2885)。以下公式用于从 BSENSE[7:0] 和 STEMP[10:0]计算在 VBAT 引脚(或

VBAT_RTC 引脚)上测得的电压。下式结果以伏特为单位:MSN 模式和 BRN 模式的公式稍有不同，如下所示。

MSN 模式下，TEMP_PWR = 1采用：

BRN 模式下，TEMP_PWR = TEMP_BSEL采用：

MSN 模式下，可通过置位 BCURR (I/O RAM 0x2704[3])位将 100μA 负载加至所选电池(即 TEMP_BSEL 位选

定的电池)。通过在有或没有 BCURR 的情况下测量电池，可测得电池阻抗。BRN、LCD 和 SLP 模式下，无论 BCURR 是否置位，均不施加电池负载。

2.5.8 71M6xx3 VCC检测器

71M6xx3监测其 VCC 引脚电压。71M6543 可通过向 71M6xx3 发送命令获取 VCC 引脚电压。71M6543 必须从 71M6xx3 申请 VSENSE[7:0]和 STEMP[10:0]数值。关于利用从 71M6xx3 读取的 VSENSE[7:0]和 STEMP[10:0]数值计算 71M6xx3 VCC引脚电压的公式，请参见 71M6xxx 数据资料。

关于如何从 71M6xx3 远端传感器读取 VSENSE[7:0]和 STEMP[10:0]的信息，请参见第 22 页第 2.2.8.3 节

71M6xx3隔离传感器的控制。

2.5.9 UART和光接口

71M6543提供两个异步接口:UART0和 UART1。两个接口均可用于连接至 AMR 模块、用户接口等。参见图 14，UART1 包括实现 IR/光接口。引脚 OPT_TX 设计可直接驱动外部 LED，用于通过光链路发送

数据。引脚 OPT_RX 与 RX 引脚的门限相同，但是亦可用于检测来自光链路接收器的外部光电探测器输入，

OPT_TX 和 OPT_RX 连接至专用 UART 端口(UART1)。 OPT_TX 和 OPT_RX 引脚可分别通过配置 OPT_TXINV (I/O RAM 0x2456[0])和 OPT_RXINV (I/O RAM

0x2457[1])翻转。此外，OPT_TX 输出支持 38K 调制，调制可用于 MSN 和 BRN 模式(见表 62)。 OPT_TXMOD位(I/O RAM 0x2456 [1])使能调制。占空比由 OPT_FDC[1:0] (I/O RAM 0x2457[5:4])控制，可选

择 50%、25%、12.5%和 6.25%占空比。6.25%占空比意味着 OPT_TX 在 6.25%周期内为低电平。T 无需 UART1 时，可选择将 OPT_TX配置为 SEGDIO51。通过 OPT_TXE[1:0] (I/O RAM 0x2456[3:2])字段和

LCD_MAP[51] (I/O RAM 0x2405[0])配置。OPT_TXE[1:0]字段允许 MPU 选择将 VPULSE、WPULSE、 SEGDIO51 或脉冲调制器通过 OPT_TX 引脚输出。同样，亦可选择将 OPT_RX 引脚配置为 SEGDIO55，其控制位为 OPT_RXDIS (I/O RAM 0x2457[2])和 LCD_MAP[55] (I/O RAM 0x2405[4])。

71M6543F/H和 71M6543G/GH数据资料

OPT_TXMOD = 0

OPT_TXMOD = 1,

OPT_FDC = 2 (25%)

1/38kHz

OPT_TXINV

from OPT_TX UART

MOD

EN DUTY

OPT_TX

OPT_TXMOD

OPT_FDC

OPT_TXE[1:0]

V3P3

Internal

DIO2

WPULSE

VARPULSE

OPT_TXINV

UART1_TX

MOD

EN DUTY

SEGDIO51/ OPT_TX

OPT_TXMOD

OPT_FDC

OPT_TXE[1:0]

V3P3

Internal

A B

OPT_TXMOD=0

OPT_TXMOD=1,

OPT_FDC=2 (25%)

1/38kHz

DIO51

WPULSE

VARPULSE

SEG51

LCD_MAP[51]

1 0

SEGDIO55/ OPT_RX

SEG55

LCD_MAP[55]

1 0

DIO55

1 0

OPT_RXDIS

UART1_RX

DIO5

SEGDIO5/TX2

SEG5

1 0

LCD_MAP[5]

OPT_BB

图 14. 光接口

DIO 模拟光 UART (第 3 个 UART)

如图 15 所示，71M6543 还可将 DIO5 设置成光驱动 UART。控制位 OPT_BB (I/O RAM 0x2022[0])置位时，光端口由 DIO5 驱动，而原有 SEGDIO5 引脚由 UART1_TX 驱动。这种配置通常用于高速串口多于 2 个的应用，且允许光 UART 速率较慢的设计。

图 15. 光接口(UART1)

2.5.10 数字I/O和LCD段驱动器

2.5.10.1 通用信息

71M6543 大多数引脚支持 DIO/LCD 功能复用，每个 SEG/DIO 引脚可配置为 DIO 引脚或段(SEG)驱动器引脚。

复位或上电后，所有 DIO 引脚为 DIO 输入(SEGDIO0-15 除外，参见下面的注意事项)，只有在 MPU 控制下进行相应配置才可用于其它功能。引脚功能可由 I/O RAM寄存器 LCD_MAPn (0x2405 – 0x240B)配置。将

LCD_MAPn 中与引脚对应的位置 1，即可将引脚配置为 LCD；将 LCD_MAPn 置 0，将其配置为 DIO。

71M6543F/H 和 71M6543G/GH数据资料

数值

选择用于

引脚的资源

0 无 1

注：

复位或上电后，引脚 SEGDIO0 至 SEGDIO15 初始为 DIO 输出，但由 PORT_E = 0 (I/O RAM

0x270C[5])禁用，以避免复位期间出现不希望的脉冲。配置引脚 SEGDIO0 至 SEGDIO15 后，

MPU 必须通过置位 PORT_E 使能这些引脚。

一旦引脚配置为 DIO，即可独立配置为输入或输出。对于 SEGDIO0 至 SEGDIO15，通过 SFR 寄存器 P0 (SFR 0x80)、P1 (SFR 0x90)、P2 (SFR 0xA0)和 P3 (SFR 0xB0) 实现，如表 48 所示。

例：通过在 LCD_MAP[15:8]的第 4 位写 0，在 P3[4]和 P3[0]写 1，将 SEGDIO12 (表 48 中的引脚 32)配置为 DIO 输出引脚。通过在 LCD_MAP[15:8]的第 4 位写 1，将相同引脚配置为 LCD 驱动。显示信息写入

LCD_SEG12的第 0 至第 5 位。 PB 引脚为专用数字输入，不属于 SEGDIO系统。

CE 具有脉冲计数寄存器，每个脉冲计数器的中断输出在内部连接到脉冲中断逻辑。因此，产生脉冲中断不需要将脉冲信号连接到外部引脚，参见图 12中的 No. 2 中断源。

I/O RAM 寄存器 DIO_Rn (I/O RAM 0x2009[2:0]至 0x200E[6:4])，用于独立配置引脚 SEGDIO2 至 SEGDIO11 (配置为 DIO 时 )和 PB 的内部信号源。例如:中断或定时器控制(DIO_RPB[2:0]

0x2450[2:0]，配置 PB 引脚)。这种方式下，即使 DIO 引脚配置为输出，亦可跟踪。表 48 列出了可利用 DIO_R2[2:0]至 DIO_R11[2:0]和 DIO_RPB[2:0]分配的内部信号源。如果多个输入连接至同一源，它们之间

与信号源的触发是逻辑或的关系。

表 47. 通过 DIO_Rn[2:0]位的能够选择的资源

DIO_Rn[2:0]

SEGDIOn或PB

，

I/O RAM

保留 T0 (计数器 0 时钟) T1 (计数器 1 时钟)

高优先级 I/O 中断(INT0) 低优先级 I/O 中断(INT1)

资源只有 SEGDIO2 至 SEGDIO11 和 PB 引脚可选，参见表 49。

驱动LED、继电器线圈等时，DIO引脚应该 V3P3D源出电流(如中左侧所示)。这是由于将V3P3D连接至V3P3SYS或VBAT的内部开关电阻造成的，参见第 139 页 6.4.6 节V3P3D开关。

必须避免在专用于唤醒功能的DIO引脚上灌入或输出电流，例如利用上拉或下拉电阻。违反这一规则将造成休眠或LCD模式下静态电流增大。

图 16

灌入图 16电流至GNDD (如中右侧所示)，不是

从

71M6543F/H和 71M6543G/GH数据资料

引脚

LCD_MAP[7:0]

LCD_MAP[15:8]

V3P3SYS

VBAT V3P3D

DIO

GNDD

MISSION

BROWNOUT

LCD/SLEEP

LOW

HIGH

HIGH-Z

V3P3SYS

VBAT V3P3D

DIO

GNDD

MISSION

BROWNOUT

LCD/SLEEP

LOW

HIGH

HIGH-Z

Not recommended Recommended

图 16. 连接外部负载至 DIO 引脚

2.5.10.2 复用DIO和SEG引脚

共有 51 个 DIO/LCD 复用引脚。这些引脚可分类如下： 39 个 DIO/LCD 复用引脚：

o SEGDIO4…SEGDIO25 (22 个引脚) o SEGDIO9…SEGDIO35 (8 个引脚) o SEGDIO19…SEGDIO45 (6 个引脚) o SEGDIO44…SEGDIO54 (3 个引脚)

12 个与其它功能共用的 DIO/LCD复用引脚：

o SEGDIO0/WPULSE, SEGDIO1/VPULSE (2 个引脚) o SEGDIO2/SDCK, SEGDIO3/SDATA (2 个引脚) o SEGDIO26/COM5, SEGDIO27/COM4 (2个引脚) o SEGDIO36/SPI_CSZ…SEGDIO39/SPI_CKI (4 个引脚) o SEGDIO51/OPT_TX, SEGDIO55/OPT_RX (2 个引脚)

另外还提供 5 个 LCD 段(SEG)引脚。这些引脚可分类如下： o 3 个 SEG 引脚与 ICE 接口共用(SEG48/E_RXTX、SEG49/E_TCLK、SEG50/E_RST

o 2 个 SEG 引脚与测试复用器输出共用(SEG46/TMUX2OUT、SEG47/TMUXOUT)

因此，LCD 配置最小时，总共 51 个 DIO 引脚可用；DIO 配置最小时，总共 56个 LCD 引脚可用。

表 48. SEGDIO0 至 SEGDIO15 数据/方向寄存器及内部资源

SEGDIO 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

配置： 0 = DIO, 1 = LCD

SEG 数据寄存器

DIO 数据寄存器方向寄存器：

0 = 输入, 1 = 输出内部资源可配置

(见表 47)

45 44 43 42 41 39 38 37 36 35 34 33 32 31 30 29

0 1 2 3 4 5 6 7 0 1 2 3 4 5 6 7

(I/O RAM 0x240B)

0 1 2 3 4 5 6 7 8 9

LCD_SEG0[5:0]至 LCD_SEG15[5:0] (I/O RAM 0x2410[5:0]至 0x241F[5:0]

0 1 2 3 0 1 2 3 0 1 2 3 0 1 2 3

P0 (SFR80)

P1 (SFR 0x90)

P2 (SFR 0xA0) P3 (SFR 0xB0)

10 11 12 13 14 15

(I/O RAM 0x240A)

4 5 6 7 4 5 6 7 4 5 6 7 4 5 6 7

P0 (SFR 0x80) P1 (SFR 0x90) P2 (SFR 0xA0) P3 (SFR 0xB0)

– – Y Y Y Y Y Y Y Y Y Y – – – –

71M6543F/H 和 71M6543G/GH数据资料

引脚

DIO

SEGDIO16 至 SEGDIO31 的配置如表 49 所示，引脚 SEGDIO32 和 SEGDIO45 的配置如表 50 所示。引

脚 SEGDIO51 和 SEGDIO55 的配置如表 51 所示。

表 49. SEGDIO16 至 SEGDIO31 数据/方向寄存器

SEGDIO 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31

配置： 0 = DIO, 1 = LCD

SEG 数据寄存器

DIO 数据寄存器

方向寄存器： 0 = 输入, 1 = 输出

28 27 25 24 23 22 21 20 19 18 17 16 11 10 9 8

0 1 2 3 4 5 6 7 0 1 2 3 4 5 6 7

LCD_MAP[23:16] (I/O RAM 0x2409) LCD_MAP[31:24] (I/O RAM 0x2408)

16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31

LCD_SEGDIO16[5:0] 至 LCD_SEGDIO31[5:0]

(I/O RAM 0x2420[5:0]至 0x242F[5:0])

16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31

LCD_SEGDIO16[0] 至 LCD_SEGDIO31[0]

(I/O RAM 0x2420[0] 至 0x242F[0])

16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31

LCD_SEGDIO16[1] 至 LCD_SEGDIO31[1]

(I/O RAM 0x2420[1] 至 0x242F[1])

配置： 0 = DIO, 1 = LCD

SEG 数据寄存器

DIO 数据寄存器

方向寄存器： 0 = 输入, 1 = 输出

表 50. SEGDIO32 至 SEGDIO45 数据/方向寄存器

SEGDIO 32 33 34 35 36 37 38 39 40 41 42 43 44 45

7 6 5 4 3 2 1 100 99 98 97 96 95 94

0 1 2 3 4 5 6 7 0 1 2 3 4 5

LCD_MAP[39:32] (I/O RAM 0x2407)

32 33 34 35 36 37 38 39 40 41 42 43 44 45

LCD_SEGDIO32[5:0] 至 LCD_SEGDIO45[5:0]

(I/O RAM 0x2430[5:0] 至 0x243D[5:0])

32 33 34 35 36 37 38 39 40 41 42 43 44 45

LCD_SEGDIO32[0] 至 LCD_SEGDIO45[0]

(I/O RAM 0x2430[0] 至 0x243D[0])

32 33 34 35 36 37 38 39 40 41 42 43 44 45

LCD_SEGDIO32[1] 至 LCD_SEGDIO45[1]

(I/O RAM 0x2430[1] 至 0x243D[1])

LCD_MAP[45:40]

(I/O RAM 0x2406[5:0])

表 51. SEGDIO51 至 SEGDIO55 数据/方向寄存器

SEGDIO 51 52 53 54 55

配置： 0 = DIO, 1 = LCD

SEG 数据寄存器

数据寄存器

53 52 51 47 46 – – –

3 4 5 6 7 – – –

LCD_MAP[55:48]

(I/O RAM 0x2405)

51 52 53 54 55 – – –

LCD_SEGDIO51[5:0] 至 LCD_SEGDIO55[5:0]

(I/O RAM 0x2443[5:0] 至 0x2447[5:0])

51 52 53 54 55 – – –

71M6543F/H和 71M6543G/GH数据资料

LCD_SEGDIO51[0] 至 LCD_SEGDIO55[0]

(I/O RAM 0x2443[0] 至 0x2447[0])

方向寄存器： 0 = 输入, 1 = 输出

51 52 53 54 55 – – –

LCD_SEGDIO51[1] 至 LCD_SEGDIO55[1]

(I/O RAM 0x2443[1] 至 0x2447[1])

2.5.10.3 LCD驱动器

LCD 驱动器由多达 6 个 COM (COM0 至 COM5)和多达 56 个段驱动组成。LCD 接口非常灵活，可驱动 7 段数字、14段数字或指示符号。

倍压电路和对比度调节 DAC 从 VBAT 或 V3P3SYS 产生 VLCD 电压，电压值取决于 V3P3SYS 电压。倍压电路可驱动 500Ω 负载，所产生的最大电压比两倍供电电压低 1V，用于 LCD 供电。倍压电路和 DAC 采用经过微调的低功耗基准供电。

产生 VLCD 的配置由 I/O RAM 字段 LCD_VMODE[1:0] (I/O RAM 0x2401[7:6])控制，解码为 LCD_EXT、

LDAC_E 和 LCD_BSTE。表 52 中列出了详细的 LCD_VMODE[1:0]配置。

71M6543F/H 和 71M6543G/GH数据资料

说明

注：

表 52. LCD_VMODE 配置

LCD_VMODE[1:0]

11 1 0 0

10 0 1 1

01 0 1 0

00 0 0 0

1. LCD_EXT、LDAC_E 和 LCD_BSTE 为 71M6543内部信号，解码自 LCD_VMODE[1:0]控制字段设置(I/O RAM 0x2401[7:6])。这些解码信号有效时，具有以上说明栏的影响，总结如下：

2. V3P3L 为内部电源，源自 VBAT 引脚或 V3P3SYS 引脚供电，取决于 V3P3SYS 引脚电压。 V3P3SYS 引脚下降至低于 3.0 VDC时，71M6543 切换至 BRN 模式，V3P3L从 VBAT引脚供电；

否则，MSN 模式下，V3P3L从 V3P3SYS 引脚供电。

使用 VLCD 升压电路时，须谨慎设置 LCD_DAC[4:0] (I/O RAM 0x240D[4:0])，确保不超过 LCD 制造商推荐的工作电压指标。

LCD_EXT LDAC_E LCD_BSTE

LCD_EXT:置位时，VLCD 引脚接收外部供电电压 LDAC_E:置位时，使能 LCD DAC LCD_BSTE:置位时，使能 LCD 升压电路

连接至 VLCD 引脚的外部 VLCD。使能 LCD 升压，最大 VLCD 引脚电压为 2*V3P3L-

1。

VLCD = max(2*V3P3L-1, 2.65(1+LCD_DAC[4:0]/31)

禁用 LCD 升压时，最大 VLCD 电压为 V3P3L。 VLCD = max(V3P3L, 2.65(1+LCD_DAC[4:0]/31)

VLCD=V3P3L，禁用 LCD DAC 和 LCD 升压。LCD

模式下，该设置获得最小电池电流。

倍压电路在所有 LCD 模式下均有效，包括 LCD_BSTE = 1 时的 LCD 模式。如果禁用升压电路，LCD 系统直接工作于 VBAT，可降低 LCD 模式下的耗流。

LCD DAC 采用低功耗基准，在 VBAT 和倍压限制的范围内产生 VLCD 电压：2.65 VDC + 2.65 * LCD_DAC[4:0]/31。两个熔丝字节提高了 LCD_DAC 精度，LCDADJ12 和 LCDADJ0 分别表示 DAC 设置为 12 和 0 条件下的实际 VLCD 输出电压。

LCD_BAT 位(I/O RAM 0x2402[7])可以设定 LCD 系统在任何模式下均使用电池供电，这样对于外部电源为 LCD 系统供电的情况比较实用，在 VBAT (而非 VLCD)连接外部电源带来的好处是可以保持 LCD DAC 有

效。如果 LCD_EXT = 1，VLCD 必须由外部电源提供。这种情况下，LCD DAC无效。 LCD 系统的每个 SEG 引脚可驱动多达 6 段显示器。如果显示器配置成 6 个背板，复用 6 个通道可以大大

减少所需的 SEG 引脚数，进而增加 DIO 引脚可用数量。关于不同 LCD 驱动模式选择的信息，请参见

LCD_MODE[2:0]字段(I/O RAM 0x2400[6:4])设置(表 53)。如果选择 5 状态复用模式，SEGDIO27 则转换为 COM4。如果选择 6 状态复用模式，SEGDIO26 转换为 COM5。这种转换优先级高于 SEGDIO26 和 SEGDIO27 的 SEG/DIO 映射。此外，与 LCD_MODE[2:0]无关，如果 LCD_ALLCOM = 1(I/O RAM

0x2400[3])，在 SEGDIO26 和 SEGDIO27 的 LCD_MAP[ ]置位时，它们则变为 COM4 和 COM5。 LCD_ON (I/O RAM 0x240C[0])和 LCD_BLANK (I/O RAM 0x240C[1] )位是控制 LCD 显示全灭或全亮的便捷方

式。任何一位都不影响 LCDSEG_DIO[ ] 则可将全部 LCD 数据清 0。LCD_RST 仅影响配置为 LCD 的引脚。

寄

存器中储存的 LCD 数据内容。而 LCD_RST (I/O RAM 0x240C[2])

71M6543F/H和 71M6543G/GH数据资料

名称位置

复位

唤醒

方向

说明

LCD_BAT

2402[7]

0 – R/W

LCD

00-fw/2^9, 01-fw/2^8, 10-fw/2^7, 11-fw/2^6

LCD

输出

000

4COM，1/3

001

010

2COM，½

011

100

101

110

VLCD。

说明

设置 LCD 频率，使其能够在所需温度范围内提供满意的 LCD 视觉效果的同时保持在最低值，有助于

在一定程度降低功耗。

表 53 列出了控制 LCD 接口工作的全部 I/O RAM 寄存器。

表 53. LCD 配置

LCD_ALLCOM

2400[3] 0 – R/W

将全部 6 个 SEG/COM 引脚配置为 COM。不影响

LCD_MAP 为 0 的引脚。在所有模式下将 LCD 电源连接至 VBAT。使能 LCD 显示。禁用时，VLC2、VLC1 和 VLC0 接地

LCD_E

2400[7] 0 – R/W

(如果其 LCD_MAP 位为 1)，类似于 COM 和 SEG 输出。

LCD_ON LCD_BLANK

LCD_RST

240C[0] 240C[1] 0 0 – –

240C[2] 0 – R/W

LCD_ON = 1 打开全部 LCD 段，不影响 LCD 数据。类

R/W

似地，LCD_BLANK= 1 关闭全部 LCD 段，不影响 LCD

R/W

数据。如果两位均置位，则打开所有

清零所有 LCD 数据位。这些位影响被配置为 LCD 驱动器的 SEGDIO 引脚。

段。

该寄存器控制 LCD 对比度 DAC，调节 VLCD 电压，输出范围为 2.56 VDC 至 5.3 VDC。VLCD 电压为：

LCD_DAC[4:0]

240D[4:0] 0 – R/W

VLCD = 2.65 + 2.65 * LCD_DAC[4:0]/31

所以，DAC 的 LSB 为 85.5mV。最大 DAC 输出电压受限于 V3P3SYS、VBAT，以及 LCD_BSTE 是否置位。

设置 LCD 时钟频率(1/T)，参见图 17 关于 T 的定义。.

LCD_CLK[1:0]

2400[1:0] 0 – R/W

注意：fw = 32768 Hz

偏压和复用模式。

LCD_MODE

偏压

3COM，1/3 偏压

LCD_MODE[2:0]

2400[6:4] 0 – R/W

偏压

3COM，½偏压

静态显示

5COM，1/3 偏压 6COM，1/3 偏压

该寄存器制定如何产生

LCD_VMODE

外部 VLCD

LCD_VMODE[1:0]

2401[7:6] 00 00 R/W

使能 LCD 升压和 LCD DAC 使能 LCD DAC

无升压和 DAC VLCD = VBAT 或 V3P3SYS

可以驱动静态、 ½偏压和 1/3 偏压模式下的 LCD。图 17 定义了 COM 波形。注意，特定模式下不使用的 COM 引脚保持“段关闭”状态，而非 GND、VCC 或高阻。

71M6543F/H 和 71M6543G/GH数据资料

引脚

STATIC (LCD_MODE=100)

COM0 COM1 COM2 COM3 COM4 COM5

SEG_ON

SEG_OFF

(1/2) (1/2) (1/2) (1/2) (1/2)

1/2 BIAS, 2 STATES (LCD_MODE = 010 )

COM0 COM1 COM2 COM3 COM4 COM5

SEG_ON

SEG_OFF

(1/2) (1/2) (1/2) (1/2)

0 1

1/2 BIAS, 3 STATES (LCD_MODE = 011 )

COM0 COM1 COM2 COM3 COM4 COM5

SEG_ON

SEG_OFF

(1/2) (1/2) (1/2)

0 1 2

1/3 BIAS, 3 STATES (LCD_MODE = 011 )

COM0 COM1 COM2 COM3 COM4 COM5

SEG_ON

SEG_OFF

(2/3)

0 1 2

(1/3)

1/3 BIAS, 4 STATES (LCD_MODE = 000 )

COM0 COM1 COM2 COM3 COM4 COM5

SEG_ON

SEG_OFF

0 1 2

1/3 BIAS, 6 STATES (LCD_MODE = 110 )

COM0 COM1 COM2 COM3 COM4 COM5

SEG_ON

SEG_OFF

0 1 23 3 4 5

段驱动器 SEGDIO22 和 SEGDIO23 可配置为以 0.5Hz 或 1Hz 闪烁。闪烁频率由 LCD_Y (I/O RAM 0x2400[2])控制。连接至这些驱动引脚的段可最多有 6 个。I/O RAM 字段 LCD_BLKMAP22[5:0] (I/O RAM 0x2402[5:0])和 LCD_BLKMAP23[5:0] (I/O RAM 0x2401[5:0])设定哪些像素需要闪烁。LCD_BLKMAP22[5:0]

和 LCD_BLKMAP23[5:0]为非易失。可利用 LCD_DAC[4:0]字段(I/O RAM 0x240D[4:0])对 LCD 偏压进行温度补偿，偏压在 1.4 V 至 3.3 V (MSN

模式下为 V3P3SYS，BRN 和 LCD 模式下为 VBAT)范围内调节。LCD_DAC[4:0]字段设为 000 时，DAC 被旁路并关断，用于减小 LCD 模式下的电流。

SEG46 至 SEG50 不可配置为 DIO 引脚。这些引脚的显示数据写入 I/O RAM 寄存器 LCD_SEG46[5:0]至 LCD_SEG50[5:0] (见表 54)。

配置

SEG 数据寄存

器

图 17. LCD 波形

SEGDIO 46 47 48 49 50 51 52 53 54 55

表 54. SEGDIO46 至 SEGDIO55 LCD 数据寄存器

93 92 58 57 56

总为 LCD 引脚参见 2.5.10.2

LCD_SEGDIO46[5:0]

LCD_SEGDIO47[5:0]

(I/O RAM 0x243E[5:0]

(I/O RAM 0x243F[5:0])

(I/O RAM 0x2440[5 :0]

LCD_SEGDIO48[5:0]

LCD_SEGDIO49[5:0]

53 52 51 47 46

LCD_SEGDIO50[5:0]

(I/O RAM 0x2441[5 :0])

(I/O RAM 0x2 442[5:0] )

LCD_SEGDIO51[5:0]

LCD_SEGDIO52[5:0]

LCD_SEGDIO53[5:0]

LCD_SEGDIO54[5:0]

(I/O RAM 0x2443[5 :0])

(I/O RAM 0x2444[5 :0])

(I/O RAM 0x2445[5 :0])

LCD_SEGDIO55[5:0]

(I/O RAM 0x2446[5 :0])

(I/O RAM 0x2447[5 :0])

71M6543F/H和 71M6543G/GH数据资料

状态位

名称

读/写

复位状态

极性

说明

RX_ACK

操作

SDCK

LCD_MAP[47:46] (I/O RAM 0x2406[7:6])位用于确定 SEG46 和 SEG47 为 SEG 引脚或复用功能(见图 43 中的引脚 93 和 92)。如果 LCD_MAP[47:46]位为 1，表示引脚配置为 SEG 引脚；如果 LCD_MAP[47:46]位为 0，表示引脚配置为其复用功能(分别为 TMUX2OUT 和 TMUXOUT)。

例如，如果 LCD_MAP[46] = 1，那么引脚 93 (TMUX2OUT/SEG46)配置为 SEG46；如果 LCD_MAP[46] = 0，引脚 93 配置为 TMUX2OUT。

如果 ICE_E 引脚(引脚 59)驱动为高电平，与 ICE 接口功能共用的 SEG 引脚(见图 43 中的引脚 56 至 58)强制为其复用 ICE 接口功能(即 E_RXTX、E_TCLK 和 E_RST)，这种情况下，LCD_MAP[50:48] (I/O RAM 0x2405[2:0])位为“无关”项。如果 ICE_E 引脚驱动为低电平，LCD_MAP[50:48]位必须写 1，以将这些引脚配置为 SEG 引脚。如果 ICE_E 引脚为低电平，且 LCD_MAP[50:48]为 0，那么这些引脚将被内部上拉。

2.5.11 EEPROM接口

71M6543 支持硬件 2 线或 3 线(μ-wire)型 EEPROM 接口。接口使用 EECTRL (SFR 0x9F)和 EEDATA (SFR 0x9E)寄存器通信。

2.5.11.1 2 线EEPROM接口

71M6543提供 2 线串口与外部 EEPROM 器件通信。通过配置 DIO_EEX[1:0] = 01 (I/O RAM 0x2456[7:6])启用 SEGDIO2 (SDCK)和 SEGDIO3 (SDATA)引脚的通信接口功能。MPU 通过 SFR 寄存器 EEDATA 和 EECTRL 与接口通信。如果 MPU 希望写入 EEPROM 一个字节数据，应将数据放入 EEDATA，然后写发送命令至 EECTRL。这将初始化发送操作，BUSY 位变低时结束。BUSY 变低时，触发 INT5。MPU 然后可检查 RX_ACK 位，查看 EEPROM是否应答。

读字节时，写接收命令至 EECTRL，然后等待 BUSY 位变低。完成之后，接收数据位于 EEDATA。串行发送和接收时钟在每次传输时为 100kHz，然后保持为高电平状态，直到下次传输开始。选择双引脚接口时， EECTRL 位如表 55 所示。

表 55. 2 线接口对应的 EECTRL 位

7 6 5 4

ERROR BUSY

TX_ACK

R 0 R 0 R 1 R 1

正接收到非法命令后为 1。正串行数据总线忙时为 1。正 1 表示 EEPROM 发送了 ACK 位。正 1 表示已向 EEPROM 发送 ACK 位。

CMD[3:0]

0000

0010

无操作命令。停止 I2C 时钟(SDCK)。

如果不发送，

从 EEPROM 接收一个字节，然后发

保持触发状态。

送 ACK。

3:0

CMD[3:0]

W 0000

正

0011 0101 0110

发送一个字节至 EEPROM。发起一个 STOP 序列。从 EEPROM 接收最后字节，不发送

ACK。

1001

其它无操作，置位 ERROR位。

发起一个 START 序列。

EEPROM 接口也可通过软件直接控制 DIO2 和 DIO3 实现，即软件模拟 I2C 接口。DIO的方向可由输入更改为输出，可利用单次写操作写输出值，从而避免冲突(见表 14 端口寄存器(SEGDIO0-15))；串行 SDATA 的防冲突功能无需电阻。

71M6543F/H 和 71M6543G/GH数据资料

控制位

名称

读/写

说明

SCLK (output)

BUSY (bit)

CNT Cycles (6 shown)

SDATA (output)

Write -- No HiZ

D2D3D4D5D6D7

EECTRL Byte Written

INT5

SDATA output Z

(LoZ)

2.5.11.2 带有独立数据引脚的 3 线(μ-wire) EEPROM接口

500kHz 3 线接口采用 SDATA、SDCK，DIO 引脚用作 CS。接口通过 DIO_EEX[1:0] = 10 选择。选择 3 线接口时，EECTRL 如表 56 所示。写 EECTRL 时，来自 EEDATA 的 8 位数据写入 EEPROM 或从 EEPROM 读取，取决于 EECTRL。

2.5.11.3 带有独立DI/DO引脚的 3 线(μ-wire/SPI) EEPROM接口如果 DIO_EEX[1:0] = 11，除 DI 和 DO 为独立引脚外，71M6543 的 3 线接口同上。这种情况下，

SEGDIO3 变为 DO，SEGDIO8 变为 DI。除了输出数据出现在 DO 引脚以及全部输入数据出现在 DI 之外，时序与 DIO_EEX[1:0] = 10 时相同。该模式下，忽略 DI，在 DO 接收数据。该模式兼容于 SPI 模式 0、0 和 1、1，数据在时钟下降沿移出，在时钟上升沿写入。

表 56. 3 线接口对应的 EECTRL 位

等待就绪。如果该位置位，BUSY 下降沿将被延迟，直到在数据线出现上

WFR

升沿。该位可用于写命令的最后字节期间，在 EEPROM 结束其内部写序列后产生 INT5 中断。如果 Hi-Z=0，该位被忽略。

6 5 4

BUSY

HiZ

串行数据总线忙时有效。BUSY 位下降时，产生 INT5 中断。

表示 SD 信号在最后一个 SDCK 上升沿后立即悬空或置为高阻。

表示 EEDATA (SFR 0x9E)由来自 EEPROM 的数据填充。设定要发送的时钟数量。允许值为 0~8。如果 RD=1，从高到低的顺序读

3:0

CNT[3:0]

取 CNT 位数据，并以右对齐存入 EEDATA 寄存器。如果 RD=0，

EEDATA 寄存器数据被从高到低的顺序发送 CNT 位数据至 EEPROM 接口。如果 CNT[3:0]为 0，SDATA 将处于 HiZ 状态。

图 18 至图 22 的时序图说明了 3 线 EEPROM 接口的操作。写 EECTRL 寄存器时，意味着开始执行所有命

令。首先从连接至 CS 的 DIO 引脚上升沿开始；然后通过 EECTRL 和 EEDATA 发送多于 8 位或少于 8 位的命令，如图 18 至图 22 所示。

传输结束后，必须将 CS 拉低。在读操作结束时，EEPROM 接口正在驱动 SDATA，但是当 CS 变低时将转换为 Hi-Z (高阻)。MPU 程序应立即发出一个写命令，CNT=0，HiZ=0，接管控制 SDATA，强制其为低阻状态。

图 18. 3 线接口：写命令，HiZ=0

71M6543F/H和 71M6543G/GH数据资料

CNT Cycles (6 shown)

Write -- Wi th HiZ

INT5

EECTRL Byte Written

SCLK (output)

BUSY (bit)

SDATA (output)

D2D3D4D5D6D7

(HiZ)(LoZ)

SDATA output Z

CNT Cycles (8 shown)

READ

D0D1D2D3D4D5

INT5

D6D7

EECTRL Byte Written

SCLK (output)

BUSY (bit)

SDATA (input)

SDATA output Z

(HiZ)

CNT Cycles (0 shown)

Write -- No HiZ

INT5 not issued

CNT Cycles (0 shown)

Write -- HiZ

INT5 not issued

EECTRL Byte Written EECTRL Byte Written

SCLK (output)

BUSY (bit)

SDATA (output)

SCLK (output)

BUSY (bit)

SDATA (output)

(HiZ)

SDATA output ZSDATA output Z

(LoZ)

CNT Cycles (6 shown)

Write -- With HiZ and WFR

EECTRL Byte Written

SCLK (output)

BUSY (bit)

SDATA (out/in)

D2D3D4D5D6D7

BUSY

READY

(From EEPROM)

INT5

(From 6520)

SDATA output Z

(HiZ)(LoZ)

图 19. 3 线接口：写命令，HiZ=1

图 20. 3 线接口：读命令

图 21. 3 线接口：写命令，CNT=0

图 22. 3 线接口：写命令，HiZ=1，WFR=1

2.5.12 SPI从机端口

从机 SPI 接口直接与 MPU 数据总线通信，能够读、写数据 RAM和配置 RAM (I/O RAM)地址。也能够发送命令至 MPU。连接从机接口的端口包括:SPI_CSZ、SPI_CKI、SPI_DI 和 SPI_DO 引脚。这些引脚与 DIO/LCD 段驱动器引脚 SEGDIO36 至 SEGDIO39 组合复用(引脚 3, 2, 1 和 100)。

此外，SPI 接口允许读取 FLASH 并对其编程。为便于 FLASH 编程，芯片需要重新上电或复位一次，使

SPI 引脚复位为默认的 PSI模式。通过清除 SPI_E 位(I/O RAM 0x270C[4])直接禁用 SPI 端口。 SPI 接口的应用包括：

71M6543F/H 和 71M6543G/GH数据资料

字段名称必需

大小字节

说明

1) 外部主机从 CE 地址读取数据，获取表计信息。这可用于 71M6543 作为智能前端的应用。由于地址为 16 位格式，所以可访问任何类型的 XRAM 数据:CE、MPU、I/O RAM，但不能访问 SFR 或 80515 内部寄存器组。

2) 可通过 SPI 接口建立通信链路:通过写 MPU 存储器，外部主机可启动和控制 71M6543 MPU 的进程。

写 CE 或 MPU 通常产生一个中断，用来通知 MPU 读取和处理外部主机写入的字节功能。亦可在不产生中断的情况下由外部主机写入数据。

3) 外部 DSP 可访问 ADC 产生的前端数据，这种模式将 71M6543作为模拟前端(AFE)。

4) 由外部主机对 FLASH 编程(SPI FLASH 模式)。

SPI 传输典型的 SPI 传输如下。SPI_CSZ 为高电平时，端口保持在初始化/复位状态。该状态期间，SPI_DO 保持在

高阻状态，SPI_CLK 和 SPI_DI 上的所有跳变被忽略。SPI_CSZ 为低电平时，端口在 SPI_CLK 的第一个上升沿开始传输。如表 57 所示，一次传输包括可选的 16 位地址、8 位命令、8位状态字节，后边跟一个或多个字节的数据。SPI_CSZ为高时，传输结束。有些传输可能仅包含命令。

SPI_CSZ 为高时，非 x0000000 形式的 SPI 命令字节将更新 SPI_CMD (SFR 0xFD)寄存器，同时触发中断。通信为单字节的情况例外。这种情况下，SPI_CMD字节总是更新并请求中断。SPI_CSZ 为高电平时，不清除 SPI_CMD。

SPI 端口支持高达 10Mb/s 的数据传输。串行读、写操作需要至少 8 个时钟/字节，进而 SPI 对 RAM 的访问速度在 1.25MHz 以下，确保 SPI 总是能够访问 DRAM。

表 57. SPI 操作字段

地址是，单字节通信

(

)

16 位地址。如果发送一简单 SPI 命令，则无需地址字段。

除外

命令是

8 位命令。该字节可作为 MPU 的控制命令。多字节通信中， MSB 为读/写位。除非通信为多字节，且 SPI_CMD 准确为 0x80

或 0x00，SPI_CMD 寄存器更新，并请求 SPI 中断。否则， SPI_CMD寄存器保持不变，并且不请求中断。

状态是，如果通讯包

括数据

8 位状态字段，表示之前的通信状态，该字节亦可用于 MPU 存

储器映射为 SPI_STAT (I/O RAM 0x2708)寄存器。内容请参见表

59。

数据是，如果通讯包

1 或多读或写数据。每个新字节的地址自动递增。

括数据

每次 SPI 通信输出 SPI_STAT字节，并指示前一通信的奇偶校验和错误状态。潜在故障源有:

• 71M6543没有就绪。

• 通信没有在字节边界结束。

SPI 安全模式有时候希望防止 SPI 接口对任意 RAM 地址进行写操作，以免干扰 MPU 和 CE 工作，尤其是在 AFE 应用中。

出于这一原因，提供了 SPI 安全模式。SPI 安全模式下，只有地址 0x400 至 0x40F 的 16 个字节 SPI 可进行写操作。如果 SPI 主机需要写其它地址，可以利用 SPI_CMD 寄存器从 MPU 请求写操作。SPI 安全模式由 SPI_SAFE 位(I/O RAM 0x270C[3])位使能。

71M6543F/H和 71M6543G/GH数据资料

A15 A14

0 31

D1 D0 D7

D6 D1 D0

C5C6C7

(From Host) SPI_CSZ

(From Host) SPI_CK

(From Host) SPI_DI

(From 6543) SPI_DO

8 bit CMD

16 bit Address DATA[ADDR]

DATA[ADDR+1]

15 16 23 24 32 39

Extended Read . . .

SERIAL READ

A15

A14

A1 A0 C0

C5C6C7

8 bit CMD16 bit Address

DATA[ADDR]

DATA[ADDR+1]

Extended Write . . .

SERIAL WRITE

D1 D0 D7

D6 D1 D0

HI Z

Status Byte

ST7

ST6

ST5

ST0

40 47

0 31

15 16 23 24 32 39

40 47

Status Byte

ST7

ST6

ST5

ST0

(From Host) SPI_CSZ

(From Host) SPI_CK

(From Host) SPI_DI

(From 6543) SPI_DO

命令时序

说明

名称位置

复位唤醒

方向

说明

单字节通信如果为单字节通信，该字节解析为 SPI_CMD。对于任何命令，单字节通信总是更新 SPI_CMD 寄存器，从

而生成 SPI 中断。多字节通信如图 23 所示，多字节操作包括 16 位地址字段、8 位 CMD、状态字节和数据字节序列。多字节通信为三或

四字节格式。

图 23. SPI 从机端口—典型的多字节读、写操作

表 58. SPI 命令时序

ADDR 1xxx xxxx STATUS Byte0 ... ByteN

从 ADDR 开始读取数据。ADDR 自动递增，直到 SPI_CSZ 为高；完成后，SPI_CMD (SFR 0xFD)更新至 1xxx xxxx，产生 SPI 中断。命令字节为

1000 0000时例外。这种情况下，不产生 MPU 中断，不更新 SPI_CMD。

0xxx xxxx ADDR Byte0 ... ByteN

从 ADDR 开始写数据。ADDR 自动递增，直到 SPI_CSZ 为高；完成后，

SPI_CMD更新至 0xxx xxxx，产生 SPI 中断。命令字节为 0000 0000 时例外。这种情况下，不产生 MPU 中断，不更新 SPI_CMD。

表 59. SPI 寄存器

EX_SPI SPI_CMD

SPI_E IE_SPI SPI_SAFE

SPI_STAT

2701[7] 0 0 R/W

SFR FD[7:0] – – R

270C[4] 1 1 R/W

SFR F8[7] 0 0 R/W

270C[3] 0 0 R/W

2708[7:0] 0 0 R

SPI 中断使能位。 SPI 命令，来自总线主控制器的 8位命令。 SPI 端口使能位，使能引脚 SEGDIO36 至

SEGDIO39 的 SPI 接口。 SPI 中断标识，由硬件置位，通过写 0清除。 SPI 安全模式使能位。置位时，将 SPI 写操作限制在

SPI_CMD及 DRAM 中的 16 字节区域。 SPI_STAT 含有前一 SPI通讯的状态结果。

第 7 位:就绪错误:71M6543 未准备好按照前一命令读或写。

第 6 位:读数据奇偶性:该位是前一命令从 71M6543 读取的全部字节的奇偶校验。不包括 SPI_STAT 字节。

71M6543F/H 和 71M6543G/GH数据资料

名称位置

复位唤醒

方向

说明

第 5 位 :写数据奇偶性:该位时前一命令写入至 71M6543 的全部字节的总奇偶校验。它包括 CMD 和 ADDR 字节。

第 4:2 位:字节数的最低 3 位。不包括 ADDR和 CMD 字节。1、2和 3字节指令返回 111。

第 1 位:SPIFLASH 模式:TEST 引脚为零时，该位为零。

第 0 位:SPIFLASH 模式就绪:用于 SPIFLASH 模式。表示 FLASH 已准备好接收另一条写指令。

SPI 闪存模式(SFM) 常规模式，SPI 从器件接口不能读或写 FLASH。然而，71M6543 支持 SPI FLASH 模式(SFM)，方便

FLASH 的初始编程。当 71M6543 处于该模式时，SPI 接口可擦除、读、写 FLASH。该模式下，不可访问其它存储器，例如 XRAM 和 I/O RAM。为防止 FLASH 被错误地更改，需要特殊条件和操作才能激活 SFM 模式。

SFM 模式下，71M6543 支持对 FLASH 的 n 字节读取和双字节写入。关于读、写命令的格式，请参见第

69 页的 SPI 通信说明。由于 FLASH 写操作总是基于双字节字，所以初始地址必须为偶数。在写完奇数字

节后，数据更新至 16 位 FLASH 总线。 71M6543G/GH工作于 SFM 时，采用 SPI 单字节传输写 FL_BANK[1:0] (SFR 0xB6[1:0])。SPI 单字节传输

期间，SPI_CMD[1:0]将忽略 FL_BANK[1:0] (SFR 0xB6[1:0])的内容，允许在 SFM 模式下访问整个 128 KB 闪存。

SFM 模式下，MPU 暂停。由于这一原因，以上 SPI 通信部分介绍的中断特性不适合 SFM 模式。71M6543 只有被 WD 定时器或 RESET 引脚复位，才能退出 SFM 模式。

启动 SFM 开启 SFM 之前，必须满足以下条件:

• ICE_E = 1。禁用看门狗，同时为防止无意篡改 FLASH 增加了另一层保护。

• 外部电源(V3P3SYS、V3P3A)处于适当电平(> 3.0 VDC)。

• PREBOOT = 0 (SFR 0xB2[7])，SECURE (SFR 0xB2[6])功能有效。

• SECURE = 0。该 I/O RAM 寄存器指示 SPI 加密模式被禁止。如果 SECURE 位 = 1 (在 SPI 加密模式下

不允许读取 FLASH)，操作被限制为 SFM 整体擦除模式。

• FLSH_UNLOCK[3:0] = 0010 (I/O RAM 0x2702[7:4])。

71M6543F/H和 71M6543G/GH数据资料

I/O RAM 寄存器 SFMM (I/O RAM 0x2080)和 SFMS (I/O RAM 0x2081)用于激活 SFM。需顺序写 SFMM 和 SFMS 才能激活 SFM。顺序写过程可以防止 MPU 意外进入 SFM。开启 SFM 的顺序为：

• 首先，写 SFMM (I/O RAM 0x2080)寄存器。写入该寄存器的值定义 SFM 模式。

o 0xD1:整体擦除模式。进入 SFM 时，激活 FLASH 整体擦除循环。 o 0x2E:FLASH 读回模式。进入 SFM 的目的是为了 FLASH 读回。不阻止 FLASH 写操作，由用

户保证只写之前未被写的位置。SPI加密模式被置位时，该模式不可用。

o 如果向 SFMM 寄存器写入其它任何值，均不会激活 SFM。

• 随后，写 0x96 至 SFMS (I/O RAM 0x2081)寄存器。如果之前对 SFMM 的写操作满足要求，该动作将激活 SFM。向该寄存器写入其它任何值都不会激活 SFM。此外，对该寄存器的任何写操作都自动将之前写入 SFMM 寄存器的值复位为 0。

SFM 详细介绍进入 SFM 时，发生以下事件：

• 禁用 CE。

• MPU 暂停。MPU 一旦暂停，只能通过复位重新启动。复位可通过 RESET 引脚、看门狗复位或重新上

电 (VBAT 引脚上无电池)完成。

• 当 MPU 处于 FLASH 写操作或擦除期间，FLASH 控制逻辑被复位。

• 如果在 SFMM 寄存器 I/O RAM 0x2080 (见上文“启动 SFM”)已经写入 0xD1，执行 FLASH 整体擦除。

SECURE 位(SFR 0xB2[6])在该循环及所有整体擦除循环结束时被清除。

• 所有 SPI 读、写操作都针对 FLASH 而非 XRAM 空间。

通过对任意地址执行 4 字节 SPI 写操作并检查状态字段，SPI主机可获取循环访问 FLASH 的状态。

SFM 模式下，所有 SPI 写操作必须为 6 字节写操作通信格式，将两个字节写入偶数地址。写操作必须含有 0xx00 形式的命令字节，这种形式的命令字节不会创建 MPU 中断。写操作时禁用自动递增。

SPI 读操作可使用自动递增，并且访问单字节。SFM读操作中，命令字节必须总为 0x80 形式。

SFM 模式下的 SPI 命令

SFM 模式下，由于 MPU 暂停，所以不产生中断。命令的格式在第 69 页的 SPI通信部分。

2.5.13 硬件看门狗定时器

71M6543 中包括一个独立、可靠、固定 1.5 秒溢出时间的看门狗定时器(WDT)。它利用 RTC 晶振作为时基， MPU 固件必须每 1.5 秒内刷新一次(喂狗)。超过刷新时间，WDT 溢出，器件复位。看门狗复位与 RESET

引脚被拉高复位一样(关于 RESET 和唤醒之后的 I/O RAM 位状态的完整清单，请参见第 5.2节 I/O RAM 说明。WDT 溢出之后，经过 100 个 CK32 周期(即 125 ms)，MPU 才能够开始从程序地址 0x0000 运行。

内部信号 WAKE=0 时，看门狗定时器也复位(参见第 3.4 节唤醒操作)。ICE_E 引脚上拉为高电平时，禁用 WDT。

详情请参见第 3.3.4 节看门狗定时器(WDT)复位。

71M6543F/H 和 71M6543G/GH数据资料

信号名称

说明

注：

2.5.14 测试端口(TMUXOUT和TMUX2OUT引脚)

TMUXOUT 和 TMUX2OUT 是两个独立的多功能测试引脚，用户固件可以选择输出内部模拟或数字信号。这些引脚与 SEG47 和 SEG46 功能复用。作为测试引脚，LCD_MAP[46] (I/O RAM 0x2406[6])和 LCD_MAP[47] (I/O RAM 0x2406[7])必须为 0。

可选择表 61 中所列数字或模拟信号之一在 TMUXOUT 引脚输出。复用器功能由 I/O RAM 寄存器 TMUX[4:0] (I/O RAM 0x2502[4:0])控制，如表 60 所示。

可选择表 61 中所列数字或模拟信号之一在 TMUX2OUT 引脚输出。复用器功能由 I/O RAM 寄存器

TMUX2[4:0] (I/O RAM 0x2503[4:0])控制，如表 60所示。

TMUX 和 TMUX2 I/O RAM 为非易失存储器，其内容由电池保持，复位时不会丢失。

TMUXOUT 和 TMUX2OUT 引脚可用于生产测试期间的诊断。RTC 1 秒信号输出可用于校准晶振。RTC 4

秒输出为 RTC 校准提供更高的精度。

表 60. TMUX[4:0]选择

TMUX[5:0]

1 RTCLK

9 WD_RST A CKMPU D V3AOK bit

E V3OK bit

1B MUX_SYNC 1C CE_BUSY interrupt 1D CE_XFER interrupt

1F RTM output from CE

未列出的 TMUX[5:0]值均为保留。

32.768kHz 时钟波形。 MPU 固件“喂狗”指示。通过监测确定看门狗定时器的空闲时

间。 MPU 时钟—见表 8。表示 V3P3A 引脚电压≥ 3.0V。预计 V3P3A 和 V3P3SYS 引脚在

PCB 板级连接在一起。71M6543 仅监测 V3P3A引脚电压。表示 V3P3A 引脚电压≥ 2.8V。预计 V3P3A 和 V3P3SYS 引脚在

PCB 板级连接在一起。71M654x 仅监测 V3P3A引脚电压。

内部复用帧 SYNC信号。请参见图 4 和图 5。参见第 25 页第 2.3.3 节和第 46 页图 12。参见第 26 页第 2.3.5 节。

71M6543F/H和 71M6543G/GH数据资料

信号名称

说明

错误！未定义书签。

注：

表 61. TMUX2[4:0] 选择

TMUX2[4:0]

0 WD_OVF 1 PULSE_1S

2 PULSE_4S

3 RTCLK 8

9 A WAKE

B MUX_SYNC

C MCK

E GNDD 12 INT0 – DIG I/O 13 INT1 – DIG I/O 14 INT2 – CE_PULSE 15 INT3 – CE_BUSY 16 INT4 - VSTAT 17 INT5 – EEPROM/SPI 18 INT6 – XFER, RTC 1F RTM_CK (flash)

未列出的 TMUX2[4:0]均为保留位。

SPARE[1] bit – I/O RAM 0x2704[1]

SPARE[2] bit – I/O RAM 0x2704[2]

看门狗定时器溢出指示。占空比为 25%的 1 秒脉冲。该信号可用于测量 RTC 相对于理想 1

秒间隔的偏差。应对多个周期的测试进行平均，滤除抖动。占空比为 25%的 4 秒脉冲。该信号可用于测量 RTC 相对于理想 4

秒间隔的偏差。应对多个周期的测试进行平均，滤除抖动。4 秒脉冲比 1秒脉冲测量的精度更高。

32.768kHz 时钟波形。复制 0x2704[1]的储存值，通用。

复制 0x2704[2]的储存值，通用。指示何时发生了 WAKE事件。

内部复用帧 SYNC信号。请参见图 4 和图 5。参见第 50 页第 2.5.3 节。数字地，利用该信号将 TMUX2OUT引脚置于静态。

中断 0，参见第 40 页第 2.4.9 节，另请参见第 46页图 12。

参见第

页第 2.3.5 节。

71M6543F/H 和 71M6543G/GH数据资料

∫

dttItVE

)()(

QP +

-500

-400

-300

-200

-100

100

200

300

400

500

0 5 10 15 20

Current [A] Voltage [V] Energy per Interval [Ws] Accumulated Energy [Ws]

3 功能说明

3.1 工作原理

电源供给负载的能量可表示为：

假设相角不变，则下式成立：

 P = 有功能量[Wh] = V * A * cos φ* t  Q = 无功能量[VARh] = V * A * sin φ * t

 S = 视在能量[VAh] =

对于实际电表，电压、电流幅值、相位角和谐波分量会时常变化。所以，简单的 RMS 测量本质上并不精确。现代固态电表 IC，例如 Teridian 71M6543，通过模拟上述积分运算进行计算，即处理 ADC 以恒定频率采集的电流和电压值。只要 ADC 分辨率足够高，采样频率高于所要求的谐波范围，将电流和电压采样值乘以采样时间周期，即可获得准确的瞬时能量。在时间上对瞬时能量值求和，即可获得非常准确的累积能量。

图 24 所示为 V(t)、I(t)、瞬时功率和累积功率波形，电压和电流信号为 50 个采样点，周期为 20ms。

图 24. 电压、电流、瞬时能量和累积能量

240VAC 和 100A 应用在 20ms 周期内的累积结果为 480Ws (= 0.133Wh)，如累积功率曲线所示。即使存在动态相位偏移和谐波失真，上述采样法也能够可靠工作。

3.2 电池供电模式

施加系统电源(V3P3SYS)后，716543 处于任务模式(MSN 模式)。MSN 模式意味着器件由系统电源供电，内部 PLL 稳定。该模式是器件能够测量能量的常规工作模式。

71M6543F/H和 71M6543G/GH数据资料

系统电源不可用时，71M6543 工作于以下三种电池模式之一:

• BRN 模式(掉电模式)

• LCD 模式(LCD 模式)

• SLP 模式(休眠模式).

内部比较器监测 V3P3SYS 引脚电压(注意，V3P3SYS 和 V3P3A 通常在 PCB 上连接在一起)。V3P3SYS 电压下降至 2.8 VDC 以下时，比较器复位 V3OK 内部电源状态位。只要断开系统电源且 V3OK = 0， 71M6543 将强制工作在 71M6543，系统从 MSN 转换至 BRN 模式或从 BRN 转换至 MSN 时，MPU 继续执行代码。系统从 BRN 模式转换到 MSN 模式时，应该执行软复位以重新初始化 I/O RAM。根据 MPU 代码，MPU 可选择留在 BRN 模式，或者是转换到 LCD 或 SLP 模式(通过 I/O RAM 位 LCD_ONLY 0x28B2[6]和 SLEEP

，

I/O RAM 0x28B2[7])。除了由系统电源供电外，BRN 模式与 MSN 模式类似，例如，

，

I/O RAM

不提供 ADC 和 CE (见表 62)，电源电流源自 VBAT 引脚。BRN 模式下，PLL 继续以与 MSN 模式相同的频率工作，MPU 可以按需要配置 BRN。例如，它可以通过降低 PLL 或 MPU 时钟频率来进一步节省电池功率 (关于 BRN 模式期间获得最低功耗的设置，请参见第 3.2.1 节 BRN 模式)。

恢复系统电源供电时，71M6543从任何电池模式(BRN、LCD、SLP)自动恢复至 MSN 模式。

图 25所示为各种工作模式的状态图，以及模式之间可能的转换。

器件在电池电源下唤醒时，自动进入 BRN 模式(见第 3.4 节唤醒功能)。从 BRN 模式，器件可进入 LCD 模式或 SLP 模式，由 MPU 控制。

V3P3SYS

rises

LCD_ONLY

LCD

VBAT

insufficient

MSN

V3P3SYS

falls

VSTAT=001VSTAT=00X

V3P3SYS

rises

BRN

RESET &

VBAT

Wake event

sufficient

Wake event

RESET &

insufficient

Wake Flags

VBAT

SLP

图 25. 工作模式状态图

RESET

SLEEP or

VBAT

insufficient

V3P3SYS

rises

System Power

Battery Power

VBAT

insufficient

71M6543F/H 和 71M6543G/GH数据资料

电路功能

系统电源

电池电源

MSN (任务模式)

BRN (掉电模式)

休眠

PLL_FAST=1

PLL_FAST=0

PLL_FAST=1

PLL_FAST=0

CE (

) 有有

--1

有有有有

4.92MHz (从PLL)

1.57MHz (从PLL)

4.92MHz (从PLL)

1.57MHz (从PLL)

MPU_DIV

有有有

LCD

EEPROM接口(3线)

有有有

OSC和RTC 有有有有

有

DRAM

有有有

注：

从 LCD 和 SLP 模式至 BRN 模式的转换可由以下事件发起：

• 唤醒定时器超时。

• 按下按钮(PB)。

• SEGDIO4、SEGDIO52 或 SEGDIO55 引脚产生上升沿。

• RX 或 OPT_RX 引脚有上升或下降沿产生。

MPU 可访问各种唤醒事件的标识寄存器，详情参见第 3.4 节唤醒功能。

表 62 所示为各种工作模式下的电路功能。

表 62. 电路功能

计算引擎

FIR ADC, VREF PLL

电池测量温度传感器有有有有有有

最大 MPU时钟速率

时钟分频器

ICE DIO 引脚有有有有看门狗定时器有有有有

LCD 升压有有有有有 EEPROM 接口(2 线) 有有有有

UART (全速) 有有有有光 TX 调制 FLASH读有有有有 FLASH页擦除有有有有 FLASH写有有有有 RAM 读和写有有有有

唤醒定时器有有有有有有

数据保持

NV RAM 数据保持有有有有有有

1. “--”表示相应电路不工作。

2. “升压”代表 LCD 升压电路工作(即 LCD_VMODE[1:0] = 10 (I/O RAM 0x2401[7:6])。LCD 升压电路需要来自 PLL的时钟才可

工作。所以，LCD 模式下，如果 LCD 升压使能，PLL将自动保持势能状态，否则 PLL 关闭。

有有有有有有有有

有有有有有

有

38.4kHz 38.9kHz 38.4kHz 38.9kHz -- --

有

-- -- -- --

LCD

升压

-- --

有

71M6543F/H和 71M6543G/GH数据资料

3.2.1 BRN模式

BRN 模式下，大多数非计量数字功能处于有效工作状态(如表 62 所示)，包括 ICE、UART、EEPROM、 LCD 和 RTC。BRN 模式下，PLL 继续以与 MSN 模式下相同的频率工作。MPU 应按比例缩小 PLL (使用

PLL_FAST

BRN 模式下，MPU 可选择进入 LCD 或 SLP 模式。如果系统电源恢复时 71M6543 处于 BRN 模式，器件自动转换至 MSN 模式。

BRN 模式下推荐的最小功耗配置如下:

• RCE0 = 0x00 (I/O RAM 0x2709[7:0]) - 禁用远端传感器

• LCD_BAT = 1 (I/O RAM 0x2402[7]) - LCD由 VBAT 供电

• LCD_VMODE[1:0] = 0 (I/O RAM 0x2401[7:6]) - 禁用 5V LCD 升压

• CE6 = 0x00 (I/O RAM 0x2106) - 禁用 CE、RTM 和 CHOP

• MUX_DIV[3:0] = 0 (I/O RAM 0x2100[7:4]) - 禁用 ADC 复用器

• ADC_E = 0 (I/O RAM 0x2704[4]) – 禁用 ADC

• VREF_CAL = 0 (I/O RAM 0x2704[7]) – 未驱动 Vref

• VREF_DIS = 1 (I/O RAM 0x2704[6]) - 禁用 Vref

• PRE_E = 0 (I/O RAM 0x2704[5] - 禁用前置放大器

• BCURR = 0 (I/O RAM 0x2704[3]) - 关闭电池 100μA 电流负载

• TMUX[5:0] = 0x0E (I/O RAM 0x2502[5:0]) – TMUXOUT 输出设置为直流值(即不做脉冲类输出)

• TMUX2[4:0] = 0x0E (I/O RAM 0x2503[4:0]) – TMUXOUT2 输出设置为直流值(即不做脉冲类输出)

• CKGN = 0x24 (I/O RAM 0x2200) - PLL设置为低速，MPU_DIV[2:0] (I/ O RAM 0x2200[2:0 ])设置为最大

• TEMP_PER[2:0] = 6 (I/O RAM 0x28A0[2:0]) - 温度测量设置为每 512s 自动测量

• TEMP_BSEL = 1 (I/O RAM 0x28A0[7]) - 温度传感器监测 VBAT

• PCON = 1 (SFR 0x87) - 主 BRN 周期结束时，挂起 MPU 并等待中断

• 根据需要调节波特率寄存器

• 禁用所有不使用的中断

，

I/O RAM 0x2200[4])或 MPU 频率(使用 MPU_DIV[2:0]，I/O RAM 0x2200[2:0])，以降低功耗。

3.2.2 LCD模式

通过置位 LCD_ONLY 控制位(I/O RAM 0x28B2[6])，MPU 任何时候均可控制 LCD 模式。然而，建议 MPU 只有在 71M6543 进入 BRN 模式后置位 LCD_ONLY 控制位。例如，如果 71M6543 处于 MSN 模式时置位

LCD_ONLY，LCD 模式的持续时间非常短，将立即“唤醒”71M6543。 LCD 模式下，V3P3D 禁用， VBAT 引脚提供 LCD 电流。LCD_ONLY 模式有效之前，建议 MPU 把 PLL 输

出频率降低至 6.29 MHz (即写 PLL_FAST = 0，I/O RAM 0x2200[4])，使 PLL 电流最小化。LCD 升压系统需要来自 PLL 的时钟才可工作。所以，如果使能 LCD 升压系统(即 LCD_VMODE[1:0] = 10，I/O RAM

0x2401[7:6])，PLL 在 LCD 模式下将自动保持有效，否则 PLL 关闭。 LCD 模式下，LCD_SEG 寄存器数据通过对应的段驱动器引脚显示。最多可使两个连接至 SEGDIO22 和

SEGDIO23 的 LCD 段闪烁，无需 MPU 参与(MPU 在 LCD 模式下被禁用)。为了将电池功耗最小化，应仅

仅使能使用的段。从 LCD 模式转换至 MSN 或 BRN 模式后，PC (程序计数器)为 0x0000，XRAM 处于未定义状态，配置 I/O

RAM 位被复位(I/O RAM 唤醒后的状态见表 71)。LCD 模式下，储存在非易失 I/O RAM 的数据保持(表 71 中的阴影部分为非易失)。

71M6543F/H 和 71M6543G/GH数据资料

3.2.3 SLP模式

只要没有主系统电源供电，MPU 即可通过置位 SLEEP 位(I/O RAM 0x28B2[7])进入 SLP 模式。SLP 模式下功耗最低，此时仍然维持 RTC、RTC 温度补偿和非易失 I/O RAM 工作。

SLP 模式下，断开 V3P3D 引脚，从而阻断所有可能的 VBAT 和 V3P3SYS 电流消耗。非易失存储器和基本电路，例如温度传感器、振荡器和 RTC，由 VBAT_RTC 输入供电。该模式下，保留 I/O 配置位、LCD 配置位和 NV RAM 数值，RTC 和振荡器保持工作。该模式只能通过系统上电或第 3.4节唤醒功能中介绍的方法之一退出。

V3P3SYS 引脚提供供电电源时(即处于 MSN 模式)，如果触发 SLEEP 位，71M6543 则进入 SLP 模式，复位内部 WAKE 信号，71M6543开始按照第 3.4 节唤醒功能描述的标准步骤从休眠模式唤醒。

从 SLP 模式转换至 MSN 或 BRN 模式后，PC 为 0x0000，XRAM 处于未定义状态，仅部分保留 I/O RAM

(见第 5.2 节中 I/O RAM 状态说明)。除非 RESET 变为高电平，否则 I/O RAM 的非易失部分被保留。

71M6543F/H和 71M6543G/GH数据资料

说明

3.3 故障和复位操作

3.3.1 掉电事件

内部比较器通过监测 V3P3A 引脚的电压并监测内部产生的 VDD 电压(2.5 VDC)监测电源故障。V3P3SYS 和 V3P3A 引脚必须在 PCB 连接在一起，从而使内部连接至 V3P3A 的比较器能够同时监测 V3P3SYS 和 V3P3A 引脚电压。以下讨论假设 V3P3A 和 V3P3SYS 引脚在 PCB 连接在一起。

电源故障期间，当 V3P3A 下降时，检测两个门限：

• 第一个门限，3.0 VDC (VSTAT[2:0] = 001，SFR 0xF9[2:0])，向 MPU 报告模拟电路不再准确。除报告 MPU 外，超出该门限时，硬件不作任何操作。比较结果在内部产生 V3OKA 位。

• 第二个门限，2.8 VDC，使 71M6543 切换至电池供电。此时仍然能够对 FLASH 和 RAM 进行读、写。该状态对应内部标志位 V3OK。

由 I/O RAM 空间内的 VSTAT[2:0]寄存器反映电源状况，如表 63 所示。VSTAT[2:0]寄存器位于 SFR 地址 F9，占用[2:0]位，VSTAT[2:0]字段为只读。

除了主电源状态，VSTAT[2:0]寄存器还提供电池供电时内部 VDD 电压的信息。注，如果系统电源(V3P3A) 高于 2.8 VDC，71M6543总是从电池切换至系统电源供电。

表 63. VSTAT[2:0] (SFR 0xF9[2:0])

VSTAT[2:0]

000 001 010 011

101

对系统电源故障的响应几乎完全受固件控制。电源故障期间，系统电源电压缓慢下降。内部比较器监测到

这一电压跌落，使硬件自动切换至 VBAT 输入供电。中断通知 MPU 由电池供电，此时，MPU 负责降低时钟频率、禁用 PLL，以降低功耗。

精密模拟电路，例如带隙基准、带隙缓冲器和 ADC，只能由 V3P3A 引脚供电(即由 V3P3A 引脚供电的电路不能切换至 VBAT 供电)；随着 V3P3A 引脚电压持续下降，这部分电路的精度下，最终导致失效。 V3P3A 引脚下降至 2.8 VDC 以下时，ADC 时钟暂停，放大器无偏置电压。在此期间，控制位，例如 ADC_E 位(I/O RAM 0x2704[4])，不受影响，因为其 I/O RAM 由 VDD 引脚(2.5 VDC)供电。VDD 引脚通过连接至 V3P3D 引脚的内部 2.5 VDC 稳压器供电。V3P3SYS 引脚下降至 3.0 VDC 以下时，V3P3D 引脚切换至 VBAT 引脚供电。注意，V3P3SYS 和 V3P3A 引脚通常在 PCB 连接在一起。

系统电源正常，V3P3A > 3.0 VDC。模拟电路正常工作并保持精确采集。系统电源低，2.8 VDC < V3P3A < 3.0 VDC。模拟电路不准确。即将切换至电池电源。

IC 由电池供电，VDD正常。VDD > 2.25 VDC，IC保持完整的数字功能。 IC 由电池供电，2.25 VDC > VDD > 2.0 VDC。禁止 FLASH 写操作。 IC 由电池供电，VDD < 2.0 VDC，MPU 接近电压失效。在 4 个晶振时钟 CK32 周期内产

生复位。

71M6543F/H 和 71M6543G/GH数据资料

3.3.2 低电池电压下的IC

没有系统电源供电时，71M6543 将依赖 VBAT 引脚供电。如果 VBAT 电压不足以将 VDD 维持在 2.0 VDC 或更高，MPU 则无法可靠工作。器件工作于 BRN 模式，或者潜伏于 SLP 或 LCD 模式时，将导致 VBAT 电压跌落。依据 MPU 程序，可区分两种情形：

• 情形 1：无系统电源供电，器件从 SLP 或 LCD 模式唤醒。这种情况下，硬件检查 VDD 数值，确定处理器是否可能工作。如果不可能工作，器件将配置为 BRN 工作模式，保持处理器复位(WAKE=0)到该模式下，VBAT 为 LCD 系统、VDD 稳压器、PLL 和故障比较器提供 1.0 VDC 基准。器件维持在这种等待模式，直到施加系统电源或更换电池或重新为 VBAT 电池充电，使 VDD 达到足够的电压。

• 情形 2：器件由 VBAT 供电，VSTAT[2:0] (SFR 0xF9[2:0])变为 101(二进制)，表示 VDD 下降至 2.0 VDC。这种情况下，固件有两种选择:

1) 一种选择是立即触发 SLEEP 位(I/O RAM 0x28B2[7])。这样可以保持 VBAT 中的剩余电量。当然，如

果电池电压未升高，71M6543 只要试图唤醒，则进入情形 1。

1) 2) 另一种选择是立即进入情形 1所述的等待模式,即如果固件未触发 SLEEP位，硬件在 VSTAT[2:0]

变为 101 后 4 个 CK32 时钟周期(即 122μs)后复位处理器，如情形 1 所述，开始等待 VDD 变为高于 2.0 VDC。系统电源恢复时，或者 VDD 高于 2.0 VDC 时，MPU 唤醒。

无论哪种情况，当 VDD 恢复，同时 MPU 唤醒时，可读取 WF_BADVDD 标识(I/O RAM 0x28B0[2])，确定处理器正从 VBAT 失效条件下恢复。WF_BADVDD标识保持置位，直到下一次 WAKE 变低。该标记独立于其它 WF 标识。

任何情况下，低 VBAT 电压都不会破坏 RTC 工作、NV 存储器状态或非易失存储器状态。因为这些电路由 VBAT_RTC 引脚供电。

3.3.3 复位序列

RESET 引脚拉高时，芯片内的所有数字功能停止，只有振荡器和 RTC 除外。此外，全部 I/O RAM 强制为其 RST 状态。只有 RESET 为高电平并维持至少 2μs 的条件下，才发生可靠复位。注意，TMUX 和 RTC 的复位条件:TEST 引脚在 RESET 为高电平时拉高。

RESET 控制位(I/O RAM 0x 2200[3])与 RESET 引脚的复位效果完全相同。唯一需要保证的是 RESET 控制位使用的复位定时器更短。

一旦启动，复位序列进行等待，直到复位定时器超时。超时发生在 4100 个 CK32 周期(125ms)内，此时， MPU 从 0x0000 地址开始执行预引导和引导程序。关于预引导和引导程序的详细说明，请参见第 2.5.1.1 节。

如果没有系统电源，复位定时器持续时间为 2 个 CK32 周期，此时，MPU 从地址 0x0000 开始执行 BRN 模式。

ICE 接口的 E_RST 引脚拉低时，启动软件复位。该事件造成 MPU 及 MPU 核内其它寄存器复位，但是不复位 71M6543 的其余部分。它不触发复位过程，这类复位的本意是复位 MPU 程序，而对芯片的状态不做其它更改。

3.3.4 看门狗定时器(WDT)复位

看门狗定时器(WDT)说明请参考 2.5.13 节。 WDT 溢出时，状态位 WF_OVF (I/O RAM 0x 28 B0[4])置位。与其它唤醒标识相似，该位由非易失电源供电，

可由 MPU 读取，以确定芯片复位是因为 WD 溢出、还是重新上电。WF_OVF 位由 RESET 信号清零。 MPU 内部没有寄存器可以禁止 WDT。然而，为了调试，可将 ICE_E 引脚升高至 3.3 VDC，禁用 WDT。正常工作时，通过定期向 WD_RST 控制位(I/O RAM 0x28B4[7])写 1 进行“喂狗”。71M6543 从 LCD 或

SLP 模式唤醒时，以及 ICE_E = 1 时，看门狗定时器也复位。

71M6543F/H和 71M6543G/GH数据资料

唤醒使能

唤醒标识

去抖

说明

名称

位置名称

位置

信号眼唤

OPT_RXDIS: I/O RAM 0x2457[2]

RESET

VBAT

*每2ms

64ms

3.4 唤醒操作

如上所述，系统电源恢复时，器件总是在 MSN 模式唤醒。如第 3.2 节电池供电模式所述，从 LCD 和 SLP 模式至 BRN 模式的转换可由唤醒定时器超时、手动按钮(PB)输入、SEGDIO4/SEGDIO52/SEGDIO55 置高，或者触发 RX 或 OPT_RX 引脚启动。

3.4.1 硬件唤醒

以下引脚信号事件将 71M6543 从 SLP 或 LCD 模式唤醒:PB 引脚的高电平、RX 引脚的任意信号沿、 SEGDIO4 引脚的上升沿、SEGDIO52 引脚的高电平，SEGDIO55 引脚的高电平或 OPT_RX 引脚的任意信号沿。关于每一引脚的去抖，及 OPT_RX/SEGDIO55 引脚的更多信息，请参见表 64。 SEGDIO4、 SEGDIO52 和 SEGDIO55 引脚必须配置为 DIO 输入，且必须置位其唤醒使能位(EW_x 位)。SLP和 LCD 模式下，MPU 保持在复位状态，不能轮询引脚或响应中断。发生其中一个硬件唤醒事件时，内部 WAKE 信号升高，MPU 在 3 个 CK32 周期内开始执行。MPU 通过检查 WF_PB WF_DIO52 或 WF_DIO55 标识，可确定哪个引脚将其唤醒(见表 64)。

如果器件处于 SLP 或 LCD 模式，可由 PB 引脚的高电平唤醒。该引脚通常拉至 GND，可从外部连接，所以可用按钮将其拉高。

有些引脚需要去抖，以抑制 EMI 噪声。检测硬件忽略初始跳变以后的所有跳变。表 64 列出了配有防抖电路的引脚。

没有去抖电路的引脚，仍然必须保持为高电平至少达 2μs 才能有效识别。

、

WF_RX、WF_SEGDIO4

、

表 64 还列出了唤醒使能和标识位。唤醒标识位由硬件在 MPU 从唤醒事件唤醒时置位。注意，只要按下

PB，PB 标识即被置位，即使器件处于唤醒状态。表 66 列出了清除 WF 标识的事件。除按钮和定时器外，器件还可以由以下事件重启:RESET 引脚、RESET 控制位(I/O RAM 0x2200[3])、WDT、

冷启动检测器和 E_RST。如表 64所示，每种方法都有一个标识位，向 MPU通告唤醒源。如果唤醒是由于系统电源恢复引起的，则没有有效的 WF标识，VSTAT[2:0]字段(SFR 0xF9[2:0])表示系统电源稳定。

表 64. 唤醒使能和标识位

WAKE_ARM

EW_PB EW_RX

EW_DIO4

EW_DIO52

28B2[5] 28B3[3] 28B3[4] 28B3[2] 28B3[1]

WF_TMR

WF_PB WF_RX

WF_DIO4

WF_DIO52

28B1[5] 28B1[3] 28B1[4] 28B1[2] 28B1[1]

无

定时器唤醒。

有 PB 唤醒*。

2µs 2µs

RX 信号沿唤醒。 SEGDIO4 唤醒。

有 SEGDIO52 唤醒*。

SECURE = 1:DIO55*唤醒，64ms 去抖。

EW_DIO55

28B3[0]

WF_DIO55

28B1[0]

有

OPT_RXDIS = 0:OPT_RX

醒，2μs 去抖。

总使能

采样该引脚一次，必须保持为高达

WF_RST

WF_RSTBIT

WF_ERST

WF_OVF

WF_CSTART

WF_BADVDD

28B0[6] 2 µs 28B0[5]

28B0[3] 2 µs 28B0[4]

28B0[7] 28B0[2]

才能为有效的高电平。该引脚为高电平触发。

无

无冷启动后唤醒—首次加电。

无

RESET 后唤醒。

位之后唤醒。

E_RST 后唤醒。 (只有 ICE_E 为高电平才有效)

复位后唤醒。

电压不足后唤醒。

71M6543F/H 和 71M6543G/GH数据资料

名称

位置

复位唤醒

方向

说明

WAKE_TMR

I/O

WAKE

SEGDIO55

WF_TMR

WF_RX

28B1[4]

0 – R

WF_RST

WF_BADVDD

28B0[6]

28B0[2]

I/O RAM

表 65. 唤醒位

EW_DIOR

EW_DIO52

EW_DIO55

WAKE_ARM

EW_PB

EW_RX

WF_DIO4

WF_DIO52

WF_DIO55

WF_PB

WF_RSTBIT

WF_ERST

WF_CSTART

连接 SEGDIO4 至 WAKE 逻辑，允许 SEGDIO4 上升

28B3[2] 0 – R/W

唤醒器件。除非 SEGDIO4 配置为数字输入，否则无

效。

28B3[1] 0 – R/W

28B3[0] 0 – R/W

28B2[5] 0 – R/W

28B3[3] 0 – R/W

28B3[4] 0 – R/W

连接 DIO52 至 WAKE 逻辑，允许 DIO52 高电平唤醒器件。除非 DIO52 被配置为数字输入，否则无效。连接 DIO55 至 WAKE 逻辑，允许 DIO55 高电平唤醒器件。除非 DIO55 配置为数字输入，否则无效。准备好 WAKE 定时器，并装载

寄存器(

RAM 0x2880)值。MPU 使能 SLP 模式或 LCD 模式

时，

定时器有效工作。

连接 PB 引脚至 WAKE 逻辑，允许 PB 高电平唤醒器件。PB 总是配置为输入。

连接 RX 引脚至 WAKE 逻辑，允许 RX 上升唤醒器件。关于去抖事项，请参见第 3.4.1节。

SEGDIO4 标识位。如果 SEGDIO4 配置为唤醒器件，

28B1[2] 0 – R

只要 SEGDIO4 升高，该位置位。如果 SEGDIO4 未

配置为唤醒，它将保持在复位状态。

SEGDIO52 标识位。如果 SEGDIO52 配置为唤醒器

28B1[1] 0 – R

件，只要 SEGDIO52 为高电平，该位置位。如果 SEGDIO52 未配置为唤醒，它将保持在复位状态。 SEGDIO55 标识位。如果 SEGDIO55 配置为唤醒器

28B1[0] 0 – R

件，只要 SEGDIO55 为高电平，该位置位。如果

未配置为唤醒，它将保持在复位状态。

28B1[5] 0 – R 28B1[3] 0 – R

表示唤醒定时器造成器件唤醒。

表示PB引脚造成器件唤醒。

表示 RX 引脚造成器件唤醒。

28B0[5] 28B0[3] 28B0[7]

* *

– R

表示 RST 引脚、E_RST 引脚、RESET 位 ( 0x2200[3])、冷启动检测或 VBAT 引脚的低电压造成器

件复位。 *详细信息请参见表 66。

71M6543F/H和 71M6543G/GH数据资料

标识

唤醒事件

清除事件

注：

表 66. WAKE 标识清除事件

WF_TMR

WF_PB WF_RX

WF_DIO4

WF_DIO52

WF_DIO55

WF_RST

WF_RSTBIT

WF_ERST

WF_OVF

WF_CSTART

“WAKE 变低”意味着内部 WAKE 信号已复位，在进入 LCD 模式或 SLEEP 模式时自动发生 WAKE 信号复位(即 MPU 置位 LCD_ONLY 位(I/O RAM 0x28B2[6])或 SLEEP (I/O RAM 0x28B2[7]) 号复位时，全部唤醒标识被复位。由于各种唤醒标识在 WAKE 变低时自动复位，MPU 就没必要在进入 LCD 模式或 SLEEP 模式之前复位这些标识。此外，其它唤醒事件会造成唤醒标识复位，如上所示(例如， WF_RST标识在以下标识置位时被复位:WF_CSTART、WS_RSTBIT、WF_OVF、WF_BADVDD)。

定时器终止 WAKE 变低

PB 引脚高电平 WAKE 变低 RX 引脚信号沿 WAKE 变低 SEGDIO4 上升沿 WAKE变低 SEGDIO52 高电平 WAKE 变低

如果 OPT_RXDIS = 1 (I/O RAM 0x2457[2])，SEGDIO55高电平唤醒

如果 OPT_RXDIS = 0，OPT_RX任意信号沿唤醒

RESET 引脚驱动为高

RESET 位置位(I/O RAM 0x2200[3])

E_RST 引脚驱动为高，必须通过驱动 ICE_E 引脚为高电平，使能 ICE。

看门狗(WD)复位

冷启动(即首次加电后)

WAKE 变低

WAKE 变低，WF_CSTART, WF_RSTBIT, WF_OVF, WF_BADVDD

WAKE 变低，WF_CSTART, WF_OVF, WF_BADVDD, WF_RST

WAKE 变低，WF_CSTART, WF_RST, WF_OVF, WF_RSTBIT

WAKE 变低，WF_CSTART, WF_RSTBIT, WF_BADVDD, WF_RST

WAKE 变低，WF_RSTBIT, WF_OVF, WF_BADVDD, WF_RST

位

)。内部 WAKE 信

3.4.2 定时器唤醒

如果器件处于 SLP 或 LCD 模式，可由唤醒定时器唤醒。该定时器超时之前，由于 WAKE 信号为低，MPU 处于复位状态。唤醒定时器超时时，WAKE 升高，MPU 在三个 CK32 周期内开始执行。通过检查 WF_TMR 唤醒标识(I/O RAM 0x28B1[2 ])，MPU可判断为定时器唤醒。

器件进入 LCD 或 SLP 模式时，唤醒定时器开始计时。其持续时间由 WAKE_TMR[7:0] 0x2880)控制。定时器持续时间为 WAKE_TMR[7:0] +1 秒。

通过设置 WAKE_ARM = 1 (I/O RAM 0x28B2[5])使能唤醒定时器，启动 SLP或 LCD 模式之前必须至少有 3 个 CK32 的延时。置位 WAKE_ARM 以使能 WAKE_TMR 预设定时器，MPU 写 SLEEP (I/O RAM 0x28B2[7]) 或 LCD_ONLY (I/O RAM 0x28B2[6])位时，启动唤醒定时器。MPU 唤醒时，定时器既不复位也不运行。因此，一旦设定和置位，MPU 在进入 SLP 模式或 LCD 模式后将每 WAKE_TMR[7:0]秒后唤醒(即，一旦写入，

WAKE_TMR[7:0]寄存器保持其值，不必在 MPU 每次进入 SLP 或 LCD 模式时重写。此外，由于 WAKE_TMR[7:0]非易失，所以能在复位和电源故障时保持数据)。

寄

存器(I/O RAM

3.5 数据流和MPU/CE通信

计算引擎(CE)和 MPU 之间的数据流如图 26 所示。典型应用中，32 位 CE 顺序处理来自 IA、VA、IB 等引脚 ADC 输入电压的采样，执行计算，测量有功(Wh)、无功(VARh)、A

h 和 V2h，实现四象限表计。然后

71M6543F/H 和 71M6543G/GH数据资料

MPU

I/O RAM (Configuration RAM)

Pulses

Samples

WPULSE

VPULSE

XPULSE YPULSE

Control

Processed

Metering

Data

MUX

Control

Interrupts

CECONFIG

CESTATUS

XRAM

CE_BUSY XFER_BUSY

CE 和复用器均由 MPU 通过 I/O RAM 和 RAM 中的共用寄存器控制。 CE 总共可以输出 6种信号至 MPU。包括 4 个脉冲和 2 个中断：

• CE_BUSY

• XFER_BUSY

• WPULSE, VPULSE (用于有功和无功能量的脉冲)

• XPULSE, YPULSE (辅助脉冲)

这些中断作为外部中断连接至 MPU 中断服务输入，CE_BUSY 表示 CE 正在处理数据，每个复用周期(典型为 1/2520=396μs)产生一次该信号，表示 CE 已经更新 CESTATUS 寄存器(CE RAM 0x80)中的状态信息。

XFER_BUSY 表示 CE 正在将数据更新至 RAM 输出区域。CE 完成由 SUM_SAMPS[12:0]、I/O RAM 0x2107[4:0]、2108[7:0]确定的累积间隔(通常每隔 1000 ms)内的数据累加，就会产生该指示。MPU 的中断

发生在 XFER_BUSY 和 CE_BUSY 信号的下降沿。 WPULSE 和 VPULSE 通常用于表示有功(Wh)和无功(VARh)能量的累积。将 WPULSE 和 VPULSE 纳入

MPU 中断系统可实现脉冲计数。 XPULSE 和 YPULSE 用于向 MPU 发出事件告警。例如电网电压跌落和过零。将这些输出纳入 MPU 中断

系统，MPU 就没必要在每次发生 CE_BUSY 中断时读取 CESTATUS 寄存器，以检测跌落或过零事件。更多有关 CE 设置的信息，请参见第 120 页 5.4 节 CE 接口说明。

图 26. MPU/CE 数据流

71M6543F/H和 71M6543G/GH数据资料

OUT

V3P3A

VADCn

(n = 8, 9 or 10)

IADCn

V3P3A

OUT

BURDEN

1:N

Noise Filter

(n = 0,1,...7)

IADCn

IADCn+1

V3P3A

OUT

BURDEN

1:N

Bias Network and Noise Filter

(n = 0, 2, 4 or 6)

SHUNT

IADCn

IADCn+1

V3P3A

OUT

Bias Network and Noise Filter

(n = 2, 4 or 6)

4 应用信息

4.1 连接 5V器件

71M6543 的全部数字输入兼容于外部 5V 供电器件。配置为输入的 I/O 引脚连接至外部 5V 供电器件时，不需要加限流电阻。

4.2 直接连接传感器

图 27 至图 30 所示为电压检测分压电阻、电流检测电流变压器(CT)和电流检测锰铜分流器，以及它们与

71M6543 连接示意图。连接至 71M6543 传感器输入的全部输入信号为电压信号，按比例表示检测到的电压或电流。

71M6543 的模拟输入引脚设计用于低阻传感器。RC 滤波器的电阻值不要超过 Teridian 演示板中的电阻阻值。关于完整的传感器输入电路及对应元件值，请参见演示板原理图。

图 27. 电阻分压(电压检测)

图 28. 单端输入 CT (电流检测)

图 29. 差分输入 CT (电流检测)

图 30. 差分输入锰铜分流器(电流检测)

71M6543F/H 和 71M6543G/GH数据资料

MPU

RTC

TIMERS

IADC0

VADC8 (VA) IADC2

VADC9 (VB)

XIN

XOUT

TX RX

COM0...5

V3P3A V3P3SYS

VBAT

VBAT_RTC

IADC4

VADC10 (VC)

SEG

GNDA GNDD

SEG/DIO

DIO

ICE

NEUTRAL

LOAD

8888.8888

PULSES,

DIO

AMR

POWER FAULT

COMPARATOR

MODUL-

ATOR

SERIAL PORTS

OSCILLATOR/

PLL

MUX and ADC

LCD DRIVER DIO, PULSES

COMPUTE

ENGINE

FLASH

MEMORY

RAM

32 kHz

REGULATOR

Shunt Current Sensors

POWER SUPPLY

TERIDIAN 71M6543F/ 71M6543H/ 71M6543G/

71M6543GH

TEMPERATURE

SENSOR

VREF

IADC6

BATTERY

PWR MODE

CONTROL

WAKE-UP

NEUTRAL

I2C or µWire

EEPROM

9/17/2010

IADC1

IADC3

IADC5

IADC7

RTC BATTERY

V3P3D

BATTERY MONITOR

SPI INTERFACE

HOST

LCD DISPLAY

Resistor Dividers

Pulse Transformers

3x TERIDIAN

71M6xx3

Note: This system is referenced to Neutral

71M6xx3

}

IN*

}

*IN = Neutral Current

4.3 使用 71M6xx3 隔离传感器和分流器的系统架构

图 31 所示为分流传感器的典型连接，采用 71M6xx3 (多相)隔离传感器。注意，电流传感器采用非隔离连

接，本例中为零相电流传感器(连接至引脚 IADC0-IADC1)。每个 71M6xx3 器件由低成本脉冲变压器进行电气隔离。71M6543 电流传感器输入必须配置为远端传感器通信，如 2.2.8 节 71M6xx3 隔离传感器接口所述

(第 22 页)。采用 I/O RAM 寄存器 MUXn_SEL[3:0]灵活的再映射，允许模拟输入引脚的顺序不同于标准配置 (必须使用相应的 CE 代码)。图 2 所示为对应于图 31的 AFE配置。

图 31. 使用三个远端和一个本地(零相)传感器的系统架构

71M6543F/H和 71M6543G/GH数据资料

MPU

RTC

TIMERS

IADC2 VADC8 (VA)

IADC4

VADC9 (VB)

XIN

XOUT

TX RX

COM0...5

V3P3A V3P3SYS

VBAT

VBAT_RTC

IADC6

VADC10 (VC)

SEG

GNDA GNDD

SEG/DIO

DIO

ICE

NEUTRAL

LOAD

8888.8888

PULSES,

DIO

AMR

POWER FAULT

COMPARATOR

MODUL-

ATOR

SERIAL PORTS

OSCILLATOR/

PLL

MUX and ADC

LCD DRIVER

DIO, PULSES

COMPUTE

ENGINE

FLASH

MEMORY

RAM

32 kHz

REGULATOR

Current Transformers

POWER SUPPLY

TERIDIAN

71M6543F/ 71M6543H/ 71M6543G/

71M6543GH

TEMPERATURE

SENSOR

VREF

IADC0

BATTERY

PWR MODE

CONTROL

WAKE-UP

NEUTRAL

I2C or µWire

EEPROM

9/17/2010

IADC3

IADC5

IADC7

IADC1

RTC BATTERY

V3P3D

BATTERY MONITOR

SPI INTERFACE

HOST

LCD DISPLAY

Resistor Dividers

Note: This system is referenced to Neutral

}

IN*

*IN = Optional Neutral Current

4.4 使用电流变压器的系统架构

图 32 所示的多相系统中采用了四个电流变压器，以支持可选的零相电流检测，用于防窃电。如果不需要零

相电流检测功能，可省去零相电流检测 CT。系统以零相为参考(即零相电压接至 V3P3A 和 V3P3SYS)。

图 32. 使用电流变压器的系统

71M6543F/H 和 71M6543G/GH数据资料

%252.02520/40)2285( +=+=⋅− ppmCppmCC

ooo

%248.02480/40)2240( −=−=⋅−− ppmCppmCC

ooo

%063.0630/10)2285( +=+=⋅− ppmCppmCC

ooo

%062.0620/10)2240( −=−=⋅−− ppmCppmCC

ooo

4.5 计量温度补偿

4.5.1 标准和高精度器件的区别

由于 VREF 的带隙放大器带有斩波稳定电路(由 CHOP_E[1:0] I/O RAM 0x2106[3:2]控制字段设置)，因此可以有效的消除电压基准(VREF)常见的长期漂移。71M6543 和 71M6xx3 各自的 VREF 电压基准源均具有斩波电路。

由于带隙基准电压(VREF)的变化是整个温度范围内测量误差的主要原因，Teridian在器件制造过程中采用两个步骤微调、表征 VREF 电压基准。

第一步用于所有器件(71M6543F、71M6543H、71M6543G、71M6543GH)。第一步中，基准电压(VREF) 微调至目标值 1.195V。调节过程中，TRIMT[7:0] (I/O RAM 0x2309)储存在非易失熔丝。TRIMT[7:0]调节到某一适当值，使得 VREF 随温度变化的波动最小。

对于 71M6543F 和 71M6543G 器件(±0.5%能量精度)，MPU 可在初始化期间读取 TRIMT[7:0]，以计算适合每个 71M6543F 和 71M6543G 器件的温度补偿系数抛物线。保证 71M6543F 和 71M6543G 中 VREF 的温度系数为±40ppm/°C。

考虑到工厂的 VREF 校准温度为+22°C，工作在工业级温度范围(-40°C 至+85°C)， 71M6543F 和 71M6543G器件在极端温度下的 VREF 误差可计算如下：

和

以上计算结果表示:理论上，电压和电流测量值的最大误差分约为±0.25%。电压采样和电流采样相乘，获得每次采样的能量时，电压误差和电流误差组合造成最大能量测量误差为±0.5%。然而，理论误差±0.5%仅考虑了电压基准(VREF)一个误差源。实际应用中，系统中还有其它误差源。基本的剩余误差源包括:电流传感器(分流器或 CT)及其对应的信号处理电路，以及用于测量电压的分压电阻。因此 0.5%级 71M6543F 和

71M6543G器件应用于 1%级设计时，为系统中其它误差源留有足够裕量。 71M6543H和 71M6543GH器件(±0.1%能量精度)在生产过程中经过额外的工艺处理，使其满足高精度应

用要求。附加处理包括：对电压基准(VREF)随时间变化特性的特征处理。电压基准系数储存在非易失微调熔丝中。MPU 可在初始化期间读取这些熔丝器件，并计算适合每个 71M6543H 和 71M6543GH器件的温度补偿系数抛物线。保证 71M6543H 和 71M6543GH 内 VREF 的温度系数为±10 ppm/°C。

71M6543H和 71M6543GH器件在极端温度下的 VREF 误差可计算如下：

和

电压采样和电流采样相乘，获得每次采样的能量，电压误差和电流误差组合造成的最大能量测量误差为±

0.126%。71M6543H 和 71M6543GH 0.1%级器件应该用于 0.2%级和 0.5%级设计时，为系统中其它误差源留有足够裕量。

本节之前讨论的内容也适用于 71M6603 (0.5%)、71M6113 (0.5%)和 71M6203 (0.1%)远端传感器，详细信息请参见 71M6xxx 数据资料。

71M6543F/H和 71M6543G/GH数据资料

TRIMTCVTC ⋅−=° 95.4275)/(1

TRIMTCVTC ⋅+−=° 00028.0557.0)/(2

14632.22 TCPPMC ⋅=

2116.11502 TCPPMC ⋅=

TRIMTCVTC ⋅−−=° 00028.0557.0)/(2

14632.22 TCPPMC ⋅=

2116.11502 TCPPMC ⋅=

4.5.2 71M6543F和 71M6543G温度系数

下面提供的公式用于计算加至 71M6543F 和 71M6543G (0.5%能量精度)的 TC1 和 TC2。为了获得 TC1 和 TC2，MPU 读取 TRIMT[7:0] (I/O RAM 0x2309)，并使用提供的 TC1 和 TC2 公式。然后即可利用 TC1 和 TC2 计算 PPMC 和 PPMC2，如下所示。得到的基准电压(VREF)曲线控制在±40ppm/°C 之内，对应于±0.5% 能量测量精度。请参见第 4.5.1 节标准和高精度器件的区别。

关于温度补偿的更多详细信息，请参见第 4.5.5节和第 4.5.6 节。

4.5.3 71M6543H和 71M6543GH的温度系数

71M6543H 和 71M6543GH 经过两个工厂微调过程，存储了附加微调熔丝值。附加微调熔丝值表示器件在不同温度下的 VREF 变化。利用从 TRIMT[7:0] (I/O RAM 0x2309)、TRIMBGB[15:0] (信息页 0x92 和 0x93) 和 TRIMBGD[7:0] (信息页 0x94)非易失片上熔丝读取的数值，按照公式计算得到 TC1 和 TC2。由此得到的基准电压(VREF)可以保持在±10 ppm/°C以内，对应于±0.126%能量测量精度。本文提供了利用 TC1 和 TC2 推倒出 PPCM 和 PPMC2 的公式，参见第 4.5.1 节标准和高精度器件的区别。

TC1(V/)

TRIMT[7:0]微调 VREF 电压，确保随温度的变化最小。TRIMT[7:0]熔丝由 MPU 直接在 I/O RAM 地址 0x2309[7:0]读取。

71M6543H 和 71M6543GH 的第二次微调期间，对 VREF 在 85°C 和 22°C 下进一步特征化，产生的熔

丝调节值分别储存在 TRIMBGB[15:0]和 TRIMBGD[7:0]。TRIMBGB[15:0]和 TRIMBGD[7:0]不能由 MPU 直接读取。关于如何读取信息页调节熔丝值的信息，请参见第 118 页第 5.3 节读读取信息页(71M6543H 和

71M6543GH)。

关于温度补偿的更多详细信息，请参见第 4.5.5节和第 4.5.6 节。

=35.091+0.01764TRIMT+1.587( 

)

4.5.4 71M6xx3 的温度系数

关于适用于每款 71M6xx3器件的公式和对应的温度系数，请参考 71M6xxx 数据资料。

4.5.5 VREF和分流传感器的温度补偿

本节讨论将电流分流传感器与 Teridian 的 71M6xx3 远端隔离传感器配合使用时，电表设计的温度补偿，如

图 31 所示。

任何直接连接到 71M6543 的传感器受 71M6543 VREF 电压变化(随温度变化)的影响。另一方面，连接到 71M6xx3 远端传感器的分流传感器受 71M6xx3 中 VREF 的影响。71M6543 和 71M6xx3 中的 VREF 可利用温度的二阶多项式函数进行数字补偿。71M6543 和 71M6xx3 都具有温度传感器，对其 VREF 进行温度补偿。必须在 MPU 固件中完成补偿计算。

参见图 31，VADC8 (VA)、VADC9 (VB)和 VADC10 (VC)电压传感器直接连接到 71M6543。所以，电压传感器的精度主要受 71M6543 VREF 的影响。电压传感器的分压电阻(见图 27)温度系数决定分压比随温度的

变化。建议采用具有低温度系数的电阻，利用相同工艺、同一系列的电阻构成分压器，将分压比受温度的

影响降至最小。电阻必须满足额定电压的要求。

71M6543F/H 和 71M6543G/GH数据资料

2_100

_10

16385_

PPMCXTEMPPPMCXTEMP

ADJxGAIN

⋅⋅

增益调整输出

CE RAM 地址

传感器通道(引脚名称)

补偿：

71M6543也可以有一个本地分流传感器，通过 IADC0-IADC1 输入引脚直接连接，因此，该本地电流传感器也受 71M6543 VREF的影响。外部电流传感器的阻值同样也受温度的影响，为了满足精度等级的要求，可能需要其进行补偿。

IADC2-IADC3、IADC4-IADC5 和 IADC6-IADC7 电流传感器通过 71M6xx3 隔离，主要受 71M6xx3 VREF 随温度变化的影响。另外，对应的远端分流传感器也随温度发生变化。

MPU 根据检测到的温度计算每个传感器通道采样值的增益补偿。Teridian 提供演示例程，实现如下所示

GAIN_ADJx补偿方程。所得到的 GAIN_ADJx 由 MPU 储存在五个 CE RAM 地址：GAIN_ADJ0-GAIN_ADJ5 (CE RAM 0x40-0x44)。演示例程提供了适当的温度补偿方法，但利用片上温度传感器，MPU 固件也可以通

过方法实现温度补偿，将采样增益调节结果储存到 CE RAM GAIN_ADJx

地址

，供 CE 使用。演示程序保持

五组独立的 PPMC 和 PPMC2 系数，并根据检测到的温度利用下式计算五个独立的 GAIN_ADJx：

CE 利用 MPU 储存在 CE RAM 中的 GAIN_ADJx 数值调整每个相应的传感器通道，GAIN_ADJx 为 16,384

(即 2

)时，对应于单位增益；小于 16,384 时，将对采样值进行衰减；大于 16,384 时，对采样值进行放大。

上式中，TEMP_X 为相对于标称或校准温度的偏差，以 0.1 °C 的整数倍表示。式中出现 10x 和 100x 系数是由于 TEMP_X 的单位为 0.1 ℃。例如，如果校准(参考)温度为 22 °C，实测温度为 27 °C，那么

10*TEMP_X = (27-22) x 10 = 50 (十进制)，表示相对于 22℃的偏差为+5°C。演示程序中，TEMP_X 由 MPU 利用 STEMP[10:0]温度传感器读数，采用下式计算得到，并以 0.1 ° C 为单位。关于利用

STEMP[10:0]计算以°C 为单位的温度公式，请参考第 55页 2.5.5 节 71M6543温度传感器。

表 67 给出了图 31 所示 1 个本地传感器/3 个远端传感器配置下的五个 GAIN_ADJx 公式输出储存位地址和补

偿电压或电流传感器通道。

表 67. GAIN_ADJn 补偿通道(图 2、图 31、表 1)

VADC8 (VA)

GAIN_ADJ0

GAIN_ADJ1

GAIN_ADJ2

GAIN_ADJ3

GAIN_ADJ4

0x40

0x41

0x42

0x43

0x44

VADC9 (VB)

VADC10 (VC) IADC0-IADC1

IADC2-IADC3

IADC4-IADC5

IADC6-IADC7

71M6543 的 VREF 和分压电阻

71M6543 的 VREF 和分流器(零相电流)

71M6543 的 VREF 和分流器(A 相电流)

71M6543 的 VREF 和分流器(B 相电流)

71M6543 的 VREF 和分流器(C 相电流)

71M6543F/H和 71M6543G/GH数据资料

2_100

_10

16385_

PPMCXTEMPPPMCXTEMP

ADJxGAIN

⋅⋅

演示程序中，温度补偿二阶抛物线的形状由 PPMC (1 阶系数)和 PPMC2 (2 阶系数)中储存的数值决定，通常 MPU 在初始化时由储存在 EEPROM 的数值设置。

为了禁用演示程序中的温度补偿，将每个 GAIN_ADJx通道的 PPMC 和 PPMC2 设为零。使能温度补偿时， PPMC 和 PPMC2 系数设置为与分流传感器的预期温度变化(必要时)和对应 VREF 电压基准随温度变化(求和)相匹配的数值。

分流传感器需要二阶多项式补偿，补偿系数由相应电流测量通道的 PPMC 和 PPMC2 系数决定。VREF 电压基准也需要 PPMC 和 PPMC2 系数支持电压基准的二阶温度补偿。与分流器和对应 VREF 相关的 PPMC 和 PPMC2 求和，获得给定电流检测通道的补偿系数(即 1 阶 PPMC 系数进行求和，2 阶 PPMC2 系数进行求和)。

71M6543F和 71M6543G中，所需要的 VREF 补偿系数 PPMC 和 PPMC2 由可读取的片上非易失熔丝值计算得到(参见第 4.5.2 节 71M6543F的温度系数)。温度系数确保 71M6543F和 71M6543G 中的 VREF 温漂达到±40 ppm/°C。71M6xx3 远端传感器的 PPMC和 PPMC2系数计算与此类似(参见第 4.5.4节

71M6xx3的温度系数)。

对于 71M6543H 和 71M6543GH (±0.1%计量精度)，每个器件的系数可从在工业及温度范围内定义 VREF 特征参数的附加片上熔丝读取计算(参见第 4.5.3 节 71M6543H的温度系数)。补偿后可以获得±10 ppm/°C 以内的 VREF 电压。

对于电流通道，为了确定分流传感器的 PPMC 和 PPMC2 系数，设计者必须从制造商的数据资料中获得分流器的平均温度曲线，或在实验室对设计使用的分流器进行特性分析，获得这些系数。

4.5.6 VREF和电流变压器的温度补偿

本节讨论使用电流变压器(CT)的电表计量温度补偿，如图 32 所示。任何直接连接到 71M6543 的传感器受 71M6543 VREF 电压变化(随温度变化)的影响。71M6543 的 VREF

可利用温度的二阶多项式函数进行数字补偿。71M6543 内置温度传感器，对其 VREF 进行温度补偿。必须在 MPU 固件中完成补偿计算，将补偿系数写入相应的 GAIN_ADJx CE RAM地址。

参见图 32，VADC8 (VA)、VADC9 (VB)和 VADC10 (VC)电压传感器直接连接到 71M6543。所以，电压传感器的精度主要受 71M6543 VREF 的影响。电压传感器的分压电阻(见图 27)温度系数决定分压比随温度的

变化。建议采用具有低温度系数的电阻，利用相同工艺、同一系列的电阻构成分压器，将分压比受温度的

影响降至最小。电阻必须满足额定电压的要求。电流变压器直接连接至 71M6543，所以受 71M6543 VREF 温度特性的影响。为获得最佳性能，建议采用

差分信号调理电路，如图 29 所示，将 CT 连接至 71M6543。电流变压器也需要温度补偿。CT 铜线绕组直

流电阻具有一定的温度系数，使得负载电阻的电压受到温度的影响。此外，负载电阻也具有温度系数。因

此，每个 CT 通道都需要针对 71M6543 的 VREF 进行补偿，根据所要求的精度等级，可选择补偿 CT 和负载电阻的温度特性。

MPU 根据检测到的温度计算每个传感器通道采样的增益补偿。Teridian 提供演示例程，实现下面的

GAIN_ADJx 补偿方程。所得到的 GAIN_ADJx 由 MPU 储存在五个 CE RAM 地址：GAIN_ADJ0-GAIN_ADJ5 (CE RAM 0x40-0x44)。演示例程提供了适当的温度补偿方法，但利用片上温度传感器，MPU 固件也可以通

地址

过方法实现温度补偿，将采样增益调节结果储存到 CE RAM GAIN_ADJn 五组独立的 PPMC 和 PPMC2 系数，并根据检测到的温度利用下式计算五个独立的 GAIN_ADJn：

，供 CE 使用。演示程序保持

71M6543F/H 和 71M6543G/GH数据资料

增益调整输出

传感器通道(引脚名称) 补偿：

CE 利用 MPU 储存在 CE RAM 中的 GAIN_ADJn 数值调整每个相应的传感器通道，GAIN_ADJn 为 16,384

(即 2

)时，对应于单位增益；小于 16,384 时，将对采样值进行衰减；大于 16,384 时，对采样值进行放大。

上式中，TEMP_X 为相对于标称或校准温度的偏差，以 0.1°C 的整数倍表示。式中出现 10x 和 100x 系数是由于 TEMP_X 的单位为 0.1°C。例如，如果校准(参考)温度为 22°C，实测温度为 27°C，那么

10*TEMP_X = (27-22) x 10 = 50 (十进制)，表示相对于 22℃的偏差为+5°C。演示程序中，TEMP_X 由 MPU 利用 STEMP[10:0]温度传感器读数，采用下式计算得到，并以 0.1°C 为单位。关于利用 STEMP[10:0]

计算以°C为单位的温度公式，请参考第 55 页 2.5.5 节 71M6543温度传感器。

表 68 给出了五个 GAIN_ADJx 公式输出储存位地址和补偿电压或电流传感器通道。

表 68. GAIN_ADJx 补偿通道(图 3、图 32、表 2)

GAIN_ADJ0

GAIN_ADJ1

GAIN_ADJ2

GAIN_ADJ3

GAIN_ADJ4

CE RAM地址

0x40

0x41

0x42

0x43

0x44

VADC8 (VA) VADC9 (VB)

VADC10 (VC) IADC0-IADC1

IADC2-IADC3

IADC4-IADC5

IADC6-IADC7

71M6543 的 VREF 和分压电阻

71M6543 的 VREF 和分流器(零相电流)

71M6543 的 VREF 和分流器(A 相电流)

71M6543 的 VREF 和分流器(B 相电流)

71M6543 的 VREF 和分流器(C 相电流)

演示程序中，温度补偿二阶抛物线的形状由 PPMC (1 阶系数)和 PPMC2 (2 阶系数)中储存的数值决定，通常 MPU 在初始化时由储存在 EEPROM 的数值设置。

为了禁用演示程序中的温度补偿，将每个 GAIN_ADJx通道的 PPMC 和 PPMC2 设为零。使能温度补偿时， PPMC 和 PPMC2 系数设置为与 VREF 电压基准随温度变化(求和)相匹配的数值，也可以选择包含传感器电路(即电流通道的 CT 和负载电阻，或电压通道的电阻分压网络)的影响。

71M6543F和 71M6543G中，所需要的 VREF 补偿系数 PPMC 和 PPMC2 由可读取的片上非易失熔丝值计算得到(参见第 4.5.2 节 71M6543F的温度系数)。温度系数确保温漂达到±40 ppm/°C。

71M6543F/H和 71M6543G/GH数据资料

71M6543

10 k

100 pF

DIO2

SDCK

V3P3D

10 k

71M6543

4.6 连接I2C EEPROM

I2C EEPROM 或其它 I2C 兼容器件应连接至 DIO引脚 SEGDIO2 和 SEGDIO3，如图 33 所示。 SDCK和 SDATA信号应该使用大约 10 kΩ 的上拉电阻拉至 V3P3D (确保工作于 BRN 模式)。DIO_EEX[1:0]

(I/O RAM 0x2456[7:6])字段必须设为 01，以便将 DIO 引脚 SEGDIO2 和 SEGDIO3 转换成硬件 I SCL 和 SDATA。

EEPROM

DIO3

图 33. I2C EEPROM 连接

SDATA

C 引脚：

4.7 连接 3 线EEPROM

μWire EEPROM 和其它兼容器件应连接至 DIO 引脚 SEGDIO2 和 SEGDIO3，如第 66 页 2.5.11 节

EEPROM 接口所述。

4.8 UART0 (TX/RX)

UART0 RX 引脚应由 10kΩ 电阻拉低，另外由 100pF 陶瓷电容保护，如图 34 所示。

图 34. UART0 连接

4.9 光接口(UART1)

OPT_TX 和 OPT_RX 引脚可用于普通的串行接口(例如，连接一个 RS_232 收发器)，或者用于直接控制光器件(例如，红外二极管和光电晶体管实现 FLAG 接口)。图 35 所示为 UART1 的基本连接。控制字段

OPT_TXE (I/O RAM 0x2456[3:2])设为 00时，OPT_TX 引脚有效。 OPT_TX 和 OPT_RX 引脚的极性可分别由配置位 OPT_TXINV (I/O RAM 0x2456[0])和 O PT_RXINV (I/O RAM

0x2457[1])控制翻转。

71M6543F/H 和 71M6543G/GH数据资料

OPT_TX

R 2 R

OPT_RX

71M6543

Phototransistor

10 kΩ

100 pF

系统电源供电时，OPT_TX 可以使能 38 kHz 调制功能。BRN 模式下调制功能不可用。OPT_TXMOD 位(I/O RAM 0x2456[1])使能调制。占空比由 OPT_FDC[1:0] (I/O RAM 0x2457[5:4])控制，可选择 50%、25%、12.5%

和 6.25%占空比。6.25%占空比意味着 OPT_TX 在 6.25%周期内为低电平。OPT_RX 引脚采用数字信号门限。接收调制光信号时，它可能需要一个模拟滤波器。

调制时，光发射器工作电流比标称值高，使其延长光通路距离。

如果希望工作在 BRN 模式，外部元件应连接至 V3P3D。但建议将电流限制为几个 mA。

V3P3SYS

LED

图 35. 光元件连接

4.10 连接复位引脚

即使正常工作的电表不需要复位开关，开发时提供一个复位按钮非常有用，如图 36 左侧所示。RESET 信号可源于 V3P3SYS (MSN 模式)、V3P3D (MSN 和 BRN 模式)或 VBAT (所有模式，如果有电池)，或者是这些供电电源的组合，取决于具体应用。

对于量产的电表，RESET 引脚应由外部元件保护，如图 36 右侧所示。R1 应在 100Ω 范围之内，安装在尽量靠近 IC 的位置。

由于 71M6543 产生自身的上电复位，所以只有测试和开发时才需要复位按钮或电路，如图 36 所示。

71M6543F/H和 71M6543G/GH数据资料

RESET

71M6533

DGND

100Ω

RESET

71M6533

DGND

100Ω

E_RST

71M6543

E_TCLK

62 Ω

22 pF

LCD Segments

ICE_E

(optional)

71M6543

GNDD

V3P3D

VBAT/

V3P3D

Reset

Switch

1k Ω 0.1µF

10k

71M6543

RESET

图 36. RESET 引脚外部电路：按钮(左侧)、生产电路(右侧)

4.11 连接仿真器端口

即使不使用仿真器，也应该使用一个对地短路小电容(22pF)，用于 EMI 防护，如图 37 所示。成品板应使 ICE_E 引脚连接至地。

V3P3D

E_RXT

图 37. 仿真器接口的外部电路

4.12 闪存编程

4.12.1 通过ICE端口编程闪存

利用在线仿真器或 Teridian 提供的 FLASH 编程模块(TFP-2)，将操作或测试程序载入 FLASH。FLASH 编程采用 E_RST、E_RXTX 和 E_TCLK 引脚。

4.12.2 通过SPI端口编程闪存

通过 SPI 端口可擦除、读和编程 71M6543 的闪存，详细说明请参见第 2.5.12 节。

4.13 MPU演示程序

Teridian 提供的演示用 C 程序(源代码)包括了第 4 章应用信息提及的所有相关 MPU 函数。这些代码作为 71M6543 演示工具包的一部分提供。随演示工具包提供预编程的演示固件，安装在实验演示板上。演示板有助于快速、有效地评估 IC，同时无需编写固件或提供仿真器(ICE)。

71M6543F/H 和 71M6543G/GH数据资料

4.14 晶振

71M6543 的振荡器为标准 32.768 kHz 钟表晶振。经过特殊设计的振荡器电路能够处理此类晶振，容许晶体的高阻抗和有限功率处理能力。振荡器功耗非常低，有助于延长 VBAT_RTC 电池的寿命。

电路板布局使 XIN 至 XOUT 的电容最小化，需要的电池电流很小。良好的布局使 XIN 和 XOUT 彼此隔离，并且保持非常短的 XIN、XOUT 走线，远离 LCD 和数字信号。

由于振荡器为自偏压，所以外部电阻

不能连接在

晶振上。

4.15 电表校准

Teridian 71M6543电能表器件安装在电表系统后，必须对其校准。完整的校准包括以下内容：

• 为工厂校准建立参考温度( (例如，典型值 22°C)。

• 在参考温度(典型值 22°C)下校准计量电路，即校准电流传感器、分压器和信号调理元件以及内部基准

电压(VREF)的误差。

• 利用 RTCA_ADJ[7:0] I/O RAM 寄存器(I/O RAM 0x2504)校准振荡器频率。可利用 CE 的增益和相位调节系数校准计量部分。增益调节用于补偿信号调理使用的元件的容差，尤其是

电阻性元件。相位调整用于补偿电流传感器或无功功率引起的相位漂移。由于 MPU 固件的灵活性，能够实现任意校准方法，例如基于能量或电流和电压进行校准。还可能实现分段

校准(取决于电流范围)。

71M6543支持常见的工业标准校准技术，例如单点(仅限能量)、多点(能量、Vrms、Irms)和自动校准。 Teridian 提供一份校准电子表格文件，以方便校准过程。请联系当地的 Teridian 代表处，索取最新的

71M6543校准电子表格文件。

71M6543F/H和 71M6543G/GH数据资料

名称

地址第7位

第6位

第5位

第4位

第3位

第2位

第1位

第0位

5 固件接口

5.1 I/O RAM映射—按功能排序

表 69 和表 70 中，无效位(U)和保留位(R)以浅灰色阴影表示。无效位“U”没有物理存储单元，对其写操作没任何影响，读取时总是返回 0。保留位用

“R”表示，只能写 0。对保留位写入非 0 值，可能会产生负作用，必须避免。非易失位以深灰色阴影表示。如果系统有电池连接至 VBAT 引脚，非易

失位在主电源故障期间不会丢失。

表 69 中按地址顺序列出 I/O RAM 位置，方便 MPU 读取(例如，按照验证内容的顺序)。这些 I/O RAM 位置通常仅在启动时更改。表 69 所列地址是表 70 所列地址的替代选择，在本文通篇中都使用表 70 所列地址。例如，EQU[2:0]可在地址 I/O RAM 0x2000[7:5]或地址 I/O RAM 0x2106[7:5]操作。

表 69. I/O RAM 映射—按功能排序，基本配置

CE6 2000 CE5 2001 CE4 2002

CE3 2003 CE2 2004

CE1 2005 CE0 2006

RCE0 2007

RTMUX 2008

FOVRD 2009

MUX5 200A MUX4 200B MUX3 200C MUX2 200D MUX1 200E MUX0 200F TEMP 2010

LCD0 2011 LCD1 2012 LCD2 2013

LCD_MAP6 2014

EQU[2:0]

DIFF6_E DIFF4_E DIFF2_E DIFF0_E RFLY_DIS FIR_LEN[1:0] PLS_INV

CHOPR[1:0] U TMUXR4[2:0] U TMUXR2[2:0] U U R U U U U U

TEMP_BSEL TEMP_PWR OSC_COMP TEMP_BAT TBYTE_BUSY TEMP_PER[2:0]

LCD_E LCD_MODE[2:0] LCD_ALLCOM

LCD_VMODE[1:0] LCD_BLNKMAP23[5:0]

LCD_BAT R LCD_BLNKMAP22[5:0]

U SUM_SAMPS[12:8]

MUX_DIV[3:0] MUX10_SEL

MUX9_SEL MUX8_SEL MUX7_SEL MUX6_SEL MUX5_SEL MUX4_SEL MUX3_SEL MUX2_SEL MUX1_SEL MUX0_SEL

RMT6_E RMT4_E RMT2_E TMUXR6[2:0]

U CHOP_E[1:0] RTM_E CE_E

SUM_SAMPS[7:0]

CE_LCTN[6/5:0]

PLS_MAXWIDTH[7:0]

PLS_INTERVAL[7:0]

LCD_MAP[55:48]

LCD_Y LCD_CLK[1:0]

71M6543F/H和 71M6543G/GH 数据资料

名称

地址第7位

第6位

第5位

第4位

第3位

第2位

第1位

第0位

注：

LCD_MAP5 2015 LCD_MAP4 2016 LCD_MAP3 2017 LCD_MAP2 2018 LCD_MAP1 2019 LCD_MAP0 201A

DIO_R5 201B DIO_R4 201C DIO_R3 201D DIO_R2 201E DIO_R1 201F DIO_R0 2020

DIO0 2021 DIO1 2022

DIO2 2023 INT1_E 2024 INT2_E 2025

WAKE_E 2026

U U U U U DIO_RPB[2:0] U DIO_R11[2:0] U DIO_R10[2:0] U DIO_R9[2:0] U DIO_R8[2:0] U DIO_R7[2:0] U DIO_R6[2:0] U DIO_R5[2:0] U DIO_R4[2:0] U DIO_R3[2:0] U DIO_R2[2:0]

DIO_EEX[1:0]

U U OPT_TXE[1:0] OPT_TXMOD OPT_TXINV

DIO_PW DIO_PV OPT_FDC[1:0]

DIO_PX DIO_PY U U U U U U EX_EEX EX_XPULSE EX_YPULSE EX_RTCT

EX_SPI EX_WPULSE EX_VPULSE

EW_RX EW_PB EW_DIO4 EW_DIO52 EW_DIO55

SFMM 2080

SFMS 2081

*SFMM 和 SFMS 只能通过 SPI从端口访问。详情请参见 2.5.1.1 闪存模式。

LCD_MAP[47:40] LCD_MAP[39:32] LCD_MAP[31:24] LCD_MAP[23:16]

LCD_MAP[15:8]

LCD_MAP[7:0]

U OPT_RXDIS OPT_RXINV OPT_BB

U EX_RTC1M EX_RTC1S EX_XFER

SFMM[7:0]*

SFMS[7:0]*

71M6543F/H和 71M6543G/GH数据资料

名称

地址第7位

第6位

第5位

第4位

第3位

第2位

第1位

第0位

MUX5

2100

CE5

2107

CE2

210A

DIFF6_E

DIFF4_E

DIFF2_E

DIFF0_E

RFLY_DIS

FIR_LEN[1:0]

PLS_INV

RTM3

2111

时钟发生

调节熔丝器件

LCD/DIO

LCD0

2400

表 70 列出了可能需要频繁访问的位和寄存器。保留位的灰色背景较浅，非易失位的灰色背景较深。

表 70. I/O RAM 映射—按功能排序

CE和ADC

MUX4 2101 MUX3 2102 MUX2 2103 MUX1 2104 MUX0 2105

CE6 2106

CE4 2108 CE3 2109

CE1 210B

CE0 210C RTM0 210D RTM0 210E RTM1 210F RTM2 2110

CKGN 2200

VREF

TRIMT 2309

EQU[2:0]

U CE_LCTN[6:0] (71M6543G/GH), CE_LCT N [5:0] (71M6543F/H)

U U U U U U RTM0[9:8]

U U ADC_DIV PLL_FAST RESET MPU_DIV[2:0]

MUX_DIV[3:0] MUX10_SEL[3:0] MUX9_SEL[3:0] MUX8_SEL[3:0] MUX7_SEL[3:0] MUX6_SEL[3:0] MUX5_SEL[3:0] MUX4_SEL[3:0] MUX3_SEL[3:0] MUX2_SEL[3:0] MUX1_SEL[3:0] MUX0_SEL[3:0]

U SUM_SAMPS[12:8]

U CHOP_E[1:0] RTM_E CE_E

SUM_SAMPS[7:0]

PLS_MAXWIDTH[7:0]

PLS_INTERVAL[7:0]

RTM0[7:0] RTM1[7:0] RTM2[7:0] RTM3[7:0]

TRIMT[7:0]

LCD_E LCD_MODE[2:0] LCD_ALLCOM LCD_Y LCD_CLK[1:0]

LCD1 2401

LCD2 2402 LCD_MAP6 2405 LCD_MAP5 2406 LCD_MAP4 2407 LCD_MAP3 2408

LCD_VMODE[1:0] LCD_BLNKMAP23[5:0]

LCD_BAT R LCD_BLNKMAP22[5:0]

LCD_MAP[55:48] LCD_MAP[47:40] LCD_MAP[39:32] LCD_MAP[31:24]

TERIDIAN Semiconductor 71M6543F, 71M6543H User Manual

Specifications and Main Features

Frequently Asked Questions

User Manual

1 引言

2 硬件说明

2.1 硬件概述

2.2 模拟前端(AFE)

2.2.1 信号输入引脚

2.2.2 输入复用器

2.2.3 延时补偿

2.2.4 ADC前置放大器

2.2.5 A/D转换器(ADC)

2.2.6 FIR滤波器

2.2.7 电压基准

2.2.8 71M6xx3 隔离传感器接口

2.2.8.1 概述

2.2.8.2 71M6543 和 71M6xx3 隔离传感器之间的通信 71M6xx3 的 ADC 定时时钟来自 71M6543 产生的脉冲信号。电源脉冲的产生，以及 71M6543 和 71M6xx3

2.2.8.3 71M6xx3 隔离传感器的控制 71M6543可读、写每个 71M6xx3 远端传感器的特定字节信息。

2.3 数字计算引擎(CE)

2.3.1 CE程序存储器

2.3.2 CE数据存储器

2.3.3 CE与MPU通信

2.3.4 电表公式

2.3.5 实时监测器(RTM)

2.3.6 脉冲发生器

2.3.6.1 XPULSE和YPULSE CE 产生的脉冲可输出至 XPULSE 和 YPULSE 脉冲输出引脚，SEGDIO6 和 SEGDIO7 引脚分别用于这些

2.3.6.2 VPULSE和WPULSE 参见图 9，每个 CE 代码周期，硬件将 WPULSE 和 VPULSE 输出符号位保存在一个 8 位 FIFO 中，并以规

2.3.7 CE功能综述

2.4 80515 MPU核

2.4.1 存储器架构和寻址

程序存储器 80515 可寻址高达 64KB 程序存储空间(0x0000 至 0xFFFF)。MPU 取指令或执行 MOVC 操作时，进行存储

内部数据存储器映射和存取 80515 内部有 256 字节(0x00 至 0xFF)的数据存储器。内部数据存储器地址始终为单字节宽，表 10 列出了

2.4.2 特殊功能寄存器(SFR)

2.4.3 通用 80515 特殊功能寄存器

2.4.4 指令集

2.4.5 80515 低功耗模式

2.4.6 UART

2.4.7 定时器和计数器

2.4.8 WD定时器(软件看门狗定时器)

2.4.9 中断

中断优先级结构

中断源和向量

2.5 片上资源

2.5.1 物理存储器

2.5.1.1 闪存模式

2.5.1.2 MPU/CE RAM

2.5.1.3 I/O RAM (配置RAM)

2.5.2 振荡器

2.5.3 PLL和内部时钟

2.5.4 实时时钟(RTC)

2.5.4.1 RTC概述

2.5.4.2 访问RTC

2.5.4.3 RTC频率控制

2.5.4.4 RTC温度补偿 71M6543 可配置为定期测量管芯温度，包括 SLP 模式、LCD 模式和 MPU 停止模式。如果由 OSC_COMP

2.5.4.5 RTC中断 RTC 每秒和每分钟产生中断。这些中断称为 RTC_1SEC 和 RTC_1MIN。此外，RTC 还具有闹钟功能，分

2.5.5 71M6543 温度传感器

2.5.6 71M6xx3 温度传感器

2.5.7 71M6543 电池监测器

2.5.8 71M6xx3 VCC检测器

2.5.9 UART和光接口

2.5.10 数字I/O和LCD段驱动器

2.5.10.1 通用信息

2.5.10.2 复用DIO和SEG引脚

2.5.10.3 LCD驱动器

2.5.11 EEPROM接口

2.5.11.1 2 线EEPROM接口

2.5.11.2 带有独立数据引脚的 3 线(μ-wire) EEPROM接口

2.5.11.3 带有独立DI/DO引脚的 3 线(μ-wire/SPI) EEPROM接口 如果 DIO_EEX[1:0] = 11，除 DI 和 DO 为独立引脚外，71M6543 的 3 线接口同上。这种情况下，

2.5.12 SPI从机端口

2.5.13 硬件看门狗定时器

2.5.14 测试端口(TMUXOUT和TMUX2OUT引脚)

3 功能说明

3.1 工作原理

3.2 电池供电模式

3.2.1 BRN模式

3.2.2 LCD模式

3.2.3 SLP模式

3.3 故障和复位操作

3.3.1 掉电事件

2.5.11.3 带有独立DI/DO引脚的 3 线(μ-wire/SPI) EEPROM接口如果 DIO_EEX[1:0] = 11，除 DI 和 DO 为独立引脚外，71M6543 的 3 线接口同上。这种情况下，

4.4 使用电流变压器的系统架构