数据手册
STM32F101xC STM32F101xD
STM32F101xE
基本型，32位基于ARM核心的带512K字节闪存的微控制器
9个16位定时器、1个ADC 、10个通信接口
功能
■ 内核：ARM 32位的Cortex™-M3 CPU
− 最高36MHz工作频率，
1.25DMips/MHz(Dhrystone 2.1)，
在存储器的0等待周期访问时
− 单周期乘法和硬件除法
■ 存储器
− 从256K至512K字节的闪存程序存储器
− 高达48K字节的SRAM
− 带4个片选的灵活的静态存储器控制器。支
持CF卡、SRAM、PSRAM、NOR和NAND
存储器
− 并行LCD接口，兼容8080/6800模式
■ 时钟、复位和电源管理
− 2.0～3.6伏供电和I/O管脚
− 上电/断电复位(POR/PDR)、可编程电压监测
器(PVD)
− 内嵌4～16MHz晶体振荡器
− 内嵌经出厂调校的8MHz的RC振荡器
− 内嵌带校准的40kHz的RC振荡器
− 带校准功能的32kHz RTC振荡器
■ 低功耗
− 睡眠、停机和待机模式
BAT为RTC和后备寄存器供电
− V
■ 1个12位模数转换器，1us转换时间(多达16个
输入通道)
− 转换范围：0～3.6V
− 温度传感器
■ 2 通道 12 位 D/A 转换器
■ DMA
− 12通道DMA控制器
− 支持的外设：定时器、ADC、DAC、SPI、
2
C和USART
I
■ 多达112个快速I/O口
− 51/80/112个多功能双向的I/O口
− 所有I/O口可以映像到16个外部中断
− 除了模拟输入口以外的IO口可容忍5V信号
输入
初步信息
■ 调试模式
− 串行单线调试(SWD)和JTAG接口
− Cortex-M3的内嵌跟踪模块(ETM)
■ 多达9个定时器
− 多达4个16位定时器，每个定时器有多达4个
用于输入捕获/输出比较/PWM或脉冲计数的
通道
− 2个看门狗定时器(独立的和窗口型的)
− 系统时间定时器：24位自减型计数
− 2个16位基本定时器用于驱动DAC
■ 多达13个通信接口
2
− 多达2个I
− 多达5个USART接口(支持ISO7816，LIN，
IrDA接口和调制解调控制)
− 多达3个SPI接口(18M位/秒)
■ CRC计算单元
■ ECOPACK
参 考 基本型号
STM32F101xC
STM32F101xD
STM32F101xE
C接口(支持SMBus/PMBus)
®封装
表1 器件列表
STM32F101RC、STM32F101VC、
STM32F101ZC
STM32F101RD、STM32F101VD、
STM32F101ZD
STM32F101RE、STM32F101ZE、
STM32F101VE
参照2008年4月 STM32F103xCDE数据手册 英文第1.0版 （本译文仅供参考，如有翻译错误，请以英文原稿为准） 1/27
1 介绍
本文给出了STM32F101xC、STM32F101xD和STM32F101xE基本型的订购信息和器件的机械特性。
有关闪存存储器的编程、擦除和保护等信息，请参考《STM32F10xxx闪存编程参考手册》。
有关Cortex™-M3的信息，请参考《Cortex™-M3技术参考手册》
2 规格说明
STM32F101xC、STM32F101xD和STM32F101xE基本型系列使用高性能的ARM® Cortex™-M3 32位的
RISC内核，工作频率为36MHz，内置高速存储器(高达512K字节的闪存和48K字节的SRAM)，丰富的
增强I/O端口和联接到两条APB总线的外设。所有型号的器件都包含1个12位的ADC、4个通用16位定
时器，还包含标准和先进的通信接口：多达2个I
STM32F101xC、STM32F101xD和STM32F101xE基本型系列工作于-40°C至+85°C的温度范围，供电电
压2.0V至3.6V，一系列的省电模式保证低功耗应用的要求。
完整的STM32F101xC、STM32F101xD和STM32F101xE基本型系列产品包括从64脚至144脚的三种不
同封装形式；根据不同的封装形式，器件中的外设配置不尽相同。下面给出了该系列产品中所有外
设的基本介绍。
STM32F101xC, STM32F101xD, STM32F101xE数据手册
2
C、3个SPI、5个USART。
这些丰富的外设配置，使得STM32F101xC、STM32F101xD和STM32F101xE基本型微控制器适合于多
种应用场合：
● 医疗和手持设备
● PC外设和GPS平台
● 工业应用：可编程控制器、打印机和扫描仪
● 警报系统，视频对讲，和暖气通风空调系统等
图一给出了该产品系列的框图。
参照2008年4月 STM32F101xCDE数据手册 英文第1.0版 （本译文仅供参考，如有翻译错误，请以英文原稿为准） 2/27
2.1 器件一览
表2 STM32F101xC、STM32F101xD 和 STM32F101xE 器件功能和配置
STM32F101xC, STM32F101xD, STM32F101xE数据手册
外设
闪存(K字节)
RAM(K字节)
FSMC 无 有 有
通用
定时器
基本
SPI
通信 2
通用I/O端口
12位同步ADC
12位DAC
2
I
C
USART
STM32F101Rx
256 384 512 256 384 512 256 384 512
32 32 32
16通道
48
1
STM32F101Vx
16通道
4
2
3
5
80 11251
1
1
2通道
48
STM32F101Zx
48
1
16通道
CPU频率
工作电压
工作温度
封装
LQFP64
2.2 系列之间的全兼容性
STM32F101xx是一个完整的系列，其成员之间是脚对脚兼容，软件和功能上也兼容。
STM32F101xC 、 STM32F101xD 和 STM32F101xE 是 STM32F101xx 数据手册中描述的
STM32F101x6/8/B/C产品的延伸，他们具有更大的闪存存储器和RAM容量，更多的片上
外设，如FSMC和DAC等，同时保持与其它同系列的产品兼容。
STM32F101xC、STM32F101xD和STM32F101xE可直接替换STM32F101x6/8/B/C产品，
为用户在产品开发中尝试使用不同的存储容量提供了更大的自由度。
36MHz
2.0～3.6V
-40至+85℃
结温：-40至+105℃
LQFP100
LQFP144
参照2008年4月 STM32F101xCDE数据手册 英文第1.0版 （本译文仅供参考，如有翻译错误，请以英文原稿为准） 3/27
表3 STM32F101xx 系列
STM32F101xC, STM32F101xD, STM32F101xE数据手册
管
脚
数
144
100
64
48
36
32KB 闪存 64KB 闪存 128KB 闪存 256KB 闪存 384KB 闪存 512KB 闪存
6KB RAM 10KB RAM 16KB RAM 32KB RAM 48KB RAM 48KB RAM
3 个 USART
2 个 USART
2 个 16 位定时器
1 个 SPI
2
1 个 I
C
1 个 ADC
3 个 16 位定时器
2 个 SPI、2 个 I
1 个 ADC
存储器容量
2
C
2.3 概述
ARM®的Cortex™-M3核心并内嵌闪存和SRAM
ARM的Cortex™-M3处理器是最新一代的嵌入式ARM处理器，它为实现MCU的需要提供了低成本的
平台、缩减的管脚数目、降低的系统功耗，同时提供卓越的计算性能和先进的中断系统响应。
5 个 USART
4 个 16 位定时器、2 个基本定时器
3 个 SPI、2 个 I
1 个 ADC、1 个 DAC
FSMC(100 和 144 脚)
2
C
ARM的Cortex™-M3是32位的RISC处理器，提供额外的代码效率，在通常8和16位系统的存储空间上
发挥了ARM内核的高性能。
STM32F101xC、STM32F101xD和STM32F101xE基本型系列拥有内置的ARM核心，因此它与
所有的ARM工具和软件兼容。
图一是该系列产品的功能框图。
内置闪存存储器
高达512K字节的内置闪存存储器，用于存放程序和数据。
CRC(循环冗余校验)计算单元
CRC(循环冗余校验)计算单元使用一个固定的多项式发生器，从一个32位的数据字产生一个CRC码。
在众多的应用中，基于CRC的技术被用于验证数据传输或存储的一致性。在EN/IEC 60335-1标准的范
围内，它提供了一种检测闪存存储器错误的手段，CRC计算单元可以用于实时地计算软件的签名，
并与在链接和生成该软件时产生的签名对比。
内置SRAM
多达48K字节的内置SRAM，CPU能以0等待周期访问(读/写)。
FSMC(可配置的静态存储器控制器)
STM32F101xC、STM32F101xD和STM32F101xE基本型系列集成了FSMC模块。它具有4个片
选输出，支持CF、RAM、PSRAM、NOR和NAND。
功能介绍：
● 三个FSMC中断源，经过逻辑或连到NVIC单元；
● 无读FIFO；
参照2008年4月 STM32F101xCDE数据手册 英文第1.0版 （本译文仅供参考，如有翻译错误，请以英文原稿为准） 4/27
● 代码可以在除PC卡外的片外存储器运行；
● 没有启动特性
● 目标频率为SYSCLK/2，即当系统时钟为36MHz时，外部访问的速度可达18MHz。
LCD并行接口
FSMC可以配置成与多数图形LCD控制器的无缝连接，它支持Intel 8080和Motorola 6800的模式，并能
够灵活地与特定的LCD接口。使用这个LCD并行接口可以很方便地构建简易的图形应用环境，或使
用专用加速控制器的高性能方案。
嵌套的向量式中断控制器(NVIC)
STM32F101xC, STM32F101xD, STM32F101xE数据手册
STM32F101xC、STM32F101xD和STM32F101xE
理多达60个可屏蔽中断通道(不包括16个Cortex™-M3的中断线)和16个优先级。
● 紧耦合的NVIC能够达到低延迟的中断响应处理
● 中断向量入口地址直接进入内核
● 紧耦合的NVIC接口
● 允许中断的早期处理
● 处理
● 支持中断尾部链接功能
● 自动保存处理器状态
● 中断返回时自动恢复，无需额外指令开销
该模块以最小的中断延迟提供灵活的中断管理功能。
晚到的
较高优先级中断
外部中断/事件控制器(EXTI)
外部中断/事件控制器包含19个边沿检测器，用于产生中断/事件请求。每个中断线都可以独立地配置
它的触发事件(上升沿或下降沿或双边沿)，并能够单独地被屏蔽；有一个挂起寄存器维持所有中断请
求的状态。EXTI可以检测到脉冲宽度小于内部APB2的时钟周期。多达112个通用I/O口连接到16个外
部中断线。
时钟和启动
基本型内置嵌套的向量式中断控制器，能够处
系统时钟的选择是在启动时进行，复位时内部8MHz的RC振荡器被选为默认的CPU时钟，随后可以选
择外部的、具失效监控的4~16MHz时钟；当外部时钟失效时，它将被隔离，同时会产生相应的中断。
同样，在需要时可以采取对PLL时钟完全的中断管理(如当一个外接的振荡器失效时)。
具有多个预分频器用于配置AHB的频率、高速APB(APB2)和低速APB(APB1)区域。AHB和APB的最
高频率是36MHz。参考图二的时钟驱动框图。
自举模式
在启动时，自举管脚被用于选择三种自举模式中的一种：
● 从用户闪存自举
● 从系统存储器自举
● 从内部SRAM自举
自举加载程序存放于系统存储器中，可以通过USART1对闪存重新编程。
供电方案
● VDD = 2.0～3.6V：VDD管脚为I/O管脚和内部调压器的供电。
参照2008年4月 STM32F101xCDE数据手册 英文第1.0版 （本译文仅供参考，如有翻译错误，请以英文原稿为准） 5/27
STM32F101xC, STM32F101xD, STM32F101xE数据手册
● V
● V
SSA，VDDA
时，V
DD
= 1.8～3.6V：当关闭VDD时，（通过内部电源切换器）为RTC、外部32kHz振荡器和后备
BAT
寄存器供电。
关于如何连接电源引脚的细节，请参考图八.供电方案。
供电监控器
本产品内部集成了上电复位(POR)/掉电复位(PDR)电路，该电路始终处于工作状态，保证系统在供电
超过2V时工作；当V
器件中还有一个可编程电压监测器(PVD)，它监视V
值V
时将产生中断，中断处理程序可以发出警告信息或将微控制器转入安全模式。PVD功能需要
PVD
通过程序开启。关于V
电压调压器
调压器有三个操作模式：主模式(MR)、低功耗模式(LPR)和关断模式
● 主模式(MR)用于正常的运行操作
● 低功耗模式(LPR)用于CPU的停机模式
● 关断模式用于CPU的待机模式：调压器的输出为高阻状态，内核电路的供电切断，调压器处于
零消耗状态(但寄存器和SRAM的内容将丢失)
= 2.0～3.6V：为ADC、复位模块、RC振荡器和PLL的模拟部分提供供电。使用ADC
不得小于2.4V。V
低于设定的阀值(V
DD
POR/PDR和VPVD
DDA和VSSA
必须分别连接到VDD和VSS。
)时，置器件于复位状态，而不必使用外部复位电路。
POR/PDR
供电并与阀值V
DD
比较，当VDD低于或高于阀
PVD
的值参考第5章的图表：内嵌复位和电源控制模块图表。
该调压器在复位后始终处于工作状态，在待机模式下被关闭。
低功耗模式
STM32F101xC、STM32F101xD和STM32F101xE基本型支持三种低功耗模式，可以在要求低功
耗、短启动时间和多种唤醒事件之间达到最佳的平衡。
● 睡眠模式
在睡眠模式，只有CPU停止，所有外设处于工作状态并可在发生中断/事件时唤醒CPU。
● 停机模式
在保持SRAM和寄存器内容不丢失的情况下，停机模式可以达到最低的电能消耗。在停机模式
下，停止所有内部1.8V部分的供电，PLL、HSI和HSE的RC振荡器被关闭，调压器可以被置于
普通模式或低功耗模式。
可以通过任一配置成EXTI的信号把微控制器从停机模式中唤醒，EXTI信号可以是16个外部I/O
口之一、PVD的输出、RTC闹钟或USB的唤醒信号。
● 待机模式
在待机模式下可以达到最低的电能消耗。内部的电压调压器被关闭，因此所有内部1.8V部分的
供电被切断；PLL、HSI和HSE的RC振荡器也被关闭；进入待机模式
内容将消失，但后备寄存器的内容仍然保留，待机电路仍工作。
从待机模式退出的条件是：NRST上的外部复位信号、IWDG复位、WKUP管脚上的一个上升边
沿或RTC的闹钟到时。
注：
在进入停机或待机模式时，
RTC、IWDG
和对应的时钟不会被停止。
后，SRAM和寄存器的
DMA
灵活的12路通用DMA(DMA1上有7个通道，DMA2上有5个通道)可以管理存储器到存储器、设备到存
储器和存储器到设备的数据传输；2个DMA控制器支持环形缓冲区的管理，避免了控制器传输到达缓
冲区结尾时所产生的中断。
每个通道都有专门的硬件DMA请求逻辑，同时可以由软件触发每个通道；传输的长度、传输的源地
址和目标地址都可以通过软件单独设置。
2
DMA可以用于主要的外设：SPI、I
参照2008年4月 STM32F101xCDE数据手册 英文第1.0版 （本译文仅供参考，如有翻译错误，请以英文原稿为准） 6/27
C、USART，通用、基本和高级控制定时器TIMx，DAC和ADC。
RTC(实时时钟)和后备寄存器
STM32F101xC, STM32F101xD, STM32F101xE数据手册
RTC和后备寄存器通过一个开关供电，在VDD有效时该开关选择VDD供电，否则由V
备寄存器(42个16位的寄存器)可以用于保存84个字节的用户应用数据。该寄存器不会被系统或电源复
位源复位；当从待机模式唤醒时，也不会被复位。
实时时钟具有一组连续运行的计数器，可以通过适当的软件提供日历时钟功能，还具有闹钟中断和
阶段性中断功能。RTC的驱动时钟可以是一个使用外部晶体的32.768kHz的振荡器、内部低功耗RC振
荡器或高速的外部时钟经128分频。内部低功耗RC振荡器的典型频率为40kHz。为补偿天然晶体的偏
差，可以通过输出一个512Hz的信号对RTC的时钟进行校准。RTC具有一个32位的可编程计数器，使
用比较寄存器可以进行长时间的测量。有一个20位的预分频器用于时基时钟，默认情况下时钟为
32.768kHz时它将产生一个1秒长的时间基准。
独立的看门狗
独立的看门狗是基于一个12位的递减计数器和一个8位的预分频器，它由一个内部独立的40kHz的RC
振荡器提供时钟，因为这个RC振荡器独立于主时钟，所以它可运行于停机和待机模式。它可以被当
成看门狗用于在发生问题时复位整个系统，或作为一个自由定时器为应用程序提供超时管理。通过
选择字节可以配置成是软件或硬件启动看门狗。在调试模式，计数器可以被冻结。
窗口看门狗
窗口看门狗内有一个7位的递减计数器，并可以设置成自由运行。它可以被当成看门狗用于在发生问
题时复位整个系统。它由主时钟驱动，具有早期预警中断功能；在调试模式，计数器可以被冻结。
管脚供电。后
BAT
系统时基定时器
这个定时器是专用于操作系统，也可当成一个标准的递减计数器。它具有下述特性：
● 24位的递减计数器
● 重加载功能
● 当计数器为0时能产生一个可屏蔽中断
● 可编程时钟源
通用定时器(TIMx)
STM32F101xC、STM32F101xD和STM32F101xE基本型系列产品中内置了多达4个可同步运行
的标准定时器(TIM2、TIM3、TIM4和TIM5)。每个定时器都有一个16位的自动加载递加/递减计数器、
一个16位的预分频器和4个独立的通道，每个通道都可用于输入捕获、输出比较、PWM和单脉冲模式
输出，在最大的封装配置中可提供最多16个输入捕获、输出比较或PWM通道。它们还能通过定时器
链接功能与高级控制定时器共同工作，提供同步或事件链接功能。
在调试模式下，计数器可以被冻结。
任一标准定时器都能用于产生PWM输出。每个定时器都有独立的DMA请求机制。
基本定时器-TIM6和TIM7
这2个定时器主要是用于产生DAC触发信号，也可当成通用的16位时基计数器。
I2C总线
多达2个I2C总线接口，能够工作于多主和从模式，支持标准和快速模式。
2
C接口支持7位或10位寻址，7位从模式时支持双从地址寻址。内置了硬件CRC发生器/校验器。
I
它们可以使用DMA操作并支持SMBus总线2.0版/PMBus总线。
参照2008年4月 STM32F101xCDE数据手册 英文第1.0版 （本译文仅供参考，如有翻译错误，请以英文原稿为准） 7/27
通用同步/异步收发器(USART)
STM32F101xC、STM32F101xD和STM32F101xE基本型系列产品中内置了3个通用同步/异步收发器
(USART1、USART2和USART3)，和2个通用异步收发器(USART4和USART5)。
这5个接口提供异步通信、支持红外线传输编解码、多处理器通信模式、单线半双工通信模式和LIN
主/从功能。这5个USART接口通信速率可达2.25兆位/秒。
USART1、USART2和USART3接口具有硬件的CTS和RTS信号管理、兼容ISO7816的智能卡模式和类
SPI通信模式，除了USART5所有其他接口都可以使用DMA操作。
串行外设接口(SPI)
多达3个SPI接口，在从或主模式下，全双工和半双工的通信速率可达18兆位/秒。3位的预分频器可产
生8种主模式频率，可配置成每帧8位或16位。硬件的CRC产生/校验支持基本的SD卡和MMC模式。
所有的SPI接口都可以使用DMA操作。
通用输入输出接口(GPIO)
每个GPIO管脚都可以由软件配置成输出(推拉或开路)、输 入 (带或不带上拉或下拉)或其它的外设功能
端口。多数GPIO管脚都与数字或模拟的外设共用。所有的GPIO管脚都有大电流通过能力。
在需要的情况下，I/O管脚的外设功能可以通过一个特定的操作锁定，以避免意外的写入I/O寄存器。
STM32F101xC, STM32F101xD, STM32F101xE数据手册
ADC(模拟/数字转换器)
STM32F101xC、STM32F101xD和STM32F101xE基本型产品内嵌1个12位的模拟/数字转换器(ADC)，
每个ADC共用多达16个外部通道，可以实现单次或扫描转换。在扫描模式下，在选定的一组模拟输
入上的转换自动进行。
ADC可以使用DMA操作。
模拟看门狗功能允许非常精准地监视一路、多路或所有选中的通道，当被监视的信号超出预置的阀
值时，将产生中断。
由标准定时器(TIMx)产生的事件，可以分别内部级联到ADC的开始触发和注入触发，应用程序能使
AD转换与时钟同步。
DAC(数字至模拟信号转换器)
两个12位带缓冲的DAC通道可以用于转换2路数字信号成为2路模拟电压信号并输出。这项功能内部
是通过集成的电阻串和反向的放大器实现。
这个双数字接口支持下述功能：
● 两个DAC转换器：各有一个输出通道
● 8位或12位单调输出
● 12位模式下的左右数据对齐
● 同步更新功能
● 产生噪声波
● 产生三角波
● 双DAC通道独立或同步转换
● 每个通道都可使用DMA功能
● 外部触发进行转换
● 输入参考电压 V
REF+
STM32F101xC、STM32F101xD和STM32F101xE基本型产品中有7个触发DAC转换的输入。DAC通道
可以由定时器的更新输出触发，更新输出也可连接到不同的DMA通道。
参照2008年4月 STM32F101xCDE数据手册 英文第1.0版 （本译文仅供参考，如有翻译错误，请以英文原稿为准） 8/27
温度传感器
STM32F101xC, STM32F101xD, STM32F101xE数据手册
温度传感器产生一个随温度线性变化的电压，转换范围在2V < V
被连接到ADC1_IN16的输入通道上，用于将传感器的输出转换到数字数值。
串行单线JTAG调试口(SWJ-DP)
内嵌ARM的SWJ-DP接口，这是一个结合了JTAG和串行单线调试的接口，可以实现串行单线调试接
口或JTAG接口的连接。JTAG的TMS和TCK信号分别与SWDIO和SWCLK共用管脚，TMS脚上的一个
特殊的信号序列用于在JTAG-DP和SW-DP间切换。
内嵌跟踪模块(ETM)
使用ARM®的嵌入式跟踪微单元(ETM)，STM32F10xxx通过很少的ETM管脚连接到外部跟踪端口分
析(TPA)设备，从CPU核心中以高速输出压缩的数据流，为开发人员提供了清晰的指令运行与数据流
动的信息。TPA设备可以通过USB、以太网或其它高速通道连接到调试主机，实时的指令和数据流向
能够被调试主机上的调试软件记录下来，并按需要的格式显示出来。TPA硬件可以从开发工具供应商
处购得，并能与第三方的调试软件兼容。
< 3.6V之间。温度传感器在内部
DDA
参照2008年4月 STM32F101xCDE数据手册 英文第1.0版 （本译文仅供参考，如有翻译错误，请以英文原稿为准） 9/27
STM32F101xC, STM32F101xD, STM32F101xE数据手册
图一 STM32F101xC、STM32F101xD 和 STM32F101xE 基本型模块框图
1. 工作温度：-40°C至+85°C (结温达105°C)
2. AF：可作为外设功能脚的I/O口
参照2008年4月 STM32F101xCDE数据手册 英文第1.0版 （本译文仅供参考，如有翻译错误，请以英文原稿为准） 10/27
图二 时钟树
STM32F101xC, STM32F101xD, STM32F101xE数据手册
1. 当HIS作为PLL时钟的输入时，最高的系统时钟频率只能达到36MHz。
2. 当需要ADC采样时间为1μs时，APB2必须设置在14MHz或28MHz。
参照2008年4月 STM32F101xCDE数据手册 英文第1.0版 （本译文仅供参考，如有翻译错误，请以英文原稿为准） 11/27
3 管脚定义
图三 STM32F101xC、STM32F101xD 和 STM32F101xE 基本型 LQFP144 管脚分布
STM32F101xC, STM32F101xD, STM32F101xE数据手册
参照2008年4月 STM32F101xCDE数据手册 英文第1.0版 （本译文仅供参考，如有翻译错误，请以英文原稿为准） 12/27
STM32F101xC, STM32F101xD, STM32F101xE数据手册
图四 STM32F101xC、STM32F101xD 和 STM32F101xE 基本型 LQFP100 管脚分布
参照2008年4月 STM32F101xCDE数据手册 英文第1.0版 （本译文仅供参考，如有翻译错误，请以英文原稿为准） 13/27
STM32F101xC, STM32F101xD, STM32F101xE数据手册
图五 STM32F101xC、STM32F101xD 和 STM32F101xE 基本型 LQFP64 管脚分布
参照2008年4月 STM32F101xCDE数据手册 英文第1.0版 （本译文仅供参考，如有翻译错误，请以英文原稿为准） 14/27
STM32F101xC, STM32F101xD, STM32F101xE数据手册
表4 管脚定义
可选功能脚位
(2)
管脚名称
类
型
(1)
主功能
(复位后)
(3)
默认功能 重定义功能
I/O电平
LQFP64
LQFP100
LQFP144
- 1 1 PE2 I/O FT PE2 TRACECK/FSMC_A23
- 2 2 PE3 I/O FT PE3 TRACED0/FSMC_A19
- 3 3 PE4 I/O FT PE4 TRACED1/FSMC_A20
- 4 4 PE5 I/O FT PE5 TRACED2/FSMC_A21
- 5 5 PE6 I/O FT PE6 TRACED3/FSMC_A22
166
277
388
499
V
BAT
PC13-TAMPER-RTC
PC14-OSC32_IN
PC15-OSC32_OUT
(4)
(4)
(4)
S
I/O
I/O
I/O
V
BAT
PC13
PC14
PC15
(5)
(5)
(5)
TAMPER-RTC
OSC32_IN
OSC32_OUT
- - 10 PF0 I/O FT PF0 FSMC_A0
- - 11 PF1 I/O FT PF1 FSMC_A1
- - 12 PF2 I/O FT PF2 FSMC_A2
- - 13 PF3 I/O FT PF3 FSMC_A3
- - 14 PF4 I/O FT PF4 FSMC_A4
- - 15 PF5 I/O FT PF5 FSMC_A5
-1016
-1117
V
V
SS_5
DD_5
S
S
V
V
SS_5
DD_5
- - 18 PF6 I/O PF6 FSMC_NIORD
- - 19 PF7 I/O PF7 FSMC_NREG
- - 20 PF8 I/O PF8 FSMC_NIOWR
- - 21 PF9 I/O PF9 FSMC_CD
- - 22 PF10 I/O PF10 FSMC_INTR
5 12 23 OSC_IN I OSC_IN
6 13 24 OSC_OUT O OSC_OUT
7 14 25 NRST I/O NRST
8 15 26 PC0 I/O PC0 ADC_IN10
9 16 27 PC1 I/O PC1 ADC_IN11
10 17 28 PC2 I/O PC2 ADC_IN12
11 18 29 PC3 I/O PC3 ADC_IN13
V
V
V
V
SSA
REF-
REF+
DDA
12 19 30
-2031
-2132
13 22 33
V
V
V
V
SSA
REF-
REF+
DDA
S
S
S
S
参照2008年4月 STM32F101xCDE数据手册 英文第1.0版 （本译文仅供参考，如有翻译错误，请以英文原稿为准） 15/27
表5 管脚定义 （续 1）
主功能
管脚名称类型
(复位后)
(1)
I/O电平(2)
LQFP64
LQFP100
LQFP144
14 23 34 PA0-WKUP I/O PA0
15 24 35 PA1 I/O PA1
16 25 36 PA2 I/O PA2
17 26 37 PA3 I/O PA3
18 27 38
19 28 39
V
V
SS_4
DD_4
S
S
20 29 40 PA4 I/O PA4
21 30 41 PA5 I/O PA5
22 31 42 PA6 I/O PA6
23 32 43 PA7 I/O PA7
STM32F101xC, STM32F101xD, STM32F101xE数据手册
可选功能脚 位
(3)
V
SS_4
V
DD_4
WKUP/USART2_CTS
IM5_CH1/TIM2_CH1_ETR
USART2_RTS
USART2_TX
USART2_RX
默认功能 重定义功能
(6)
/ADC_IN0/T
(6)
(6)
/ADC_IN1/
TIM5_CH2/TIM2_CH2
(6)
/TIM5_CH3/
ADC_IN2/TIM2_CH3
(6)
/TIM5_CH4/
ADC_IN3/TIM2_CH4
(6)
(6)
(6)
SPI1_NSS/DAC_OUT1/
(6)
USART2_CK
/ADC_IN4
SPI1_SCK/DAC_OUT2/
/ADC_IN5
SPI1_MISO/ADC_IN6/
TIM3_CH1
(6)
SPI1_MOSI/ADC_IN7/
TIM3_CH2
(6)
24 33 44 PC4 I/O PC4 ADC_IN14
25 34 45 PC5 I/O PC5 ADC_IN15
26 35 46 PB0 I/O PB0
27 36 47 PB1 I/O PB1
ADC_IN8/TIM3_CH3
ADC_IN9/TIM3_CH4
28 37 48 PB2/BOOT1 I/O FT PB2/BOOT1
- - 49 PF11 I/O FSMC_NIOS16
- - 50 PF12 I/O FSMC_A6
--51
--52
V
V
SS_6
DD_6
S
S
- - 53 PF13 I/O FSMC_A7
- - 54 PF14 I/O FSMC_A8
- - 55 PF15 I/O FSMC_A9
- - 56 PG0 I/O FSMC_A10
- - 57 PG1 I/O FSMC_A11
- 38 58 PE7 I/O FT PE7 FSMC_D4
(6)
(6)
- 39 59 PE8 I/O FT PE8 FSMC_D5
- 40 60 PE9 I/O FT PE9 FSMC_D6
参照2008年4月 STM32F101xCDE数据手册 英文第1.0版 （本译文仅供参考，如有翻译错误，请以英文原稿为准） 16/27
表6 管脚定义 （续 2）
STM32F101xC, STM32F101xD, STM32F101xE数据手册
(2)
主功能
(复位后)
(3)
默认功能 重定义功能
管脚名称
类型
(1)
I/O电平
LQFP64
LQFP100
LQFP144
--61
--62
V
V
SS_7
DD_7
S
S
- 41 63 PE10 I/O FT PE10 FSMC_D7
- 42 64 PE11 I/O FT PE11 FSMC_D8
- 43 65 PE12 I/O FT PE12 FSMC_D9
- 44 66 PE13 I/O FT PE13 FSMC_D10
- 45 67 PE14 I/O FT PE14 FSMC_D11
- 46 68 PE15 I/O FT PE15 FSMC_D12
29 47 69 PB10 I/O FT PB10
30 48 70 PB11 I/O FT PB11
31 49 71
32 50 72
V
V
SS_1
DD_1
S
S
V
V
SS_1
DD_1
33 51 73 PB12 I/O FT PB12
34 52 74 PB13 I/O FT PB13
35 53 75 PB14 I/O FT PB14
I2C2_SCL/USART3_TX
I2C2_SDA/USART3_RX
SPI2_NSS/I2C2_SMBAI/
USART3_CK
SPI2_SCK/USART3_CTS
SPI2_MISO/USART3_RTS
(6)
可选功能脚 位
(6)
(6)
(6)
(6)
TIM2_CH3
TIM2_CH4
36 54 76 PB15 I/O FT PB15 SPI2_MOSI
- 55 77 PD8 I/O FT PD8 FSMC_D13 USART3_TX
- 56 78 PD9 I/O FT PD9 FSMC_D14 USART3_RX
- 57 79 PD10 I/O FT PD10 FSMC_D15 USART3_CK
- 58 80 PD11 I/O FT PD11 FSMC_A16 USART3_CTS
- 59 81 PD12 I/O FT PD12 FSMC_A17
TIM4_CH1/
USART3_RTS
- 60 82 PD13 I/O FT PD13 FSMC_A18 TIM4_CH2
-83
-84
V
V
SS_8
DD_8
S
S
- 61 85 PD14 I/O FT PD14 FSMC_D0 TIM4_CH3
- 62 86 PD15 I/O FT PD15 FSMC_D1 TIM4_CH4
- - 87 PG2 I/O FT PG2 FSMC_A12
- - 88 PG3 I/O FT PG3 FSMC_A13
- - 89 PG4 I/O FT FSMC_A14
- - 90 PG5 I/O FT FSMC_A15
参照2008年4月 STM32F101xCDE数据手册 英文第1.0版 （本译文仅供参考，如有翻译错误，请以英文原稿为准） 17/27
STM32F101xC, STM32F101xD, STM32F101xE数据手册
表7 管脚定义 （续 3）
管脚名称
类型
(1)
(2)
主功能
(复位后)
(3)
默认功能 重定义功能
I/O电平
LQFP64
LQFP100
LQFP144
- - 91 PG6 I/O FT FSMC_INT2
- - 92 PG7 I/O FT FSMC_INT3
- - 93 PG8 I/O FT
可选功能脚 位
--94
--95
V
V
SS_9
DD_9
S
S
37 63 96 PC6 I/O FT PC6 TIM3_CH1
38 64 97 PC7 I/O FT PC7 TIM3_CH2
39 65 98 PC8 I/O FT PC8 TIM3_CH3
40 66 99 PC9 I/O FT PC9 TIM3_CH4
41 67 100 PA8 I/O FT PA8 USART1_CK/MCO
42 68 101 PA9 I/O FT PA9
43 69 102 PA10 I/O FT PA10
USART1_TX
USART1_RX
(6)
(6)
44 70 103 PA11 I/O FT PA11 USART1_CTS
45 71 104 PA12 I/O FT PA12 USART1_RTS
46 72 105
-73106
47 74 107
48 75 108
49 76 109
50 77 110 PA15/JTDI I/O FT JTDI PA15/SPI3_NSS
PA13/
JTMS-SWDIO
V
SS_2
V
DD_2
PA14
/JTCK-SWCLK
I/O FT JTMS-SWDIO PA13
未连接
S
S
V
V
SS_2
DD_2
I/O FT JTCK-SWCLK PA14
TIM2_CH1_ETR/
SPI1_NSS
51 78 111 PC10 I/O FT PC10 USART4_TX USART3_TX
52 79 112 PC11 I/O FT PC11 USART4_RX USART3_RX
53 80 113 PC12 I/O FT PC12 USART5_TX USART3_CK
5 81 114 PD0 I/O FT
6 82 115 PD1 I/O FT
OSC_IN
OSC_OUT
(7)
(7)
FSMC_D2
FSMC_D3
54 83 116 PD2 I/O FT PD2 TIM3_ETR/USART5_RX
- 84 117 PD3 I/O FT PD3 FSMC_CLK USART2_CTS
- 85 118 PD4 I/O FT PD4 FSMC_NOE USART2_RTS
- 86 119 PD5 I/O FT PD5 FSMC_NWE USART2_TX
--120
--121
参照2008年4月 STM32F101xCDE数据手册 英文第1.0版 （本译文仅供参考，如有翻译错误，请以英文原稿为准） 18/27
V
V
SS_10
DD_10
S
S
STM32F101xC, STM32F101xD, STM32F101xE数据手册
表8 管脚定义 （续 4）
可选功能脚 位
(2)
管脚名称
类型
(1)
主功能
(复位后)
(3)
默认功能 重定义功能
I/O电平
LQFP64
LQFP100
LQFP144
- 87 122 PD6 I/O FT PD6 FSMC_NWAIT USART2_RX
- 88 123 PD7 I/O FT PD7 FSMC_NE1/FSMC_NCE2 USART2_CK
- - 124 PG9 I/O FT FSMC_NE2/FSMC_NCE3
- - 125 PG10 I/O FT FSMC_NCE4_1/FSMC_NE3
- - 126 PG11 I/O FT FSMC_NCE4_2
- - 127 PG12 I/O FT FSMC_NE4
- - 128 PG13 I/O FT FSMC_A24
- - 129 PG14 I/O FT FSMC_A25
--130
--131
V
V
SS_11
DD_11
S
S
--132 PG15 I/O
55 89 133 PB3/JTDO I/O FT JTDO
PB3/TRACESWO/JTDO
/SPI3_SCK
56 90 134 PB4/JNTRST I/O FT JNTRST PB4/SPI3_MISO
57 91 135 PB5 I/O PB5 I2C1_SMBAI/SPI3_MOSI
58 92 136 PB6 I/O FT PB6
59 93 137 PB7 I/O FT PB7
I2C1_SCL
I2C1_SDA
/TIM4 CH2
(6)
/TIM4_CH1
(6)
/FSMC_NADV
(6)
(6)
TIM2_CH2/
SPI1_SCK
TIM3_CH1/
SPI1_MISO
TIM3_CH2/
SPI1_MOSI
USART1_TX
USART1_RX
60 94 138 BOOT0 I BOOT0
61 95 139 PB8 I/O FT PB8
62 96 140 PB9 I/O FT PB9
TIM4_CH3
TIM4_CH4
(6)
(6)
I2C1_SCL
I2C1_SDA
- 97 141 PE0 I/O FT PE0 TIM4_ETR/FSMC_NBL0
- 98 142 PE1 I/O FT PE1 FSMC_NBL1
63 99 143
64 100 144
1. I = 输入，O = 输出，S = 电源， HiZ = 高阻
2. FT：容忍5V
3. 有些功能仅在部分型号芯片中支持。
4. PC13，PC14和PC15引脚通过电源开关进行供电，因此这三个引脚作为输出引脚时有以下限制：作为输出脚时
只能工作在2MHz模式下，最大驱动负载为30pF，在同一时间三个引脚中只有一个引脚能作为输出。
5. 这些引脚在备份区域第一次上电时处于主功能状态下，之后即使复位，这些引脚的状态由备份区域寄存器控制（这
些寄存器不会被主复位系统所复位）。 关于如何控制这些IO口的具体信息，请参考STM32F10xxx参考手册的电
池备份区域和BKP寄存器的相关章节。
6. 此类复用功能能够由软件配置到其他引脚上(如果相应的型号有此管脚)，详细信息请参考STM32F10xxx参考手册
的复用功能I/O章节和调试设置章节。
7. LQFP64封装的5号，6号引脚在芯片复位后默认配置为OSC_IN和OSC_OUT功能脚。软件可以重新设置这两个
引脚为PD0和PD1功能脚。但对于LQFP100封装和LQFP144封装，由于PD0和PD1为固有的功能脚，因此没有
必要再由软件进行重映像设置。更多详细信息请参考STM32F10xxx参考手册的复用功能I/O章节和调试设置章节。
V
V
SS_3
DD_3
S
S
V
V
SS_3
DD_3
参照2008年4月 STM32F101xCDE数据手册 英文第1.0版 （本译文仅供参考，如有翻译错误，请以英文原稿为准） 19/27
表9 FSMC 管脚定义
STM32F101xC, STM32F101xD, STM32F101xE数据手册
管脚
FSMC
CF CF/IDE NOR/PSRAM NOR Mux NAND 16bit
PE2 A23 A23
PE3 A19 A19
PE4 A20 A20
PE5 A21 A21
PE6 A22 A22
PF0A0A0A0
PF1A1A1A1
PF2A2A2A2
PF3 A3 A3
PF4 A4 A4
PF5 A5 A5
PF6 NIORD NIORD
PF7 NREG NREG
PF8 NIOWR NIOWR
PF9 CD CD
PF10 INTR INTR
PF11 NIOS16 NIOS16
PF12 A6 A6
PF13 A7 A7
PF14 A8 A8
PF15 A9 A9
PG0 A10 A10
PG1 A11
PE7 D4 D4 D4 DA4 D4
PE8 D5 D5 D5 DA5 D5
PE9 D6 D6 D6 DA6 D6
PE10 D7 D7 D7 DA7 D7
PE11 D8 D8 D8 DA8 D8
PE12 D9 D9 D9 DA9 D9
PE13 D10 D10 D10 DA10 D10
PE14 D11 D11 D11 DA11 D11
PE15 D12 D12 D12 DA12 D12
PD8 D13 D13 D13 DA13 D13
PD9 D14 D14 D14 DA14 D14
PD10 D15 D15 D15 DA15 D15
PD11 A16 A16 CLE
PD12 A17 A17 ALE
PD13 A18 A18
PD14 D0 D0 D0 DA0 D0
PD15 D1 D1 D1 DA1 D1
参照2008年4月 STM32F101xCDE数据手册 英文第1.0版 （本译文仅供参考，如有翻译错误，请以英文原稿为准） 20/27
表10 FSMC 管脚定义（续）
STM32F101xC, STM32F101xD, STM32F101xE数据手册
管脚
FSMC
CF CF/IDE NOR/PSRAM NOR Mux NAND 16bit
PG2 A12
PG3 A13
PG4 A14
PG5 A15
PG6 INT2
PG7 INT3
PD0D2D2D2DA2D2
PD1D3D3D3DA3D3
PD3 CLK CLK
PD4 NOE NOE NOE NOE NOE
PD5 NEW NEW NEW NEW NEW
PD6 NWAIT NWAIT NWAIT NWAIT NWAIT
PD7 NE1 NE1 NCE2
PG9 NE2 NE2 NCE3
PG10 NCE4_1 NCE4_1 NE3 NE3
PG11 NCE4_2 NCE4_2
PG12 NE4 NE4
PG13 A24 A24
PG14 A25 A25
PB7 NADV NADV
PE0 NBL0 NBL0
PE1 NBL1 NBL1
参照2008年4月 STM32F101xCDE数据手册 英文第1.0版 （本译文仅供参考，如有翻译错误，请以英文原稿为准） 21/27
4 存储器映像
图七 存储器图
STM32F101xC, STM32F101xD, STM32F101xE数据手册
参照2008年4月 STM32F101xCDE数据手册 英文第1.0版 （本译文仅供参考，如有翻译错误，请以英文原稿为准） 22/27
5 电气特性
5.1 测试条件
除非特别说明，所有电压的都以VSS为基准。
5.1.1 最小和最大数值
除非特别说明，在生产线上通过对100%的产品在环境温度TA=25°C和TA=TAmax下执行
的测试(TAmax与选定的温度范围匹配)，所有最小和最大值将在最坏的环境温度、供电电
压和时钟频率条件下得到保证。
在每个表格下方的注解中说明为通过推算、设计模拟和/或工艺特性得到的数据，不会在
生产线上进行测试；在推算的基础上，最小和最大数值是通过样本测试后，取其平均值
再加减三倍的标准分布(平均±3∑)得到。
5.1.2 典型数值
除非特别说明，典型数据是基于TA=25°C和VDD=3.3V（2V≤VDD≤3.3V电压范围）。这些
数据仅用于设计指导而未经测试。
STM32F101xC, STM32F101xD, STM32F101xE数据手册
典型的ADC精度数值是通过对一个标准的批次采样，在所有温度范围下测试得到，95%
产品的误差小于等于给出的数值(平均±2∑)。
5.1.3 典型曲线
除非特别说明，典型曲线仅用于设计指导而未经测试。
5.1.4 负载电容
测量管脚参数时的负载条件示于图六中。
图六 管脚的负载条件
参照2008年4月 STM32F101xCDE数据手册 英文第1.0版 （本译文仅供参考，如有翻译错误，请以英文原稿为准） 23/27
5.1.5 管脚输入电压
管脚上输入电压的测量方式示于图七中。
图七 管脚输入电压
5.1.6 供电方案
图八 供电方案
STM32F101xC, STM32F101xD, STM32F101xE数据手册
参照2008年4月 STM32F101xCDE数据手册 英文第1.0版 （本译文仅供参考，如有翻译错误，请以英文原稿为准） 24/27
5.1.7 电流消耗测量
图九 电流消耗测量方案
以下请参考英文版数据手册
STM32F101xC, STM32F101xD, STM32F101xE数据手册
6 封装参数
请参考英文版数据手册
参照2008年4月 STM32F101xCDE数据手册 英文第1.0版 （本译文仅供参考，如有翻译错误，请以英文原稿为准） 25/27
7 订货代码
订货代码信息图示
例如：
STM32 F 101 C 6 T 7 xxx
芯片系列
STM32 = ARM Cortex-M3内核的32位微控制器
产品类型
F = 通用系列
芯片子系列
101 = 基本型系列
引脚数
T = 36脚
C = 48脚
STM32F101xC, STM32F101xD, STM32F101xE数据手册
R = 64脚
V = 100脚
Z = 144脚
内嵌Flash容量
6 = 32K字节Flash
8 = 64K字节Flash
B = 128K字节Flash
C = 256K字节Flash
D = 384K字节Flash
E = 512K字节Flash
封装
H = BGA封装
T = LQFP封装
U = VFQFPN封装
工作温度范围
6 = -40 — 85℃
选项
xxx = 编程号
TR = 磁带式包装
关于更多的选项列表和其他相关信息，请与ST的销售处联络。
参照2008年4月 STM32F101xCDE数据手册 英文第1.0版 （本译文仅供参考，如有翻译错误，请以英文原稿为准） 26/27
STM32F101xC, STM32F101xD, STM32F101xE数据手册
8 版本历史
请参考英文版数据手册
参照2008年4月 STM32F101xCDE数据手册 英文第1.0版 （ 27/27 本译文仅供参考，如有翻译错误，请以英文原稿为准）
Loading...