Robotron ZRE-K2521 Service Manual

Kurzcharakteristik

system) oder separat bereitgestellt werden.

Die Steckeinheit - Zentrale Recheneinheit ZVE K 2521 ... K 2524 - ist eine zentrale
Baugruppe das Mikrorechnersystems K1520 und kann an das realisierte Bussystem
angeschlossen worden, über des Daten-, Adreß- und Steuersignale mit anderen
Steckeinheiten des X 1520 ausgetauscht worden können. Weiterhin ist der Einsatz
der Steckeinheit als selbständiger Mikrorechner (Single-board-Rechner) möglich.
Die ZRE ist auf der Systembasis das Schaltkreises U880 aufgebaut.
Die Grundvariante K 2521 umfaßt die zentrale Verarbeitungseinheit (ZVE), den
Speicher (RAM, PROM), den Zähler/Zeitgeber (CTC) und die parallele Ein/Ausgabe
mit Zusatzelektronik sowie quarzstabilisertem Taktgenerator und Rücksetzschaltung.

Durch Abrüstung von Baugruppen worden die Varianten X 2522 (ohne Taktgenerator),
K 2523 (ohne CTC) und K 2524 (ohne Taktgenerator und CTC) abgeleitet.

Die ZVE kann Daten aus dem Speicher oder von peripheren Geräten verarbeiten und
den Datentransport mit dem Speicher und Anschlußsteuereinheiten organisieren.
Dabei wird die Arbeitsweise der ZVE durch das im Speicher des X 1520 enthaltene Pro­gramm bestimmt. Der Zähler/Zeitgeber kann zur Echt-Zeit-Verarbeitung Unter­brechungen veranlassen und dadurch die ZVE entlasten. Über den Parallel
Ein/Ausgabebaustein können ZRESteckeinheiten untereinander oder externe Geräte
an die ZRE gekoppelt werden.
An das Kopplungsinterface einen Masterrechners können bis zu drei weitere
Slaverechner zu einem Mehrrechnersystem zusammengeschaltet werden.
Der Taktgenerator erzeugt den im Mikrorechner K 1520 erforderlichen Systemtakt,
und die Rücksetzschaltung bewirkt nach dem Einschalten der Stromversorgung
den logischen Ausgangszustand.

Technische Beschreibung

Takterzeugung (nur K 2521 und K 2523)

Ein Quarzgenerator erzeugt eine Grundfrequenz von 9830,4 KHz ± 0,1 %. Diese
wird mit Hilfe eines Dualzählers auf die Systemfrequenz von 2,4576 MHz + 0,1 %
geteilt (Testverhältnis 1:1). Ein folgender Treiber speist den Koppelbus mit dem
Signal TAKTO. Diese Verbindung kann durch die Wickelbrücke X6 - X7 unter­brochen werden. Das ist z.B. notwendig, wenn der Takt separat. erzeugt wird,
wenn dieser vom Entwicklungssystem über den Busverstärker K 4120 oder von
einer anderen ZRE (s.a. Mehrrechnersystem) zugeführt wird.
Der Treiber gewährleistet folgende elektrische Bedingungen:

Low-Ausgangsspannung U0L 0,4 V bei I0L
High-Ausgangsspannung U0H 2,4 V bei I0H
Taktzykluszeit tz = 407 ns +/- 0,1 %

Taktentkopplung

Unabhängig vom Ort der Takterzeugung wird das Signal TAKTO auf dem Koppelbus
eingespeist und kann hier an andere Rechner oder Geräte weitergeleitet werden.
In jedem Falle wird auf der ZRE eine Taktentkopplung realisiert, indem des Signal
TAKTO des Koppelbus verstärkt und als Signal TAKT an der entsprechenden
Klemme des Systembus eingespeist wird.

Die Typen K 2521 und K 2523 erzeugen TAKTO selbst.
Für die Typen K 2522 und K 2524 muß TAKTO von einem anderen Rechner
(Mehrrechnersystem), vom Busverstärker K 4120 (Kopplung mit Entwicklungs-

Rücksetzschaltung

Nach dem Einschalten der Betriebsspannung 5P wird ein Kondensator aufgeladen
und mit einem Schwellwertschalter überwacht. Solange die Einschaltschwelle noch
nicht erreicht ist, wird das Systembussignal /RESET auf "low" über einen Treiber mit
offenem Kollektor gezogen. Am Treiber ist ein Kollektorwiderstand von 1KOhm
angeordnet. Damit werden folgende elektrische Daten realisiert:

U0L0,4 V für I0L5 mA
U0H2,4 V für I0H- 2,25 mA.
Die Zeit vom Zuschalten der 5P bis zur "low-high"-Flanke von /RESET beträgt
mindestens 300 ms.

Zentrale Verarbeitungseinheit (ZVE)

Struktur

Die ZVE besteht aus dem Mikroprozessor (MP) Q300 (U880) und der Ergänzungs­elektronik. Der MP realisiert die logischen Funktionen der ZVE.
Die Ergänzungselektronik gewährleistet die elektrischen Bedingungen für die An­kopplung an den Systembus des MR K 1520 und besteht aus folgenden
Komponenten

- Verstärker für /RESET und TAKT (mit Ziehwiderstand zur Pegelanhebung
mitbenutzt von PIO und CTC).

- Arbeitswiderstände und Abblockdioden für ZVE-Steuersignale mit offenem Kollektor
bzw. Drain (/NMI, /WAIT, /INT, /BUSRQ).

- Bildung der Bus-Anforderungsbestätigung /BA0 durch eine Stufe mit offenem Kollektor
(zum Zweck den externen BUS-Abschaltens im WAIT-Zustand) aus dem Signal /BUSAK.

- Verstärker für Adreßbus AB0:15, Datenbus DB0:7 und Systemsteuersignale
/MREQ, /M1, /IORQ, /RD, /WR, /RFSH, /HUT, die mit BA0 hochohmig geschaltet werden:
/M1 und /HALT besitzen Ziehwiderstände, die dann an ihnen High-Pegel erzeugen.
Nur die Datenbusverstärker arbeiten bidirektional und werden mit RD oder M1 in
Richtung ZVE gesteuert.

Funktion

Die Aufgabe der ZVE besteht in der Abarbeitung der im Speicher stehenden
Programme und in der Reaktion auf Unterbrechungssignale von externen Einheiten.
Dazu muß die ZVE über den Systembus mit den Speicher- und E/A-Einheiten
Informationen austauschen.
Die Ergänzungselektronik hat keinen Einfluß auf die Funktion das Schaltkreises
Q300 (U880).
All seine programmtechni schon Eigenschaften sind nutzbar.

Folgende elektrische Besonderheiten sind allerdings zu beachten:

-Im Ruhezustand verstärken die Datenbustreiber in Richtung Systembus

- Auf der ZRE sind alle Widerstände der Systembusleitungen für offenen

Kollektor bzw. Drain vorhanden

-/BA0 ist mit offenem Kollektor ausgeführt

-Auch /RFSH, /M1 und /HALT werden bei BUSAK hochohmig geschaltet.

/M1 und /HALT werden aber dabei durch Widerstände auf high gezogen.

Struktur

Die Speichereinheit besteht aus einem 3K Byte Festwertspeicher und einem
1K Byte Schreib-Lese-Speicher. Der Festwertspeicher wird durch 3 EPROM vom
Typ U555 realisiert. Diese sind auf Steckfassungen angeordnet und dadurch leicht
austauschbar. Sie belegen den Adressenbereich von 0000H bis 0BFFH.
Die Zuordnung der Adreßbereiche zu den Bestückungsplätzen ist aus der Abbildung
zu ersehen. Der Schreib-Lese-Speicher wird bitweise durch 8 statische
n-MOS-RAM-Schaltkreise vom Typ U202 (oft auch SU-Typ KP565RY2) realisiert.
Er belegt den Adreßbereich von 0C00H bis 0FFFH.

Der gesamte Speicher ist mit dem Systembus über folgende Signale verbunden:

AB0:15 Adreßbus
DB0:7 Datenbus
/MEMRQ Speicheranforderung (negiert)
/RD Lesesteuersignal (negiert)
/WR Schreibsteuersignal (negiert)
/MEMDI Speicherfreigabe (negiert) evtl. durch Umwickeln ersetzt

durch /MEMDI1 oder /MEMDI2
/RDYBereitsignal des Speichers (negiert)
/RFSH Refresh-Signal (negiert)

Die elektrischen Bedingungen dieser Signale entsprechen den allgemeinen
Forderungen des Systembusses K 1520.

Standerdmäßig wird zur Speichersperrung das Signal MEMDI verwendet. Der
Anwender kann aber auch wahlweise die Signale MEMDI1 bzw. MEMD12 verwenden,
die er allerdings selbst (negiert) bereitstellen muß. Auf diese Weise ist eine Er­weiterung des Speicheradreßbereiches über 64K hinaus möglich.
Die Auswahl erfolgt durch die Wickelbrücken

X8:1 - X9:1 für /MEMDI
X8:2 - X9:2 für /MEMDI1
X8:3 - X9:3 für /MEMDI2

Funktion

Die Aktivierung des Speichers erfolgt durch /MREQ = low, falls AB12 bis AB15 low
/RFSH, /MEMDI bzw. /MEMDI1 bzw. /MEMDI2 (je nach Verdrahtung) high sind.
Daraufhin wird den Signal /RDY (offener Kollektor) auf low gezogen, die
Decodierung der Adreßbits AB10 und AB11 sowie der Datenbusverstärker aktiviert.
Dabei werden vier CS-Signale gebildet, die zur Ansteuerung der vier 1K Byte­Speichermatrizen dienen. Auf welches Byte innerhalb der Matrix zugegriffen wird,
entscheiden die die Speicherschaltkreise direkt steuernden Adreßbits AB0 bis AB9.
Beim RAM bewirkt das Signal /WR = low das Einschreiben der verstärkten Datenbus­signale DB0 bis DB7 in den Speicher. Dabei ist der DB-Puffer durch /RD = high in
Richtung zum Speicher gesteuert und legt die Daten an dessen Eingänge. Beim
Lesen wird der DB-Puffer durch /RD - low in Richtung Systembus gesteuert und
das von der mit CS aktivierten Speichermatrix gelieferte Datenbyte verstärkt.

Zähler/Zeitgeber

Der Zähler/Zeitgeber ist nur auf den Typen K 2521 und K 2522 realisiert.