Philips 74ALS573B, 74ALS574A Technical data

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

N74ALS573

INTEGRATED CIRCUITS

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

74ALS573B/74ALS574A

Latch flip±flop

Product specification

1991 Feb 08

IC05 Data Handbook

 

m n r

Philips Semiconductors

Product specification

 

 

 

 

 

Latch/flip-flop

74ALS573B/74ALS574A

74ALS573B

Octal transparent latch (3-State)

74ALS574A

Octal D flip-flop (3-State)

FEATURES

74ALS573B is broadside pinout version of 74ALS373

74ALS574A is broadside pinout version of 74ALS374

Inputs and outputs on opposite side of package allow easy interface to microprocessors

Useful as an input or output port for microprocessors

3-State outputs for bus interfacing

Common output enable

74ALS563A and 74ALS564A are inverting version of 74ALS573B and 74ALS574A respectively

DESCRIPTION

The 74ALS573B is an octal transparent latch coupled to eight

3-State output devices. The two sections of the device are controlled independently by enable (E) and output enable (OE) control gates.

The 74ALS573B is functionally identical to the 74ALS373 but has a broadside pinout configuration to facilitate PC board layout and allow easy interface with microprocessors.

The data on the D inputs is transferred to the latch outputs when the enable (E) input is High. The latch remains transparent to the data input while E is High, and stores the data that is present one setup time before the High-to-Low enable transition.

The 74ALS574A is functionally identical to the 74ALS374 but has a broadside pinout configuration to facilitate PC board layout and allow easy interface with microprocessors.

It is an 8-bit edge triggered register coupled to eight 3-State output buffers. The two sections of the device are controlled independently by clock (CP) and output enable (OE) control gates.

The register is fully edge triggered. The state of the D input, one setup time before the Low-to-High clock transition is transferred to the corresponding flip-flop's Q output.

The active-Low output enable (OE) controls all eight 3-State buffers independent of the latch operation. When OE is Low, latched or transparent data appears at the output.

When OE is High, the outputs are in high impedance ªoffº state, which means they will neither drive nor load the bus.

 

TYPICAL

TYPICAL

TYPE

PROPAGATION

SUPPLY CURRENT

 

DELAY

(TOTAL)

 

 

 

74ALS573B

5.0ns

12mA

 

 

 

74ALS574A

6.0ns

15mA

 

 

 

ORDERING INFORMATION

 

ORDER CODE

 

 

 

DRAWING

 

COMMERCIAL RANGE

DESCRIPTION

VCC = 5V ±10%,

NUMBER

 

Tamb = 0°C to +70°C

 

20-pin plastic DIP

74ALS573BN, 74ALS574AN

SOT146-1

 

 

 

20-pin plastic SOL

74ALS573BD, 74ALS574AD

SOT163-1

 

 

 

20-pin plastic SSOP

74ALS573BDB,

SOT339-1

Type II

74ALS574ADB

 

 

 

 

INPUT AND OUTPUT LOADING AND FAN-OUT TABLE

PINS

DESCRIPTION

74ALS (U.L.)

LOAD VALUE

HIGH/LOW

HIGH/LOW

 

 

 

 

 

 

 

 

 

 

D0 ± D7

Data inputs

1.0/1.0

20μA/0.2mA

 

 

 

 

 

 

E (74ALS573B)

Latch enable input

1.0/1.0

20μA/0.1mA

 

 

 

 

 

 

 

 

 

Output Enable input (active-Low)

1.0/1.0

20μA/0.1mA

 

OE

 

 

 

 

CP (74ALS574A)

Clock pulse input (active rising edge)

1.0/2.0

20μA/0.2mA

 

 

 

 

Q0 ± Q7

Data outputs

130/240

2.6mA/24mA

 

 

 

 

 

 

NOTE: One (1.0) ALS unit load is defined as: 20μA in the High state and 0.1mA in the Low state.

1991 Feb 08

2

853±1307 01670

Philips Semiconductors

Product specification

 

 

 

Latch/flip-flop

74ALS573B/74ALS574A

 

 

 

PIN CONFIGURATION ± 74ALS573B

 

PIN CONFIGURATION ± 74ALS574A

 

 

1

20

VCC

 

 

 

1

20

VCC

 

OE

 

 

OE

D0

2

19

Q0

 

D0

2

19

Q0

D1

3

18

Q1

 

D1

3

18

Q1

D2

4

17

Q2

 

D2

4

17

Q2

D3

5

16

Q3

 

D3

5

16

Q3

D4

6

15

Q4

 

D4

6

15

Q4

D5

7

14

Q5

 

D5

7

14

Q5

D6

8

13

Q6

 

D6

8

13

Q6

D7

9

12

Q7

 

D7

9

12

Q7

GND

10

11

E

 

GND

10

11

CP

 

 

 

 

SF01073

 

 

 

 

 

SF01074

 

 

 

 

 

 

 

 

 

 

 

LOGIC SYMBOL ± 74ALS573B

 

 

2

3

4

5

6

 

7

8

9

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

D0

D1

D2

D3

D4

D5

D6

D7

 

11

 

E

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

1

 

OE

 

 

 

 

 

 

 

 

 

 

 

Q6

Q7

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Q0

Q1

Q2

Q3

Q4

Q5

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

19

18

17

16

15

 

14

13

12

 

VCC=Pin 20

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

GND=Pin 10

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

SF01075

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

IEC/IEEE SYMBOL ± 74ALS573B

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

EN1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

11

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

EN2

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

19

 

 

 

 

 

2

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

2D

 

 

1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

3

 

 

 

 

 

 

 

 

18

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

4

 

 

 

 

 

 

 

 

 

 

 

17

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

16

 

 

 

 

 

5

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

15

 

 

 

 

 

6

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

14

 

 

 

 

 

7

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

13

 

 

 

 

 

8

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

12

 

 

 

 

 

9

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

SF01077

LOGIC SYMBOL ± 74ALS574A

 

 

2

3

4

 

5

6

 

7

8

 

9

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

D0

D1

D2

D3

D4

D5

D6

D7

 

11

 

CP

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

1

 

OE

 

 

 

 

 

 

 

 

 

 

 

 

Q6

Q7

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Q0

Q1

Q2

Q3

Q4

Q5

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

19

18

17

16

15

 

14

13

 

12

 

VCC=Pin 20

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

GND=Pin 10

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

SF01076

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

IEC/IEEE SYMBOL ± 74ALS574A

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

EN1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

11

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

C2

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

2

 

 

 

 

 

 

 

 

 

 

 

19

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

2D

 

 

1

 

 

 

 

 

 

 

 

 

 

3

 

 

 

 

 

 

 

 

18

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

4

 

 

 

 

 

 

 

 

 

 

 

 

17

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

16

 

 

 

 

 

 

5

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

15

 

 

 

 

 

 

6

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

7

 

 

 

 

 

 

 

 

 

 

 

 

14

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

13

 

 

 

 

 

 

8

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

12

 

 

 

 

 

 

9

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

SF01078

1991 Feb 08

3

Philips 74ALS573B, 74ALS574A Technical data

Philips Semiconductors

Product specification

 

 

 

Latch/flip-flop

74ALS573B/74ALS574A

 

 

 

LOGIC DIAGRAM ± 74ALS573B

 

D0

D1

D2

D3

D4

D5

D6

D7

 

 

2

3

4

5

6

7

8

9

 

 

D

D

D

D

D

D

D

 

D

 

E Q

E Q

E Q

E Q

E Q

E Q

E Q

 

E Q

E

11

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

OE

1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

19

18

17

16

15

14

13

12

VCC = Pin 20

 

Q0

Q1

Q2

Q3

Q4

Q5

Q6

Q7

GND = Pin 10

 

 

 

 

 

 

 

 

SC00109

 

 

 

 

 

 

 

 

 

FUNCTION TABLE ± 74ALS573B

 

 

 

 

 

INPUTS

 

OUTPUTS

INTERNAL

OPERATING MODE

 

 

 

 

 

 

 

 

 

 

 

OE

 

E

 

Dn

REGISTER

Q0 ± Q7

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

L

 

H

 

L

L

L

Enable and read register

 

 

 

 

 

 

 

 

 

 

 

 

L

 

H

 

H

H

H

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

L

 

 

l

L

L

Latch and read register

 

 

 

 

 

 

 

 

 

 

 

 

L

 

 

h

H

H

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

L

 

L

 

X

NC

NC

Hold

 

 

 

 

 

 

 

 

 

 

 

 

H

 

L

 

X

NC

Z

Disable outputs

 

 

 

 

 

 

 

 

 

 

 

 

H

 

H

 

Dn

Dn

Z

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

H

=

High-voltage level

 

 

 

 

h

=

High state must be present one setup time before the High-to-Low enable transition

 

L

=

Low-voltage level

 

 

 

 

l

=

Low state must be present one setup time before the High-to-Low enable transition

 

NC=

No change

 

 

 

 

 

 

X

=

Don't care

 

 

 

 

 

 

Z

=

High impedance ªoffº state

 

 

 

 

↓ =

High-to-Low enable transition

 

 

 

 

LOGIC DIAGRAM ± 74ALS574A

 

D0

D1

D2

D3

D4

 

D5

D6

D7

 

 

2

3

4

5

6

 

7

8

9

 

 

D

D

 

D

D

D

D

D

 

D

 

CP Q

CP Q

 

CP Q

CP Q

CP Q

CP Q

CP Q

 

CP Q

CP

11

 

 

 

 

 

 

 

 

 

OE

1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

VCC = Pin 20

 

19

18

17

16

 

15

14

13

12

 

Q0

Q1

Q2

Q3

 

Q4

Q5

Q6

Q7

GND = Pin 10

 

 

 

 

 

 

 

 

 

 

 

 

SC00110

1991 Feb 08

4

Loading...
+ 9 hidden pages