ON Semiconductor MC14015B Technical data

MC14015B

Dual 4−Bit Static
Shift Register

The MC14015B dual 4−bit static shift register is constructed with
MOS P−Channel and N−Channel enhancement mode devices in a
single monolithic structure. It consists of two identical, independent
4−state serial−input/parallel−output registers. Each register has
independent Clock and Reset inputs with a single serial Data input.
The register states are type D master−slave flip−flops. Data is shifted
from one stage to the next during the positive−going clock transition.
Each register can be cleared when a high level is applied on the Reset
line. These complementary MOS shift registers find primary use in
buffer storage and serial−to−parallel conversion where low power
dissipation and/or noise immunity is desired.

http://onsemi.com

PDIP−16

P SUFFIX

CASE 648

16

1

MARKING

DIAGRAMS

MC14015BCP

AWLYYWW

Features

• Diode Protection on All Inputs

• Supply Voltage Range = 3.0 Vdc to 18 Vdc

• Logic Edge−Clocked Flip−Flop Design

• Logic state is retained indefinitely with clock level either high or

low; information is transferred to the output only on the positive
going edge of the clock pulse

• Capable of Driving Two Low−power TTL Loads or One Low−power

Schottky TTL Load Over the Rated Temperature Range

• Pb−Free Packages are Available*

MAXIMUM RATINGS (Voltages Referenced to V

Symbol Parameter Value Unit

V

Vin, V

Iin, I

P

T

T

T

Maximum ratings are those values beyond which device damage can occur.
Maximum ratings applied to the device are individual stress limit values (not
normal operating conditions) and are not valid simultaneously. If these limits are
exceeded, device functional operation is not implied, damage may occur and
reliability may be affected.

1. Temperature Derating:

Plastic “P and D/DW” Packages: – 7.0 mW/C From 65C To 125C

This device contains protection circuitry to guard against damage due to high
static voltages or electric fields. However, precautions must be taken to avoid
applications of any voltage higher than maximum rated voltages to this
high−impedance circuit. For proper operation, V
to the range V

Unused inputs must always be tied to an appropriate logic voltage level
(e.g., either V

DC Supply Voltage Range −0.5 to +18.0 V

DD

Input or Output Voltage Range

out

out

D

A

stg

L

(DC or Transient)

Input or Output Current

(DC or Transient) per Pin

Power Dissipation, per Package

(Note 1)
Ambient Temperature Range −55 to +125 °C
Storage Temperature Range −65 to +150 °C
Lead Temperature

(8−Second Soldering)

 (Vin or V

SS

or VDD). Unused outputs must be left open.

SS

)  VDD.

out

)

SS

−0.5 to VDD + 0.5 V

±10 mA

500 mW

260 °C

and V

in

should be constrained

out

16

SOIC−16

D SUFFIX

CASE 751B

TSSOP−16
DT SUFFIX

CASE 948F

SOEIAJ−16

F SUFFIX

CASE 966

A = Assembly Location
WL, L = Wafer Lot
YY, Y = Year
WW, W = Work Week

14015B

AWLYWW

1

16

14

015B

ALYW

1

16

MC14015B

AWLYWW

1

ORDERING INFORMATION

See detailed ordering and shipping information in the package
dimensions section on page 2 of this data sheet.

*For additional information on our Pb−Free strategy

and soldering details, please download the
ON Semiconductor Soldering and Mounting
Techniques Reference Manual, SOLDERRM/D.

 Semiconductor Components Industries, LLC, 2005

February, 2005 − Rev. 5

1 Publication Order Number:

MC14015B/D

MC14015B

PIN ASSIGNMENT

Q3

Q2

Q1

Q0

1

C

B

2

B

3

A

4

A

A

6

R

A

7

D

A

V

8

SS

16

15

14

13

125

11

10

9

C D R Q0 Q

X X 1 0 0

X = Don’t Care
Q

= Q0, Q1, Q2, or Q3, as applicable.

n

Q

= Output of prior stage.

n−1

BLOCK DIAGRAM

V

D

R

Q0

Q1

Q2

Q3

C

DD

B

B

B

B

B

A

A

7

9

6

15

1

14

TRUTH TABLE

0 0 0 Q
1 0 1 Q
X 0 No Change No Change

Q0

D

Q1

Q2

C

Q3

R

Q0

D

Q1

Q2

C

Q3

R

VDD = PIN 16

V

= PIN 8

SS

n

n−1
n−1

5

4

3

10

13

12

11

2

ORDERING INFORMATION

Device Package Shipping

MC14015BCP PDIP−16 500 Units / Rail
MC14015BCPG PDIP−16

500 Units / Rail

(Pb−Free)
MC14015BD SOIC−16 48 Units / Rail
MC14015BDR2 SOIC−16 2500 Units / Tape & Reel
MC14015BDR2G SOIC−16

2500 Units / Tape & Reel

(Pb−Free)
MC14015BDTR2 TSSOP−16* 2500 Units / Tape & Reel
MC14015BFEL SOEIAJ−16 2000 Units / Tape & Reel
MC14015BFELG SOEIAJ−16

2000 Units / Tape & Reel

(Pb−Free)

†For information on tape and reel specifications, including part orientation and tape sizes, please refer to our Tape and Reel Packaging

Specifications Brochure, BRD8011/D.

*This package is inherently Pb−Free.

†

http://onsemi.com

2

MC14015B

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

ELECTRICAL CHARACTERISTICS (Voltages Referenced to V

V

Characteristic

ОООООООО

Output Voltage “0” Level

V

= VDD or 0

in

ОООООООО

Vin = 0 or V

ОООООООО

DD

“1” Level

Input Voltage “0” Level

= 4.5 or .05 Vdc)

(V

ОООООООО

O

(V

= 9.0 or 1.0 Vdc)

O

ОООООООО

(V

= 13.5 or 1.5 Vdc)

O

(VO = 0.5 or 4.5 Vdc) “1” Level
(V

= 1.0 or 9.0 Vdc)

ОООООООО

O

= 1.5 or 13.5 Vdc)

(V

O

Output Drive Current

ОООООООО

(V

= 2.5 Vdc) Source

OH

(V

= 4.6 Vdc)

OH

ОООООООО

ОООООООО

(V

OH

(V

OH

= 9.5 Vdc)
= 13.5 Vdc)

(VOL = 0.4 Vdc) Sink
(V

= 0.5 Vdc)

OL

ОООООООО

(V

= 1.5 Vdc)

OL

Input Current
Input Capacitance

ОООООООО

(V

= 0)

in

Quiescent Current

(Per Package)

ОООООООО

Total Supply Current (Notes 3 & 4)

ОООООООО

(Dynamic plus Quiescent,
Per Package)

ОООООООО

(C

= 50 pF on all outputs, all

L

ОООООООО

buffers switching)

Symbol

ÎÎ

V

OL

ÎÎ

V

OH

ÎÎ

V

IL

ÎÎ

ÎÎ

V

IH

ÎÎ

I

OH

ÎÎ

ÎÎ

ÎÎ

I

OL

ÎÎ

I

in

C

in

ÎÎ

I

DD

ÎÎ

I

T

ÎÎ

ÎÎ

ÎÎ

DD

Vdc

Î

5.0
10
15

Î

5.0
10

Î

15

5.0

Î

10

Î

15

5.0
10

Î

15

Î

5.0

5.0

Î

10

Î

15

5.0
10

Î

15
15

−

Î

5.0
10

Î

15

5.0

Î

10
15

Î

Î

Min

Î

−

−

−

Î

4.95

9.95

Î

14.95

−

Î

−

Î

−

3.5

7.0

Î

11

Î

– 3.0

– 0.64

Î

– 1.6

Î

– 4.2

0.64

1.6

Î

4.2

−

−

Î

−

−

Î

−

ООООООООООООООО

ООООООООООООООО

ООООООООООООООО

SS

− 55C

)

Max

Î

0.05

0.05

0.05

Î

Î

1.5

Î

3.0

Î

4.0

Î

Î

Î

Î

Î

± 0.1

Î

5.0
10

Î

20

−

−

−

−

−

−

−

−

−

−

−

−

−

−

25C

Min

ÎÎ

−

−

−

ÎÎ

4.95

9.95

ÎÎ

14.95

−

ÎÎ

−

ÎÎ

−

3.5

7.0

ÎÎ

11

ÎÎ

– 2.4

– 0.51

ÎÎ

− 1.3

ÎÎ

− 3.4

0.51

1.3

ÎÎ

3.4

−

−

ÎÎ

−

−

ÎÎ

−

Typ

(Note 2)

Î

0
0
0

Î

5.0
10

Î

15

2.25

Î

4.50

Î

6.75

2.75

5.50

Î

8.25

Î

– 4.2

– 0.88

Î

– 2.25

Î

– 8.8

0.88

2.25

Î

8.8

±0.00001

5.0

Î

0.005

0.010

Î

0.015

IT = (1.2 A/kHz)f + I
IT = (2.4 A/kHz)f + I
IT = (3.6 A/kHz)f + I

Max

ÎÎ

0.05

0.05

0.05

ÎÎ

−

−

ÎÎ

−

1.5

ÎÎ

3.0

ÎÎ

4.0

−

−

ÎÎ

−

ÎÎ

−

−

ÎÎ

−

ÎÎ

−

−

−

ÎÎ

−

± 0.1

7.5

ÎÎ

5.0
10

ÎÎ

20

DD
DD
DD

Min

Î

−

−

−

Î

4.95

9.95

Î

14.95

−

Î

−

Î

−

3.5

7.0

Î

11

Î

– 1.7

− 0.36

Î

– 0.9

Î

− 2.4

0.36

0.9

Î

2.4

−

−

Î

−

−

Î

−

125C

Max

Î

0.05

0.05

0.05

Î

Î

Î

Î

Î

Î

Î

Î

Î

± 1.0

Î

150
300

Î

600

2. Data labelled “Typ” is not to be used for design purposes but is intended as an indication of the IC’s potential performance.

3. The formulas given are for the typical characteristics only at 25C.

4. To calculate total supply current at loads other than 50 pF:
) = IT(50 pF) + (CL − 50) Vfk

I

T(CL

where: I

is in A (per package), CL in pF, V = (VDD − VSS) in volts, f in kHz is input frequency, and k = 0.002.

T

−

−

−

1.5

3.0

4.0

−

−

−

−

−

−

−

−

−

−

−

Unit

Î

Vdc

Î

Vdc

Î

Vdc

Î

Î

Vdc

Î

mAdc

Î

Î

Î

mAdc

Î

Adc

pF

Î

Adc

Î

Adc

Î

Î

Î

http://onsemi.com

3