ON Semiconductor MC14001B Technical data

MC14001B Series

B−Suffix Series CMOS Gates

MC14001B, MC14011B, MC14023B,
MC14025B, MC14071B, MC14073B,
MC14081B, MC14082B

The B Series logic gates are constructed with P and N channel
enhancement mode devices in a single monolithic structure
(Complementary MOS). Their primary use is where low power
dissipation and/or high noise immunity is desired.

• Supply Voltage Range = 3.0 Vdc to 18 Vdc

• All Outputs Buffered

• Capable of Driving Two Low-power TTL Loads or One Low-power

Schottky TTL Load Over the Rated Temperature Range.

• Double Diode Protection on All Inputs Except: Triple Diode

Protection on MC14011B and MC14081B

• Pin-for-Pin Replacements for Corresponding CD4000 Series B

Suffix Devices

MAXIMUM RATINGS (Voltages Referenced to V

Symbol Parameter Value Unit

V

DD

Vin, V

Iin, I

P

T

T

stg

T

1. Maximum Ratings are those values beyond which damage to the device

may occur.

2. Temperature Derating:

Plastic “P and D/DW” Packages: – 7.0 mW/C From 65C To 125C

DC Supply Voltage Range - 0.5 to +18.0 V
Input or Output Voltage Range

out

out

D

A

L

(DC or Transient)

Input or Output Current

(DC or Transient) per Pin

Power Dissipation,

per Package (Note 2)
Ambient Temperature Range - 55 to +125 °C
Storage Temperature Range - 65 to +150 °C
Lead Temperature

(8-Second Soldering)

) (Note 1)

SS

- 0.5 to VDD + 0.5 V

±10 mA

500 mW

260 °C

http://onsemi.com

MARKING

DIAGRAMS

14

PDIP-14

P SUFFIX

CASE 646

SOIC-14

D SUFFIX

CASE 751A

TSSOP-14
DT SUFFIX

CASE 948G

SOEIAJ-14

F SUFFIX

CASE 965

xx = Specific Device Code
A = Assembly Location
WL, L = Wafer Lot
YY, Y = Year
WW, W = Work Week

MC140xxBCP

AWLYYWW

1

14

140xxB

AWLYWW

1

14

1

14

MC140xxB

AWLYWW

1

DEVICE INFORMATION

Device Description

MC14001B Quad 2-Input NOR Gate

14

0xxB

ALYW

This device contains protection circuitry to guard against damage due to high
static voltages or electric fields. However, precautions must be taken to avoid
applications of any voltage higher than maximum rated voltages to this
high-impedance circuit. For proper operation, V
to the range V

Unused inputs must always be tied to an appropriate logic voltage level (e.g.,
either V

SS

 Semiconductor Components Industries, LLC, 2003

March, 2003 - Rev. 3

 (Vin or V

SS

or VDD). Unused outputs must be left open.

)  VDD.

out

and V

in

should be constrained

out

1 Publication Order Number:

MC14011B Quad 2-Input NAND Gate
MC14023B Triple 3-Input NAND Gate
MC14025B Triple 3-Input NOR Gate
MC14071B Quad 2-Input OR Gate
MC14073B Triple 3-Input AND Gate
MC14081B Quad 2-Input AND Gate
MC14082B Dual 4-Input AND Gate

ORDERING INFORMATION

See detailed ordering and shipping information in the package
dimensions section on page 11 of this data sheet.

MC14001B/D

MC14001B Series

LOGIC DIAGRAMS

NOR

MC14001B

Quad 2-Input NOR Gate

1
2

5
6

2 INPUT

8
9

12
13

MC14025B

Triple 3-Input NOR Gate

1
2
8

3
4

5

3 INPUT

11
12
13

NAND

MC14011B

Quad 2-Input NAND Gate

3

4

10

11

1
2

5
6

8
9

12
13

3

4

10

11

Quad 2-Input OR Gate

1
2

5
6

8
9

12
13

MC14023B

Triple 3-Input NAND Gate

1

9

6

10

2

9

8
3

4

6

5

11
12

10

13

Triple 3-Input AND Gate

1
2
8

3
4

5

11
12
13

OR

MC14071B

MC14073B

AND

MC14081B

Quad 2-Input AND Gate

3

4

10

11

1
2

5
6

8
9

12
13

3

4

10

11

MC14082B

Dual 4-Input AND Gate

9

6

10

2
3

4

1

5
9

10
11

12

NC = 6, 8

13

VDD = PIN 14

V

= PIN 7

SS

FOR ALL DEVICES

MC14001B

Quad 2-Input NOR Gate

IN 1

IN 2

OUT

OUT

IN 1

IN 2

V

1

A

2

A

3

A

4

B

B

6

B

7

SS

14

V

DD

13

IN 2

12

IN 1

11

OUT

OUT

105

9

IN 2

8

IN 1

MC14071B

Quad 2-Input OR Gate

IN 1

IN 2

OUT

OUT

IN 1

IN 2

V

1

A

2

A

3

A

4

B

B

6

B

7

SS

14

V

DD

13

IN 2

12

IN 1

11

OUT

OUT

105

9

IN 2

8

IN 1

MC14011B

Quad 2-Input NAND Gate

1

IN 1

A

2

D

D

C

C

IN 2

A

3

OUT

A

4

OUT

D

C

IN 1

IN 2

B

B

6

B

7

V

SS

MC14073B

Triple 3-Input AND Gate

1

IN 1

A

2

D

D

C

C

IN 2

A

3

IN 1

B

4

IN 2

D

C

IN 3

OUT

B

B

6

B

7

V

SS

PIN ASSIGNMENTS

Triple 3-Input NAND Gate

14

V

DD

13

IN 2

D

12

IN 1

D

11

OUT

D

OUT

105

14

13

12

11

105

C

9

IN 2

C

8

IN 1

C

V

DD

IN 3

C

IN 2

C

IN 1

C

OUT

C

9

OUT

A

8

IN 3

A

IN 1

A

IN 2

A

IN 1

B

IN 2

B

IN 3

B

OUT

B

V

SS

Quad 2-Input AND Gate

IN 1

A

IN 2

A

OUT

A

OUT

B

IN 1

B

IN 2

B

V

SS

MC14023B

1

2

3

4

6

7

MC14081B

1

2

3

4

6

7

MC14025B

Triple 3-Input NOR Gate

1

14

V

DD

13

IN 3

C

12

IN 2

C

11

IN 1

C

OUT

105

C

9

OUT

A

8

IN 3

A

IN 1

IN 2

IN 1

IN 2

IN 3

OUT

A

2

A

3

B

4

B

B

6

B

7

V

SS

14

V

DD

13

IN 3

C

12

IN 2

C

11

IN 1

C

OUT

105

C

9

OUT

A

8

IN 3

A

MC14082B

Dual 4-Input AND Gate

1

14

V

DD

13

IN 2

D

12

IN 1

D

11

OUT

D

OUT

105

C

9

IN 2

C

8

IN 1

C

OUT

IN 1

IN 2

IN 3

IN 4

A

2

A

3

A

4

A

A

6

NC

7

V

SS

14

V

DD

13

OUT

B

12

IN 4

B

11

IN 3

B

IN 2

105

B

9

IN 1

B

8

NC

http://onsemi.com

2

NC = NO CONNECTION

MC14001B Series

V

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

ELECTRICAL CHARACTERISTICS (Voltages Referenced to V

DD

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Min

—
—

Î

—

4.95

9.95

Î

14.95

Î

—
—

Î

—

Î

3.5

7.0

Î

11

Î

– 3.0

– 0.64

Î

– 1.6

Î

– 4.2

0.64

1.6

Î

4.2
—
—

Î

—
—

Î

—

ООООООООООООООО

ООООООООООООООО

Characteristic

Output Voltage “0” Level

V

= VDD or 0

in

ОООООООО

“1” Level

V

= 0 or V

ОООООООО

in

Input Voltage “0” Level

ОООООООО

(V

O

(V

ОООООООО

O

(V

O

ОООООООО

(V

O

(V

O

ОООООООО

(V

O

Output Drive Current

ОООООООО

(V

OH

(V

OH

ОООООООО

(V

OH

ОООООООО

(V

OH

DD

= 4.5 or 0.5 Vdc)
= 9.0 or 1.0 Vdc)
= 13.5 or 1.5 Vdc)

“1” Level
= 0.5 or 4.5 Vdc)
= 1.0 or 9.0 Vdc)
= 1.5 or 13.5 Vdc)

= 2.5 Vdc) Source
= 4.6 Vdc)
= 9.5 Vdc)
= 13.5 Vdc)

(VOL = 0.4 Vdc) Sink
(V

= 0.5 Vdc)

OL

ОООООООО

(V

= 1.5 Vdc)

OL

Input Current
Input Capacitance

ОООООООО

(V

= 0)

in

Quiescent Current

(Per Package)

ОООООООО

Total Supply Current

ОООООООО

(Dynamic plus Quiescent,
Per Gate, C

ОООООООО

(4) (5)

= 50 pF)

L

Symbol

V

OL

ÎÎ

V

OH

ÎÎ

V

IL

ÎÎ

ÎÎ

V

IH

ÎÎ

ÎÎ

I

OH

ÎÎ

ÎÎ

ÎÎ

I

OL

ÎÎ

I

in

C

in

ÎÎ

I

DD

ÎÎ

I

T

ÎÎ

ÎÎ

Vdc

5.0
10
15

5.0
10
15

5.0
10
15

5.0
10
15

5.0

5.0
10
15

5.0
10
15

15
—

5.0
10
15

5.0
10
15

SS

- 55C

)

Max

0.05

0.05

Î

0.05
—

—

Î

—

Î

1.5

3.0

Î

4.0

Î

—
—

Î

—

Î

—
—

Î

—

Î

—
—

—

Î

—

± 0.1

—

Î

0.25

0.5

Î

1.0

25C

Min

—
—

ÎÎ

—

4.95

9.95

ÎÎ

14.95

ÎÎ

—
—

ÎÎ

—

ÎÎ

3.5

7.0

ÎÎ

11

ÎÎ

– 2.4

– 0.51

ÎÎ

– 1.3

ÎÎ

– 3.4

0.51

1.3

ÎÎ

3.4
—
—

ÎÎ

—
—

ÎÎ

—

(3)

Typ

0
0

Î

0

5.0
10

Î

15

Î

2.25

4.50

Î

6.75

Î

2.75

5.50

Î

8.25

Î

– 4.2

– 0.88

Î

– 2.25

Î

– 8.8

0.88

2.25

Î

8.8

±0.00001

5.0

Î

0.0005

0.0010

Î

0.0015

ÎÎ

ÎÎ

ÎÎ

ÎÎ

ÎÎ

ÎÎ

ÎÎ

ÎÎ

ÎÎ

ÎÎ

ÎÎ

ÎÎ

IT = (0.3 µA/kHz) f + IDD/N
I

= (0.6 µA/kHz) f + IDD/N

T

= (0.9 µA/kHz) f + IDD/N

I

T

Max

0.05

0.05

0.05
—

—
—

1.5

3.0

4.0

—
—
—

—
—
—
—

—
—
—

± 0.1

7.5

0.25

0.5

1.0

Min

—
—

Î

—

4.95

9.95

Î

14.95

Î

—
—

Î

—

Î

3.5

7.0

Î

11

Î

– 1.7

– 0.36

Î

– 0.9

Î

– 2.4

0.36

0.9

Î

2.4
—
—

Î

—
—

Î

—

125C

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

± 1.0

Î

Î

3. Data labelled “Typ” is not to be used for design purposes but is intended as an indication of the IC’s potential performance.

4. The formulas given are for the typical characteristics only at 25C.

5. To calculate total supply current at loads other than 50 pF:
) = IT(50 pF) + (CL - 50) Vfk

I

T(CL

where: I

is in µA (per package), CL in pF, V = (VDD - VSS) in volts, f in kHz is input frequency, and k = 0.001 x the number of exercised gates

T

per package.

Max

0.05

0.05

0.05
—

—
—

1.5

3.0

4.0

—
—
—

—
—
—
—

—
—
—

—

7.5
15
30

Unit

Vdc

Î

Vdc

Î

Vdc

Î

Î

Vdc

Î

Î

mAdc

Î

Î

Î

mAdc

Î

µAdc

pF

Î

µAdc

Î

µAdc

Î

Î

http://onsemi.com

3

MC14001B Series

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

Î

B-SERIES GATE SWITCHING TIMES

SWITCHING CHARACTERISTICS

ООООООООООООО

Characteristic

(6)

(CL = 50 pF, T

Output Rise Time, All B-Series Gates

t

= (1.35 ns/pF) CL + 33 ns

TLH

ООООООООООООО

t

= (0.60 ns/pF) CL + 20 ns

TLH

ООООООООООООО

= (0.40 ns/PF) CL + 20 ns

t

TLH

Output Fall Time, All B-Series Gates

t

= (1.35 ns/pF) CL + 33 ns

ООООООООООООО

THL

= (0.60 ns/pF) CL + 20 ns

t

THL

ООООООООООООО

t

= (0.40 ns/pF) CL + 20 ns

THL

Propagation Delay Time

ООООООООООООО

MC14001B, MC14011B only

, t

t

PLH

ООООООООООООО

t

PLH

ООООООООООООО

t

PLH

All Other 2, 3, and 4 Input Gates

ООООООООООООО

t

PLH

t

ООООООООООООО

PLH

t

PLH

ООООООООООООО

8-Input Gates (MC14068B, MC14078B)

t

ООООООООООООО

PLH

t

PLH

ООООООООООООО

t

PLH

= (0.90 ns/pF) CL + 80 ns

PHL

, t

= (0.36 ns/pF) CL + 32 ns

PHL

, t

= (0.26 ns/pF) CL + 27 ns

PHL

, t

= (0.90 ns/pF) CL + 115 ns

PHL

, t

= (0.36 ns/pF) CL + 47 ns

PHL

, t

= (0.26 ns/pF) CL + 37 ns

PHL

, t

= (0.90 ns/pF) CL + 155 ns

PHL

, t

= (0.36 ns/pF) CL + 62 ns

PHL

, t

= (0.26 ns/pF) CL + 47 ns

PHL

= 25C)

A

ÎÎÎ

Symbol

t

TLH

ÎÎÎ

ÎÎÎ

t

THL

ÎÎÎ

ÎÎÎ

t

PLH

ÎÎÎ

ÎÎÎ

ÎÎÎ

ÎÎÎ

ÎÎÎ

ÎÎÎ

ÎÎÎ

ÎÎÎ

V

DD

ÎÎ

Vdc

5.0

ÎÎ

10

ÎÎ

15

ÎÎ

5.0
10

ÎÎ

15

, t

PHL

ÎÎ

5.0

ÎÎ

10

ÎÎ

15

ÎÎ

5.0
10

ÎÎ

15

ÎÎ

5.0

ÎÎ

10

ÎÎ

15

ÎÎ

Min

—

ÎÎ

—

ÎÎ

—

ÎÎ

—
—

ÎÎ

—

ÎÎ

—

ÎÎ

—

ÎÎ

—

ÎÎ

—
—

ÎÎ

—

ÎÎ

—

ÎÎ

—

ÎÎ

—

ÎÎ

(7)

Typ

100

ÎÎ

50

ÎÎ

40

ÎÎ

100

50

ÎÎ

40

ÎÎ

125

ÎÎ

50

ÎÎ

40

ÎÎ

160

65

ÎÎ

50

ÎÎ

200

ÎÎ

80

ÎÎ

60

ÎÎ

Max

200

ÎÎ

100

ÎÎ

80

ÎÎ

200
100

ÎÎ

80

ÎÎ

250

ÎÎ

100

ÎÎ

80

ÎÎ

300
130

ÎÎ

100

ÎÎ

350

ÎÎ

150

ÎÎ

110

6. The formulas given are for the typical characteristics only at 25C.

7. Data labelled “Typ” is not to be used for design purposes but is intended as an indication of the IC’s potential performance.

Î

Unit

ns

Î

Î

ns

Î

Î

ns

Î

Î

Î

Î

Î

Î

Î

Î

V

14

DD

PULSE

INPUT

GENERATOR

*

C

L

VSS7

*All unused inputs of AND, NAND gates must be connected to VDD.

All unused inputs of OR, NOR gates must be connected to V

Figure 1. Switching Time Test Circuit and Waveforms

OUTPUT

.

SS

http://onsemi.com

4

20 ns 20 ns

INPUT

OUTPUT

INVERTING

OUTPUT

NON−INVERTING

t

PHL

t

t

THL

PLH

V

0 V

V

V

V

V

DD

OH

OL

OH

OL

90%

50%

10%

90%

t

TLH

50%

10%

90%

50%

10%

t

PLH

t

TLH

t

PHL

t

THL