NEC MC-45D16CA721KF-C75, MC-45D16CA721KF-C80 Datasheet

PRELIMINARY DATA SHEET

MOS INTEGRATED CIRCUIT

MC-45D16CA721

16 M-WORD BY 72-BIT DDR SYNCHRONOUS DYNAMIC RAM MODULE

UNBUFFERED TYPE

Description

The MC-45D16CA721 is a 16,777,216 words by 72 bits DDR synchronous dynamic RAM module on which 9 pieces
of 128M DDR SDRAM: µPD45D128842 are assembled.
These modules provide high density and large quantities of memory in a small space without utilizing the surface­mounting technology on the printed circuit board.
Decoupling capacitors are mounted on power supply line for noise reduction.

Features

• 16,777,216 words by 72 bits organization (ECC type)

• Clock frequency

Part number /CAS latency Clock frequency Module type

(MAX.)

MC-45D16CA721KF-C75 CL = 2.5 133 MHz DDR SDRAM

CL = 2 100 MHz Unbuffered DIMM

MC-45D16CA721KF-C80 CL = 2.5 125 MHz Design specificati on

CL = 2 100 MHz Rev.0.9 compliant

• Fully Synchronous Dynamic RAM with all signals except DM, DQS and DQ referenced to a positive clock edge

• Double Data Rate interface

Differential CLK (/CLK) input
Data inputs and DM are synchronized with both edges of DQS
Data outputs and DQS are synchronized with a cross point of CLK and /CLK

• Quad internal banks operation

• Possible to assert random column address in every clock cycle

• Programmable Mode register set

/CAS latency (2, 2.5)
Burst length (2, 4, 8)
Wrap sequence (Sequential / Interleave)

• Automatic precharge and controlled precharge

• CBR (Auto) refresh and self refresh

• 2.5 V ± 0.2 V Power supply for V

• 2.5 V ± 0.2 V Power supply for VDDQ

• SSTL_2 compatible with all signals

• 4,096 refresh cycles / 64 ms

• Burst termination by Precharge command and Burst stop command

• 184-pin dual in-line memory module (Pin pitch = 1.27 mm)

• Unbuffered type

• Serial PD

The information in this document is subject to change without notice. Before using this document, please
confirm that this is the latest version.

Not all devices/types available in every country. Please check with local NEC representative for
availability and additional information.

DD

Document No. M14898EJ2V0DS00 (2nd edition)
Date Published June 2000 NS CP(K)
Printed in Japan

The mark

shows major revised points.

★★★★

©

2000

Ordering Information

MC-45D16CA721

Part number Clock frequency

(MAX.)

MC-45D16CA721KF-C75 133 MHz 184-pin Dual In-line Memory Module 9 pieces of µPD45D128842G5 (Rev. K)

(Socket Type) (10.16 mm (400) TSOP (II))

MC-45D16CA721KF-C80 125 MHz Edge c onnector: Gold plated

31.75 mm height

Package Mounted devices

2

Preliminary Data Sheet M14898EJ2V0DS00

Pin Configuration

184-pin Dual In-line Memory Module Socket Type (Edge connector: Gold plated)

V

DQ0

V

DQ1

DQS0

DQ2

V

DQ3

NC

/RESET

V
DQ8
DQ9

DQS1

DD

V

CK1

/CK1

V

DQ10
DQ11
CKE0

DD

V
DQ16
DQ17
DQS2

V

DQ18

DD

V
DQ19

DQ24

V
DQ25
DQS3

V
DQ26
DQ27

V

CB0
CB1

V
DQS8

CB2

V

CB3
BA1

DQ32

V

DD

DQ33
DQS4
DQ34

V

BA0
DQ35
DQ40

DD

V

/WE
DQ41

/CAS

V
DQS5
DQ42
DQ43

V

NC
DQ48
DQ49

V

CK2

/CK2

DD

V
DQS6
DQ50
DQ51

V
VDDID
DQ56
DQ57

V
DQS7
DQ58
DQ59

V

NC

SDA
SCL

REF

SS

DD

SS

Q

SS

Q

SS

A9
A7

Q

A5

SS

A4

DD

A2

SS

A1

DD

A0

SS

Q

SS

Q

SS

DD

SS

Q

SS

DD

SS

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52

53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92

/xxx indicates acti ve low signal.

A0 - A11 : Address Inputs
[Row: A0 - A11, Column: A0 - A9]
BA0, BA1 : SDRAM Bank Select
DQ 0 - D Q63 , C B 0 - C B 7: Data Inputs/Outputs
CK0 - CK2 : Clock Input
(positive line of differential pair)
/CK0 - /CK2 : Clock Input
(negative line of differential pair)
CKE0 : Clock Enable Input
/S0 : Chip Select Input
/RAS : Row Address Strobe
/CAS : Column Address Strobe
/WE : Write Enable
DQS0 - DQS8 : Low Data Strobe
DM (0 - 8 ) / D QS ( 9 - 1 7 ) : Low Data Masks /

SA0 - SA2 : Address Input for EEPROM
SDA : Serial Data I/O for PD
SCL : Clock Input for PD

DD

V

SS

V

DD

V

DD

V

REF

V

DD

V
NC : No Connection
/RESET : Reset Input

•

100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144

145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
169
170
171
172
173
174
175
176
177
178
179
180
181
182
183
184

V

93
94
95
96
97
98
99

SS

DQ4
DQ5

DD

Q

V
DM0/DQS9
DQ6
DQ7

SS

V
NC
NC
NC

DD

Q

V
DQ12
DQ13
DM1/DQS10

DD

V
DQ14
DQ15
NC

DD

Q

V
NC
DQ20
NC

SS

V
DQ21
A11
DM2/DQS11

DD

V
DQ22
A8
DQ23

SS

V
A6
DQ28
DQ29

DD

Q

V
DM3/DQS12
A3
DQ30

SS

V
DQ31
CB4
CB5

DD

Q

V
CK0
/CK0

SS

V
DM8/DQS17
A10
CB6

DD

Q

V
CB7

SS

V
DQ36
DQ37

DD

V
DM4/DQS13
DQ38
DQ39

SS

V
DQ44
/RAS
DQ45

DD

Q

V
/S0
NC
DM5/DQS14

SS

V
DQ46
DQ47
NC

DD

Q

V
DQ52
DQ53
NC

DD

V
DM6/DQS15
DQ54
DQ55

DD

Q

V
NC
DQ60
DQ61

SS

V
DM7/DQS16
DQ62
DQ63

DD

Q

V
SA0
SA1
SA2

DD

SPD

V

MC-45D16CA721

High Data Strobe

: Power Supply

: Ground
ID : VDD Identification Flag
Q : Power Supply for DQ and DQS

: Input Reference
SPD : Power supply for EEPROM

Preliminary Data Sheet M14898EJ2V0DS00

3

•

Block Diagram

/S0

DQS0

DM0/DQS9

DM

DQS

DQ 0
DQ 1
DQ 2
DQ 3

DQ 4
DQ 5
DQ 6
DQ 7

DQS1

DM1/DQS10

DQ 8

DQ 9
DQ 10
DQ 11

DQ 12
DQ 13
DQ 14
DQ 15

DQS2

DM2/DQS11

DQ 16
DQ 17
DQ 18
DQ 19

DQ 20
DQ 21
DQ 22
DQ 23

DQS3

DM3/DQS12

DQ 24
DQ 25
DQ 26
DQ 27

DQ 28
DQ 29
DQ 30
DQ 31

DQS8

DM8/DQS17

CB 0
CB 1
CB 2
CB 3

CB 4

CB 5

CB 6

CB 7

BA0 - BA1 BA0 - BA1 : SDRAMs D0 - D8
A0 - A11 A0 - A11 : SDRAMs D0 - D8
/RAS /RAS : SDRAMs D0 - D8
/CAS /CAS : SDRAMs D0 - D8
CKE0 CKE0 : SDRAMs D0 - D8
/WE /WE : SDRAMs D0 - D8
CK0, /CK0 CK, /CK : SDRAMs D3, D4, D8
CK1, /CK1 CK, /CK : SDRAMs D0, D1, D2
CK2, /CK2 CK, /CK : SDRAMs D5, D6, D7

DQ 7
DQ 6
DQ 1
DQ 0
DQ 5
DQ 4
DQ 3
DQ 2

DQ 7
DQ 6
DQ 1
DQ 0
DQ 5
DQ 4
DQ 3
DQ 2

DQ 7
DQ 6
DQ 1
DQ 0
DQ 5
DQ 4
DQ 3
DQ 2

DQ 7
DQ 6
DQ 1
DQ 0
DQ 5
DQ 4
DQ 3
DQ 2

DQ 7
DQ 6
DQ 1
DQ 0
DQ 5
DQ 4
DQ 3
DQ 2

DM

DM

DM

DM

/S

D0

DQS

/S

D1

DQS

/S

D2

DQS

/S

D3

DQS

/S

D8

DQS4

DM4/DQS13

DQ 32
DQ 33
DQ 34
DQ 35

DQ 36
DQ 37
DQ 38
DQ 39

DQS5

DM5/DQS14

DQ 40
DQ 41
DQ 42
DQ 43

DQ 44
DQ 45
DQ 46
DQ 47

DQS6

DM6/DQS15

DQ 48
DQ 49
DQ 50
DQ 51

DQ 52
DQ 53
DQ 54
DQ 55

DQS7

DM7/DQS16

DQ 56
DQ 57
DQ 58
DQ 59

DQ 60
DQ 61
DQ 62
DQ 63

SCL

V

DD

V

V

V

V

DD

MC-45D16CA721

DM

DQS

/S

DQ 7
DQ 6

D4

DQ 1
DQ 0
DQ 5
DQ 4
DQ 3
DQ 2

DM

DQS

/S

DQ 7
DQ 6

D5

DQ 1
DQ 0
DQ 5
DQ 4
DQ 3
DQ 2

DM

DQS

/S

DQ 7
DQ 6

D6

DQ 1
DQ 0
DQ 5
DQ 4
DQ 3
DQ 2

DM

DQS

/S

DQ 7
DQ 6

D7

DQ 1
DQ 0
DQ 5
DQ 4
DQ 3
DQ 2

SERIAL PD

SDA

A1 A2

A0

SA1 SA2

SA0

Q

DD

REF

SS

ID

D0 - D8
D0 - D8

D0 - D8

D0 - D8

Remarks 1.

4

The value of all resistors of DQs, DQSs, DM/DQSs is 22 Ω.

2.

D0 – D8:

µ

PD45D128842 (4M words × 8 bits × 4 banks)

Preliminary Data Sheet M14898EJ2V0DS00

MC-45D16CA721

Electrical Specifications

•All voltages are referenced to VSS (GND).

•After power up, wait more than 1 ms and then, execute

proper device operation is achieved.

Absolute Maximum Ratings

Parameter Symbol Condition Rating Unit
Voltage on power supply pin relative to V
Voltage on input pin relative to V
Short circuit output c urrent I
Power dissipation P
Storage temperature T

SS

VDD, VDDQ –0.5 to +3.6 V

SS

T

V

O

D

stg

Caution Exposing the device to stress above those listed in Absolute Maximum Ratings could cause

permanent damage. The device is not meant to be operated under conditions outside the limits
described in the operational section of this specification. Exposure to Absolute Maximum Rating
conditions for extended periods may affect device reliability.

Power on sequence and CBR (auto) refresh

–0.5 to +3.6 V

50 mA
12 W

–55 to +125

before

C

°

Recommended Operating Conditions

Parameter Symbol Condition MIN. TYP. MAX. Unit
Supply voltage V
Supply voltage for DQ, DQS VDDQ 2.3 2.5 2.7 V
Input reference voltage V
Termination voltage V
High level dc input voltage VIH (DC) V
Low level dc input voltage V
Input differential volt age (CLK and /CLK) VID (DC) 0.36 VDDQ + 0.6 V
Input crossing point voltage (CLK and /CLK) V
Operating ambient tem perature T

Capacitance (TA = 25

C, f = 100 MHz)

°°°°

Parameter Symbol Test condition MIN. TYP. MAX. Unit

Input capacitance C

Data input/output capaci t ance C

DD

REF

TT

IL

(DC)

IX

A

I1

A0 - A11, BA0, BA1, /RAS,

2.3 2.5 2.7 V

0.49 × VDDQ 0.51 × VDDQV

REF

V

− 0.04 V

REF

+ 0.15 VDD + 0.3 V

0.3 V

−

REF

0.5 × VDDQ–0.2 0.5 × VDDQ+0.2 V
070

TBD TBD pF

/CAS, /WE

I2

C

CK0 - CK2, /CK0 - /CK2 TBD TBD

I3

C

CKE0 TBD TBD

I4

C

/S0 TBD TBD

I/O1

DM(0-8)/DQS(9-17),

TBD TBD pF

DQS0 - DQS8

I/O2

C

DQ0 - DQ63, CB0 - CB7 TBD TBD

REF

V

+ 0.04 V

REF

− 0.15 V

C

°

Preliminary Data Sheet M14898EJ2V0DS00

5