MICROCHIP PIC24FJ64GA104 Technical data

PIC24FJ64GA104 系列

数据手册

采用 nanoWatt XLP 技术的

28/44 引脚 16 位通用闪存单片机

请注意以下有关 Microchip 器件代码保护功能的要点：

•Microchip的产品均达到 Microchip 数据手册中所述的技术指标。

•Microchip确信：在正常使用的情况下， Microchip 系列产品是当今市场上同类产品中最安全的产品之一。

• 目前，仍存在着恶意、甚至是非法破坏代码保护功能的行为。就我们所知，所有这些行为都不是以 Microchip 数据手册中规定的操作规范来使用 Microchip 产品的。这样做的人极可能侵犯了知识产权。

•Microchip愿与那些注重代码完整性的客户合作。

•Microchip或任何其他半导体厂商均无法保证其代码的安全性。代码保护并不意味着我们保证产品是 “牢不可破”的。

代码保护功能处于持续发展中。 Microchip 承诺将不断改进产品的代码保护功能。任何试图破坏 Microchip 代码保护功能的行为均可视为违反了《数字器件千年版权法案（Digital Millennium Copyright Act）》。如果这种行为导致他人在未经授权的情况下，能访问您的

软件或其他受版权保护的成果，您有权依据该法案提起诉讼，从而制止这种行为。

提供本文档的中文版本仅为了便于理解。请勿忽视文档中包含的英文部分，因为其中提供了有关 Microchip 产品性能和使用

情况的有用信息。Microchip Technology Inc. 及其分公司和相关公司、各级主管与员工及事务代理机构对译文中可能存在的

任何差错不承担任何责任。建议参考 Microchip Technology Inc. 的英文原版文档。

本出版物中所述的器件应用信息及其他类似内容仅为您提供便利，它们可能由更新之信息所替代。确保应用符合技术规范，

是您自身应负的责任。Microchip 对这些信息不作任何明示或暗示、书面或口头、法定或其他形式的声明或担保，包括但不

限于针对其使用情况、质量、性能、适销性或特定用途的适用性的声明或担保。 Microchip 对因这些信息及使用这些信息而

引起的后果不承担任何责任。如果将 Microchip 器件用于生命维持和 / 或生命安全应用，一切风险由买方自负。买方同意在由此引发任何一切伤害、索赔、诉讼或费用时，会维护和保障

Microchip 免于承担法律责任，并加以赔偿。在 Microchip 知识产权保护下，不得暗中或以其他方式转让任何许可证。

商标

Microchip 的名称和徽标组合、 Microchip 徽标、 dsPIC、 K

EELOQ、 KEELOQ 徽标、 MPLAB、 PIC、 PICmicro、

PICSTART、 rfPIC 和 UNI/O 均为 Microchip Technology Inc.

在美国和其他国家或地区的注册商标。

FilterLab、 Hampshire、 HI-TECH C、 Linear Active Thermistor、MXDEV、MXLAB、SEEVAL 和 The Embedded

Control Solutions Company 均为 Microchip Technology Inc.

在美国的注册商标。

Analog-for-the-Digital Age、 Application Maestro、 CodeGuard、 dsPICDEM、 dsPICDEM.net、 dsPICworks、

dsSPEAK、 ECAN、 ECONOMONITOR、 FanSense、 HI-TIDE、 In-Circuit Serial Programming、 ICSP、 Mindi、

MiWi、MPASM、MPLAB Certified 徽标、MPLIB、MPLINK、 mTouch、 Octopus、 Omniscient Code Generation、 PICC、 PICC-18、 PICDEM、 PICDEM.net、 PICkit、 PICtail、 PIC

徽标、REAL ICE、rfLAB、Select Mode、 Total Endurance、 TSHARC、 UniWinDriver、 WiperLock 和 ZENA 均为

Microchip Technology Inc. 在美国和其他国家或地区的商标。

SQTP 是 Microchip Technology Inc. 在美国的服务标记。

在此提及的所有其他商标均为各持有公司所有。

Microchip Gresham

印度的设计中心均通过了

MCU与dsPIC® DSC、KEELOQ

设、非易失性存储器和模拟产品方面的质量体系流程均符合

16949:2002

系也已通过了

位于美国亚利桑那州

的全球总部、设计和晶圆生产厂及位于美国加利福尼亚州和

。此外，

Microchip

ISO 9001:2000

Chandler和Tem pe

ISO/TS-16949:2002

跳码器件、串行

在开发系统的设计和生产方面的质量体

认证。

与位于俄勒冈州

认证。公司在

EEPROM

PIC

、单片机外

ISO/TS-

PIC24FJ64GA104 系列

采用 nanoWatt XLP 技术的 28/44 引脚

16 位通用闪存单片机

功耗管理模式：

• 可选择的功耗管理模式采用 nanoWatt XLP 技术实现极低

功耗：

- 深度休眠模式支持近乎完全掉电（典型值为 20 nA，使能 RTCC 或 WDT 时为 500 nA），并可通过外部触发唤醒，或通过可编程 WDT 或 RTCC 闹钟自唤醒

- 对于深度休眠模式使用极低功耗 DSBOR，对于所有其他模式使用 LPBOR

- 休眠模式会关闭外设和内核，可显著降低功耗和快速唤醒

- 空闲模式会关闭 CPU 和外设，可显著降低功耗（典型值低至 4.5 μA）

- 打盹模式支持 CPU 时钟以低于外设的速度运行

- 备用时钟模式支持在运行时切换为较低的时钟速

度，可在运行模式期间选择性地降低功耗（典型值低至 15 μA）

高性能 CPU：

• 改进型哈佛架构

• 32 MHz 时最高 16 MIPS 工作速度

•8MHz内部振荡器具有：

-4倍频 PLL 选项

- 多个分频选项

•17位 x 17 位单周期硬件小数 / 整数乘法器

•32位 /16 位硬件除法器

• 16 x 16 位工作寄存器阵列

• 优化的 C 编译器指令集架构：

-76条基本指令

- 灵活的寻址模式

• 可寻址最大 12 MB 的线性程序存储空间

• 可寻址最大 64 KB 的线性数据存储空间

• 两个地址发生单元，分别用于数据存储器的读和写寻址

单片机特性（续）：

• 闪存程序存储器：

- 最少可耐受 10,000 次擦 / 写

- 最少 20 年数据保存时间

- 可选择的写保护边界

• 故障保护时钟监视器操作：

- 检测时钟故障并切换到片上 FRC 振荡器

• 片上 2.5V 稳压器

• 上电复位（Power-on Reset， POR）、上电延时定时器

（Power-up Timer， PWRT）和振荡器起振定时器（Oscillator Start-up Timer， OST）

• 两个灵活的看门狗定时器（Watchdog Timer， WDT），用于可靠工作：

- 标准可编程 WDT 用于正常工作模式

- 极低功耗 WDT 用于深度休眠模式（可编程周期为

2ms至 26 天）

• 在线串行编程（In-Circuit Serial Programming™，ICSP™）和通过两个引脚进行的在线调试（In-Circuit Debug，ICD）

•JTAG边界扫描支持

模拟特性：

• 最多 13 路通道的 10 位模数（Analog-to-Digital，A/D）转换器：

- 转换速率为 500 ksps

- 在休眠和空闲期间可以进行转换

•3个具有可编程输入 / 输出配置的模拟比较器

• 充电时间测量单元（Charge Time Measurement Unit， CTMU）：

- 支持触摸屏和电容式开关的电容触摸传感

- 提供高分辨率的时间测量和简单的温度检测

单片机特性：

• 工作电压范围为 2.0V 至 3.6V

• 可在软件控制下自编程

• 可承受 5.5V 输入电压（仅对于数字引脚）

• 所有 I/O 引脚上的高灌 / 拉电流（18 mA/18 mA）

可重映射的外设

输出

比较 /PWM

带 IrDA

C™

SPI

的 UART

10 位 A/D

比较器

（通道数）

有有有有有有有有有有有有

RTCC

PMP/PSP

CTMU

PIC24FJ

系列器件

32GA1022832K8K16555222103

64GA1022864K8K16555222103

32GA1044432K8K26555222133

64GA1044464K8K26555222133

引脚

程序存储器

（字节数）

SRAM

（字节数）

可重映射

的引脚

16 位

定时器

捕捉

输入

PIC24FJ64GA104 系列

外设特性：

• 外设引脚选择：

允许许多外设进行独立的

I/O

映射

- 最多 26 个可用引脚（44 引脚器件）

- 连续的硬件完整性检查和安全互锁以防止无意中更

改配置

•8位并行主端口（Parallel Master Port， PMP）：

- 最多 16 位复用寻址，在 44 引脚器件上最多具有 11 个专用地址引脚

- 控制线上的可编程极性

- 支持传统并行从端口

• 硬件实时时钟/日历（Real-Time Clock/Calendar，RTCC）：

- 提供时钟、日历和闹钟功能

- 即使处于深度休眠模式也可工作

• 两个带有8级FIFO缓冲区的3 线 /4 线 SPI模块（支持4 帧

模式）

• 两个 I

C™ 模块，支持多主器件 / 从模式和 7 位/10 位寻址

引脚图

28 引脚 SPDIP 和 SOIC

(1)

• 两个 UART 模块：

- 支持 RS-485、 RS-232 和 LIN/J2602

- 用于 IrDA

的片上硬件编码器 / 解码器

- 接收到启动位时自动唤醒

- 自动波特率检测（Auto-Baud Detect， ABD）

-4级深 FIFO 缓冲区

•5个带有可编程预分频器的 16 位定时器 / 计数器

•5个 16 位捕捉输入，每个均具有一个专用时基

•5个 16 位比较 /PWM 输出，每个均具有一个专用时基

•32位可编程循环冗余校验（Cyclic Redundancy Check， CRC）发生器

• 数字 I/O 引脚上的可配置漏极开路输出

• 最多 3 个外部中断源

VSS

VDD

1 2

PIC24FJXXGA102

3 4 5 6 7 8 9 10 11 12 13 14

AN0/C3INC/VREF+/CN2/CTED1/RA0

AN1/C3IND/V

PGED1/AN2/C2INB/RP0/CN4/RB0 PGEC1/AN3/C2INA/RP1/CN5/RB1

AN4/C1INB/RP2/SDA2/CN6/RB2

AN5/C1INB/RP3/SCL2/CN7/RB3

SOSCI/C2IND/RP4/PMBE/CN1/RB4

SOSCO/SCLKI/T1CK/C2INC/CN0/PMA1/RA4

PGED3/RP5/ASDA1

REF-/CN3/CTED2/RA1

OSCI/CLKI/C1IND/CN30/RA2

OSCO/CLKO/PMA0/CN29/RA3

(2)

/CN27/PMD7/RB5

MCLR

图注： RPn 表示可重映射的外设引脚。注 1：灰色阴影表示可承受 5.5V 的输入引脚。

2：当 I2C1SEL 位置 1 时，相应的引脚分别用作 SDA1 和 SCL1。

V VSS

AN9/C3INA/RP15/CN11/PMCS1/RB15

AN10/C3INB/CVREF/RTCC/RP14/CN12/PMWR/RB14

AN11/C1INC/RP13/CN13/PMRD/REFO/RB13

AN12/RP12/CN14/PMD0/RB12

PGEC2/TMS/RP11/CN15/PMD1/RB11

PGED2/TDI/RP10/CN16/PMD2/RB10

CAP/VDDCORE

DISVREG

TDO/RP9/SDA1/CN21/PMD3/RB9

TCK/RP8/SCL1/CN22/PMD4/RB8

RP7/INT0/CN23/PMD5/RB7

16 15

PGC3/EMUC3/RP6/ASCL1

(2)

/CN24/PMD6/RB6

引脚图

PIC24FJ64GA104 系列

28 引脚 QFN

PGED1/AN2/C2INB/RP0/CN4/RB0 PGEC1/AN3/C2INA/RP1/CN5/RB1

(1,3)

AN4/C1INB/SDA2/RP2/CN6/RB2

AN5/C1INA/SCL2/RP3/CN7/RB3

OSCI/CLKI/C1IND/CN30/RA2

OSCO/CLKO/CN29/PMA0/RA3

VSS

REF-/CN3/CTED2/RA1

MCLR

AN0/C3INC/VREF+/CN2/CTED1/RA0

AN1/C3IND/V

PIC24FJXXGB002

10 11

VDD

12 13 14

VSS

232425262728

REF/RTCC/RP14/CN12/PMWR/RB14

AN9/C3INA/RP15/CN11/RB15

AN10/C3INB/CV

AN11/C1INC/RP13/CN13/PMRD/REFO/RB13

AN12/RP12/CN14/PMD0/RB12

PGEC2/TMS/RP11/CN15/PMD1/RB11

PGED2/TDI/RP10/CN16/PMD2/RB10

VCAP/VDDCORE

DISVREG

TDO/RP9/SDA1/CN21/PMD3/RB9

TCK/RP8/SCL1/CN22/PMD4/RB8

SOSCI/C2IND/RP4/PMBE/CN1/RB4

SOSCO/SCLKI/T1CK/C2INC/CN0/PMA1/RA4

TA4 D/ RP7/INT0/CN23/PMD5/RB7

PGEC3/RP6/ASCL1(2)/CN24/PMD6/RB6

PGED3/RP5/ASDA1(2)/CN27/PMD7/RB5

图注： RPn 表示可重映射的外设引脚。注 1：灰色阴影表示可承受 5.5V 的输入引脚。

2：当 I2C1SEL 位置 1 时，相应的引脚分别用作 SDA1 和 SCL1。 3： QFN 器件上的底板应连接到 V

SS。

PIC24FJ64GA104 系列

引脚图

44 引脚 TQFP， 44 引脚 QFN

(1,3)

/CN24/PMD6/RB6

(2)

/CN27/PMD7/RB5

RP9/SDA1/CN21/PMD3/RB9

RP22/CN18/PMA1/RC6 RP23/CN17/PMA0/RC7 RP24/CN20/PMA5/RC8 RP25/CN19/PMA6/RC9

PGED2/RP10/CN16/PMD2/RB10

PGEC2/RP11/CN15/PMD1/RB11

AN12/RP12/CN14/PMD0/RB12

AN11/C1INC/RP13/PMRD/REFO/CN13/RB13

DISVREG

CAP/VDDCORE

RP8/SCL1/CN22/PMD4/RB8

RP7/INT0/CN23/PMD5/RB7

PGEC3/RP6/ASCL1

PGED3/RP5/ASDA1

4443424140

1 2 3 4 5

PIC24FJXXGA104

6 7 8 9 10 11

121314

TCK/PMA7/RA7TCK/PMA7/RA7

TMS/PMA10/RA10

AN9/C3INA/RP15/CN11/RB15

REF/RTCC/RP14/CN12/PMWR/RB14

VSSRP21/CN26/PMA3/RC5

1819202122

AVSS

RP20/CN25/PMA4/RC4

MCLR

REF+/CN2/CTED1/RA0

AN0/C3INC/V

TDI/PMA9/RA9

SOSCO/SCLKI/T1CK/C2INC/CN0/RA4

RP19/CN28/PMBE/RC3

363435

33 32 31 30 29 28 27 26 25 24

REF-/CN3/CTED2/RA1

PGEC1/AN3/C2INA/RP1/CN5/RB1

PGED1/AN2/C2INB/RP0/CN4/RB0

AN1/C3IND/V

SOSCI/C1IND/RP4/CN1/RB4 TDO/PMA8/RA8 OSCO/CLKO/CN29/RA3 OSCI/CLKI/C1IND/CN30/RA2 VSS V

AN8/RP18/PMA2/CN10/RC2 AN7/RP17/CN9/RC1 AN6/RP16/CN8/RC0 AN5/C1INA/RP3/SCL2/CN7/RB3 AN4/C1INB/RP2/SDA2/CN6/RB2

AN10/C3INB/CV

图注： RPn 表示可重映射的外设引脚。注 1：灰色阴影表示可承受 5.5V 的输入引脚。

2：当 I2C1SEL 位置 1 时，相应的引脚分别用作 SDA1 和 SCL1。 3： QFN 器件上的底板应连接到 V

SS。

PIC24FJ64GA104 系列

1.0 器件概述 ....................................................................................................................................................................................... 7

2.0 16 位单片机入门指南.................................................................................................................................................................. 17

3.0 CPU ........................................................................................................................................................................................... 21

4.0 存储器构成 ................................................................................................................................................................................. 27

5.0 闪存程序存储器 .......................................................................................................................................................................... 47

6.0 复位 ............................................................................................................................................................................................ 55

7.0 中断控制器 ................................................................................................................................................................................. 61

8.0 振荡器配置 ................................................................................................................................................................................. 97

9.0 节能特性 ................................................................................................................................................................................... 107

10.0 I/O 端口 .................................................................................................................................................................................... 117

11.0 Timer1 ...................................................................................................................................................................................... 139

12.0 Timer2/3 和 Timer4/5................................................................................................................................................................ 141

13.0 带专用定时器的输入捕捉.......................................................................................................................................................... 147

14.0 带专用定时器的输出比较.......................................................................................................................................................... 151

15.0 串行外设接口（SPI）............................................................................................................................................................... 161

16.0 I2C™ ........................................................................................................................................................................................ 171

17.0 通用异步收发器（UART）....................................................................................................................................................... 179

18.0 并行主端口（PMP）................................................................................................................................................................ 187

19.0 实时时钟和日历（RTCC）....................................................................................................................................................... 197

20.0 32 位可编程循环冗余校验（CRC）发生器 .............................................................................................................................. 209

21.0 10 位高速 A/D 转换器 ............................................................................................................................................................... 215

22.0 三比较器模块............................................................................................................................................................................ 225

23.0 比较器参考电压 ........................................................................................................................................................................ 229

24.0 充电时间测量单元（CTMU

25.0 特殊功能 ................................................................................................................................................................................... 235

26.0 开发支持 ................................................................................................................................................................................... 247

27.0 指令集汇总 ............................................................................................................................................................................... 251

28.0 电气特性 ................................................................................................................................................................................... 259

29.0 封装信息 ................................................................................................................................................................................... 277

附录 A：版本历史 .............................................................................................................................................................................. 287

Microchip 网站.................................................................................................................................................................................... 295

变更通知客户服务 .............................................................................................................................................................................. 295

客户支持............................................................................................................................................................................................. 295

读者反馈表 ......................................................................................................................................................................................... 296

产品标识体系 ..................................................................................................................................................................................... 297

）................................................................................................................................................... 231

PIC24FJ64GA104 系列

致客户

我们旨在提供最佳文档供客户正确使用 Microchip 产品。为此，我们将不断改进出版物的内容和质量，使之更好地满足您的要求。出版物的质量将随新文档及更新版本的推出而得到提升。

如果您对本出版物有任何问题和建议，请通过电子邮件联系我公司 TRC 经理，电子邮件地址为 CTRC@microchip.com，或将本数据手册后附的《读者反馈表》传真到 86-21-5407 5066。我们期待您的反馈。

客户通知系统

欲及时获知 Microchip 产品的最新信息，请到我公司网站 www.microchip.com 上注册。

PIC24FJ64GA104 系列

1.0 器件概述

本文档包含以下器件的具体信息：

• PIC24FJ32GA102 • PIC24FJ32GA104

• PIC24FJ64GA102 • PIC24FJ64GA104

PIC24FJ64GA104 系列器件提供了扩展的外设功能部

件，并为那些 8 位平台无法满足其需求但又不要求使用数字信号处理器的高性能应用提供了一种新的选择。

1.1 内核特性

1.1.1 16 位架构

所有 PIC24F 器件的核心都是 16 位改进型哈佛架构，第一次引入该架构的就是 Microchip 的 dsPIC®数字信号控制器。 PIC24F CPU 内核提供了众多增强功能，例如：

•16位数据路径和24位地址路径，能在数据空间和存储空间之间传送信息

• 最大 12 MB（程序空间）和 64 KB（数据空间）的线性寻址

•16个寄存器组成的工作寄存器阵列，支持内置软件堆栈

•17位 x 17 位硬件乘法器，支持整数数学运算

• 硬件支持 32 位 /16 位的除法运算

• 指令集支持多种寻址模式，并针对高级语言（如 C

语言）进行了优化

• 工作性能最高可达 16 MIPS

1.1.2 节能技术

PIC24FJ64GA104 系列中的所有器件都具有一系列能在

工作时显著降低功耗的功能。主要包括以下几项：

• 动态时钟切换：在器件工作过程中，器件时钟可在软件控制下切换为 Timer1 时钟源或内部低功耗 RC 振荡器，允许用户将节能理念融入到软件设计中去。

• 打盹模式操作：当那些对时序敏感的应用（如串行通信）要求外设不间断地工作时，可有选择地降低 CPU 时钟速度，从而可在不丢失时钟的前提下进一步节约功耗。

• 基于指令的节能模式：有三种基于指令的节能模式：

- 空闲模式——内核关闭，而外设仍然工作。

- 休眠模式——内核和需要使用系统时钟的外设关

闭，而使用自身时钟或由其他器件提供时钟的外设仍然工作。

- 深度休眠模式——内核、外设（RTCC 和 DSWDT 除外）、闪存和 SRAM 均关闭，以最大程度节约电流来延长便携式应用的电池寿命。

1.1.3 振荡器选项和特性

PIC24FJ64GA104 系列中的所有器件均提供 5个不同的

振荡器选项，使用户在开发应用硬件时有很大的选择范围。这些选项包括：

• 两种晶振模式，使用晶振或陶瓷谐振器。

• 两种外部时钟模式，提供 2 分频时钟输出选项。

• 一个标称输出值为 8 MHz 的快速内部振荡器（Fast Internal Oscillator， FRC），可在软件控制下被分频，从而使时钟速度可低至 31 kHz。

• 一个锁相环（Phase Lock Loop， PLL）倍频器，

可在外部振荡器模式和采用 FRC 振荡器的情况下使用，从而使时钟速度最高可达 32 MHz。

• 具有固定31 kHz 输出的独立低功耗内部 RC 振荡器

（LPRC），可为对时序不敏感的应用提供低功耗时

钟选项。

内部振荡器模块还为故障保护时钟监视器提供了一个稳定的参考源。故障保护时钟监视器不断地监视主时钟源，将之与内部振荡器提供的参考信号作比较。一旦发生时钟故障，允许控制器将时钟源切换到内部振荡器，继续保持低速工作或安全地关闭应用。

1.1.4 易于移植

无论存储器容量如何，所有器件均共享同一组丰富外设，使得应用程序可在升级时很方便地移植。整个系列使用相同的引脚配置方案也有助于向更大型器件的移植。

PIC24F 系列器件的引脚同 dsPIC33 系列器件的引脚是兼容的，并与 PIC18 和 dsPIC30 器件的引脚配置方案部分兼容。这样全部采用 Microchip 器件，就可将应用从相对简单的功能顺利扩展到强大和复杂的功能。

PIC24FJ64GA104 系列

1.2 其他特性

• 外设引脚选择：外设引脚选择功能允许大部分的数字外设被映射到一组固定的数字 I/O 引脚。用户可独立地将许多数字外设之一的输入和 / 或输出映射到其中的任一 I/O 引脚。

• 通信：PIC24FJ64GA104 系列集成了一些串行通信外设以满足一系列的应用要求。有两个独立的I2C™ 模块支持主模式和从模式下的操作。通过外设引脚选择（Peripheral Pin Select，PPS）功能，器件还具有两个带内置 IrDA 以及两个 SPI 模块。

• 模拟特性：PIC24FJ64GA104 系列的所有成员都包括一个 10 位 A/D 转换器模块和一个三比较器模块。 A/D 模块实现了可编程采集时间，允许选择通道立即开始转换而无需等待采样周期结束，同时也提高了采样速度。比较器模块包括 3 个模拟比较器，它们可配置为多种工作模式。

• CTMU 接口：该模块为精确时间测量和脉冲产生提供了一种便捷的方法，同时也可以作为电容传感器的接口。

• 并行主 / 增强型并行从端口：可以将一个通用 I/O 端口重新配置为用于增强型并行数据通信。在该模式下，可以将端口配置为工作在主模式或从模式下。在主模式下支持 8 位和 16 位数据传输，并具有最多 12 条外部地址线。

• 实时时钟 / 日历：该模块通过硬件实现了带有闹钟功能的全功能时钟和日历，从而释放了定时器资源和程序存储空间供核心应用使用。

编码器 / 解码器的独立 UART

1.3 系列中各器件的详细说明

PIC24FJ64GA104 系列中的器件有 28 引脚和 44 引脚两种封装形式。图 1-1 给出了所有器件的一般框图。

这些器件在以下几个方面存在差异：

• 闪存程序存储器：

- PIC24FJ32GA1 器件——32 KB

- PIC24FJ64GA1 器件——64 KB

• 可用的 I/O 引脚和端口数：

-28引脚器件——2 个端口 21 个引脚

-44引脚器件——3 个端口 35 个引脚

• 可用的电平变化中断通知（Interrupt-on-Change Notification， ICN）输入：

-28引脚器件——21

-44引脚器件——31

• 可用的可重映射引脚数：

-28引脚器件——16 个引脚

-44引脚器件——26 个引脚

• 可用的 PMP 地址引脚数：

-28引脚器件——3 个引脚

-44引脚器件——12 个引脚

• 可用的 A/D 输入通道数：

-28引脚器件——10 个引脚

-44引脚器件——13 个引脚

本系列器件的所有其他功能都是相同的。表 1-1 汇总了这些功能。

PIC24FJ64GA104 系列器件上可用的引脚功能列表如表 1-2 所示，按功能名称排序。注意该表只显示了各个外设功能所使用的引脚，而没有显示同一引脚上多种功能的复用方式。在本数据手册开始部分的引脚图中提供了相关信息。复用的功能按功能的优先级排列，最前面的是优先级最高的外设功能。

PIC24FJ64GA104 系列

表 1-1： PIC24FJ64GA104 系列的器件特性

特性

工作频率程序存储器（字节）程序存储器（指令）数据存储器（字节）中断源（软向量 /NMI 陷阱） 45 （41/4）

I/O 端口端口 A 和 B 端口 A、 B 和 C I/O 引脚总数

可重映射的引脚定时器：

总数（16 位） 32 位（由一对 16 位定时器组成）

输入捕捉通道输出比较 /PWM 通道输入电平变化通知中断串行通信：

UART 2

SPI （3 线 /4 线） I2C™ 2

并行通信（PMP/PSP）有 JTAG 边界扫描有 10 位模数转换模块（输入通道）

模拟比较器 CTMU 接口有

复位（和延时） POR、 BOR、 RESET 指令、 MCLR

指令集 76 条基本指令，多种寻址模式封装 28 引脚 QFN、 SOIC 和 SPDIP 44 引脚 QFN 和 TQFP 注 1：可通过可重映射的引脚访问外设。

PIC24FJ32GA102 PIC24FJ64GA102 PIC24FJ32GA104 PIC24FJ64GA104

DC – 32 MHz

32K 64K 32K 64K

11,008 22,016 11,008 22,016

8,192

21 35

16 26

(1)

21 31

(1)

10 13

、 WDT ；

非法操作码、 REPEAT 指令、硬件陷阱和配置字不匹配

（PWRT、 OST 和 PLL 锁定）

PIC24FJ64GA104 系列

图 1-1： PIC24FJ64GA104 系列一般框图

OSCO/CLKO

OSCI/CLKI

REFO

DISVREG

PSV 和表

数据访问控制模块

地址锁存器

程序存储器

数据锁存器

时序发生

FRC/LPRC

振荡器

高精度

带隙

参考源

稳压器

中断

控制器

指令译码

和控制

上电延时

定时器

振荡器

起振定时器

上电复位

看门狗定时器

BOR 和

LVD

PCH PCL

程序计数器

堆栈控制

逻辑

地址总线

控制信号

(2)

重复控制

逻辑

指令锁存器

指令寄存器

除法支持

17 x 17

乘法器

数据总线

数据锁存器

数据 RAM

地址锁存器

读 AGU 写 AGU

EA 多路开关

立即数数据

16 x 16

W 寄存器阵列

16 位 ALU

(1)

PORTA

（9 个 I/O）

PORTB

（16 个 I/O）

(1)

PORTC

（10 个 I/O）

(1)

RP0:RP25

VDDCORE/VCAP

Timer1

1-5

注 1：

2：当使能片上稳压器时可提供 3：只能通过可重映射的引脚访问外设

Timer2/3

PWM/OC

(3)

并非所有引脚或特性都能在所有器件的引脚配置中实现。实现的具体引脚数，请参见表

1-5

(3)

DD，

(3)

Timer4/5

ICN

BOR

(1)

功能。

(3)

I/O

MCLR

。

RTCC

SPI

1/2

10 位 ADC

(3)

I2C

1/2

比较器

UART

1/2

(3)

PMP/PSP

1-2

CTMU

。

(3)

表 1-2： PIC24FJ64GA104 系列引脚说明

引脚编号

功能

28 引脚

SPDIP/

SOIC

28 引脚

QFN

44 引脚

QFN/

TQFP

I/O

PIC24FJ64GA104 系列

输入

缓冲器

说明

AN0 2 27 19 I ANA

AN1 3 28 20 I ANA

AN2 4 1 21 I ANA

AN3 5 2 22 I ANA

AN4 6 3 23 I ANA

AN5 7 4 24 I ANA

AN6 — — 25 I ANA

AN7 — — 26 I ANA

AN8 — — 27 I ANA

AN9 262315IANA

AN10 25 22 14 I ANA

AN11 24 21 11 I ANA

AN12 23 20 10 I ANA

ASCL1 15 12 42 I/O I

ASDA1 14 11 41 I/O I

DD ——17P—

SS ——16P—

C1INA 7 4 24 I ANA

C1INB 6 3 23 I ANA

C1INC 24 21 11 I ANA

C1IND 9 6 30 I ANA

C2INA 5 2 22 I ANA

C2INB 4 1 21 I ANA

C2INC 12934IANA

C2IND 11 8 33 I ANA

C3INA 262315IANA

C3INB 252214IANA

C3INC 2 27 19 I ANA

C3IND 3 28 20 I ANA

CLKI 9 6 30 I ANA

CLKO 10731O—

图注： TTL = TTL 输入缓冲器 ST = 施密特触发器输入缓冲器

ANA = 模拟电平输入 / 输出 I

A/D 模拟输入。

备用 I2C1 同步串行时钟输入 / 输出。

备用 I2C1 同步串行数据输入 / 输出。模拟模块的正电源。模拟模块的参考地。比较器 1 的输入 A。比较器 1 的输入 B。比较器 1 的输入 C。比较器 1 的输入 D。比较器 2 的输入 A。比较器 2 的输入 B。比较器 2 的输入 C。比较器 2 的输入 D。比较器 3 的输入 A。比较器 3 的输入 B。比较器 3 的输入 C。比较器 3 的输入 D。主时钟输入连接。系统时钟输出。

C™ = I2C/SMBus 输入缓冲器

PIC24FJ64GA104 系列

表 1-2： PIC24FJ64GA104 系列引脚说明（续）

引脚编号

功能

28 引脚 SPDIP/

SOIC

28 引脚

QFN

44 引脚

QFN/

TQFP

I/O

输入

缓冲器

说明

CN0 12934IST

CN1 11 8 33 I ST

CN2 2 27 19 I ST

CN3 3 28 20 I ST

CN4 4 1 21 I ST

CN5 5 2 22 I ST

CN6 6 3 23 I ST

CN7 7 4 24 I ST

CN8 — — 25 I ST

CN9 — — 26 I ST

CN10 — — 27 I ST

CN11 26 23 15 I ST

CN12 25 22 14 I ST

CN13 24 21 11 I ST

CN14 23 20 10 I ST

CN15 22 19 9 I ST

CN16 21 18 8 I ST

CN17 — — 3 I ST

CN18 — — 2 I ST

CN19 — — 5 I ST

CN20 — — 4 I ST

CN21 18 15 1 I ST

CN22 17 14 44 I ST

CN23 16 13 43 I ST

CN24 15 12 42 I ST

CN25 — — 37 I ST

CN26 — — 38 I ST

CN27 14 11 41 I ST

CN28 — — 36 I ST

CN29 10 7 31 I ST

CN30 9 6 30 I ST

CTED1 2 27 19 I ANA

CTED2 3 28 20 I ANA

REF 25 22 14 O —

DISVREG 19 16 6 I ST

图注： TTL = TTL 输入缓冲器 ST = 施密特触发器输入缓冲器

ANA = 模拟电平输入 / 输出 I

电平变化中断输入。

CTMU 外部边沿输入 1。 CTMU 外部边沿输入 2。

比较器参考电压输出。稳压器禁止。

C™ = I2C/SMBus 输入缓冲器

PIC24FJ64GA104 系列

表 1-2： PIC24FJ64GA104 系列引脚说明（续）

引脚编号

功能

INT0 16 13 43 I ST

MCLR

OSCI 9 6 30 I ANA

OSCO 10731OANA PGEC1 5 2 22 I/O ST 在线调试器 / 仿真器 /ICSP™ 编程时钟。

PGED1 4 1 21 I/O ST

PGEC2 22 19 9 I/O ST

PGED2 21 18 8 I/O ST

PGEC3 15 12 42 I/O ST

PGED3 14 11 41 I/O ST

PMA0 10 7 3 I/O ST

PMA1 12 9 2 I/O ST

PMA2 — — 27 O —

PMA3 — — 38 O —

PMA4 — — 37 O —

PMA5 — — 4 O —

PMA6 — — 5 O —

PMA7 — — 13 O —

PMA8 — — 32 O —

PMA9 — — 35 O —

PMA10 — — 12 O —

PMCS1 26 23 15 I/O ST/TTL

PMBE 11 8 36 O —

PMD0 23 20 10 I/O ST/TTL

PMD1 22 19 9 I/O ST/TTL

PMD2 21 18 8 I/O ST/TTL

PMD3 18 15 1 I/O ST/TTL

PMD4 17 14 44 I/O ST/TTL

PMD5 16 13 43 I/O ST/TTL

PMD6 15 12 42 I/O ST/TTL

PMD7 14 11 41 I/O ST/TTL

PMRD 24 21 11 O —

PMWR 25 22 14 O —

图注： TTL = TTL 输入缓冲器 ST = 施密特触发器输入缓冲器

28 引脚

SPDIP/

SOIC

12618IST

ANA = 模拟电平输入 / 输出 I

28 引脚

QFN

44 引脚

QFN/

TQFP

I/O

输入

缓冲器

外部中断输入。

主复位（器件复位）输入。此线变为低电平，引起复位。主振荡器输入连接。主振荡器输出连接。

在线调试器 / 仿真器 /ICSP 编程数据。在线调试器 / 仿真器 /ICSP 编程时钟。在线调试器 / 仿真器 /ICSP 编程数据。在线调试器 / 仿真器 /ICSP 编程时钟。在线调试器 / 仿真器 /ICSP 编程数据。并行主端口地址 bit 0 的输入（带缓冲的从模式）和输出

（主模式）。

并行主端口地址 bit 1 的输入（带缓冲的从模式）和输出

（主模式）。

并行主端口地址（解复用的主模式）。

并行主端口片选 1 选通 / 地址 bit 15。并行主端口字节使能选通。并行主端口数据（解复用的主模式）或地址 / 数据（复用的

主模式）。

并行主端口读选通。并行主端口写选通。

C™ = I2C/SMBus 输入缓冲器

说明

PIC24FJ64GA104 系列

表 1-2： PIC24FJ64GA104 系列引脚说明（续）

引脚编号

功能

28 引脚 SPDIP/

SOIC

28 引脚

QFN

44 引脚

QFN/

TQFP

I/O

输入

缓冲器

说明

RA0 2 27 19 I/O ST

RA1 3 28 20 I/O ST

RA2 9 6 30 I/O ST

RA3 10731I/OST

RA4 12934I/OST

RA7 — — 13 I/O ST

RA8 — — 32 I/O ST

RA9 — — 35 I/O ST

RA10 — — 12 I/O ST

RB0 4 1 21 I/O ST

RB1 5 2 22 I/O ST

RB2 6 3 23 I/O ST

RB3 7 4 24 I/O ST

RB4 11 8 33 I/O ST

RB5 141141I/OST

RB6 151242I/OST

RB7 161343I/OST

RB8 171444I/OST

RB9 18 15 1 I/O ST

RB10 21 18 8 I/O ST

RB11 22 19 9 I/O ST

RB12 23 20 10 I/O ST

RB13 24 21 11 I/O ST

RB14 25 22 14 I/O ST

RB15 26 23 15 I/O ST

RC0 — — 25 I/O ST

RC1 — — 26 I/O ST

RC2 — — 27 I/O ST

RC3 — — 36 I/O ST

RC4 — — 37 I/O ST

RC5 — — 38 I/O ST

RC6 — — 2 I/O ST

RC7 — — 3 I/O ST

RC8 — — 4 I/O ST

RC9 — — 5 I/O ST

REFO 24 21 11 O —

图注： TTL = TTL 输入缓冲器 ST = 施密特触发器输入缓冲器

ANA = 模拟电平输入 / 输出 I

PORTA 数字 I/O。

PORTB 数字 I/O。

PORTC 数字 I/O。

参考时钟输出。

C™ = I2C/SMBus 输入缓冲器

PIC24FJ64GA104 系列

表 1-2： PIC24FJ64GA104 系列引脚说明（续）

引脚编号

功能

28 引脚

SPDIP/

SOIC

28 引脚

QFN

44 引脚

QFN/

TQFP

I/O

输入

缓冲器

说明

RP0 4 1 21 I/O ST

RP1 5 2 22 I/O ST

RP2 6 3 23 I/O ST

RP3 7 4 24 I/O ST

RP4 11 8 33 I/O ST

RP5 2 27 19 I/O ST

RP6 3 28 20 I/O ST

RP7 161343I/OST

RP8 171444I/OST

RP9 18 15 1 I/O ST

RP10 21 18 8 I/O ST

RP11 22 19 9 I/O ST

RP12 23 20 10 I/O ST

RP13 24 21 11 I/O ST

RP14 25 22 14 I/O ST

RP15 26 23 15 I/O ST

RP16 — — 25 I/O ST

RP17 — — 26 I/O ST

RP18 — — 27 I/O ST

RP19 — — 36 I/O ST

RP20 — — 37 I/O ST

RP21 — — 38 I/O ST

RP22 — — 2 I/O ST

RP23 — — 3 I/O ST

RP24 — — 4 I/O ST

RP25 — — 5 I/O ST

RTCC 25 22 14 O —

SCL1 17 14 44 I/O I

SCL2 7 4 24 I/O I

SDA1 18 15 1 I/O I

SDA2 6 3 23 I/O I

SOSCI 11 8 33 I ANA

SOSCO 12 9 34 O ANA

T1CK 12934IST

TCK 171413IST

TDI 161335IST

TDO 181532O—

TMS 141112IST

图注： TTL = TTL 输入缓冲器 ST = 施密特触发器输入缓冲器

ANA = 模拟电平输入 / 输出 I

可重映射的外设（输入或输出）。

实时时钟闹钟 / 秒脉冲输出。

I2C1 同步串行时钟输入 / 输出。

I2C2 同步串行时钟输入 / 输出。

I2C1 数据输入 / 输出。

I2C2 数据输入 / 输出。

辅助振荡器 /Timer1 时钟输入。辅助振荡器 /Timer1 时钟输出。

Timer1 时钟输入。 JTAG 测试时钟 / 编程时钟输入。 JTAG 测试数据 / 编程数据输入。 JTAG 测试数据输出。 JTAG 测试模式选择输入。

C™ = I2C/SMBus 输入缓冲器

PIC24FJ64GA104 系列

表 1-2： PIC24FJ64GA104 系列引脚说明（续）

引脚编号

功能

CAP 20 17 7 P —

DD 13, 28 10, 25 28, 40 P —

DDCORE 20 17 7 P —

REF- 3 28 20 I ANA

REF+ 2 27 19 I ANA

SS 8, 27 5, 24 29, 39 P —

图注： TTL = TTL 输入缓冲器 ST = 施密特触发器输入缓冲器

28 引脚 SPDIP/

SOIC

ANA = 模拟电平输入 / 输出 I

28 引脚

QFN

44 引脚

QFN/

TQFP

I/O

输入

缓冲器

外部滤波电容连接（稳压器使能）。外设数字逻辑和 I/O 引脚的正电源。单片机内核逻辑的正电源（稳压器禁止）。

A/D 和比较器参考电压（低电压）输入。 A/D 和比较器参考电压（高电压）输入。逻辑和 I/O 引脚的参考地。

C™ = I2C/SMBus 输入缓冲器

说明

PIC24FJ64GA104 系列

2.0 16 位单片机入门指南

2.1 基本连接要求

在开始使用 PIC24FJ64GA104 系列 16 位单片机进行开发之前，需要注意最低限度的器件引脚连接要求。

必须始终连接以下引脚：

• 所有 V

• 所有 AVDD 和 AVSS 引脚（不论是否使用模拟器件功

•MCLR

• ENVREG/DISVREG 和 V

如果在最终应用中使用了以下引脚，则也必须连接它们：

• PGECx/PGEDx 引脚，用于进行在线串行编程（ICSP™）

•OSCI和 OSCO 引脚（使用外部振荡器源时）

此外，可能还需要连接以下引脚：

•V

图 2-1 中显示了最低限度的连接要求。

DD 和 VSS 引脚（见第 2.2 节“电源引脚”）

能）（见第 2.2 节 “电源引脚”）

引脚（见第 2.3 节“主复位（MCLR）引脚 ”）

CAP/VDDCORE 引脚（仅

限 PIC24FJ 器件）（见第 2.4 节 “稳压器引脚

（ENVREG/DISVREG 和 VCAP/VDDCORE）”）

和调试（见第 2.5 节“ICSP 引脚”）

（见第 2.6 节 “外部振荡器引脚”）

REF+/VREF- 引脚（在实现模拟模块的外部参考电压

时使用）注：不论是否使用任何模拟模块，都必须始终

连接 AVDD 和 AVSS 引脚。

图 2-1：建议的最低限度连接

(2)

MCLR

PIC24FXXXX

(2)

关键（所有值均为建议值）：

C1 至 C6：0.1 μF， 20V 陶瓷电容 C7：10 μF， 16V 钽电容或陶瓷电容 R1：10 kΩ R2：100Ω 至 470Ω 注 1：关于 ENVREG/DISVREG 引脚连接的说明，请

VSS

VDD

AVDD

AVSS

(2)

参见第2.4节“稳压器引脚（ENVREG/DISVREG

CAP/VDDCORE）”。

和 V

2：所给出的示例针对的是具有 5 个 V

DD/AVSS 引脚对的 PIC24F 器件。其他器件

的引脚对可能增多或减少，请相应地调整去耦电容的数量。

VDD

（EN/DIS）VREG

VCAP/VDDCORE

VDD

(2)

VSS

VDD

VSS

(1)

DD/VSS 和

(1)

(2)

PIC24FJ64GA104 系列

2.2 电源引脚

2.2.1 去耦电容

在每对电源引脚（例如， VDD、VSS、 AV DD 和 AV SS）上，需要使用去耦电容。

使用去耦电容时，需要考虑以下标准：

• 电容的类型和电容值：建议使用参数为 0.1 μF

（100 nF）、 10-20V 的电容。电容应为低 ESR 元

件，谐振频率处于 200 MHz 和更高范围。建议使用陶瓷电容。

• 在印制电路板上的布置：去耦电容应尽可能靠近引脚。建议将电容与器件放置在电路板的同一面。如果空间受到限制，可以使用过孔将电容放置在 PCB 的另一层，但请确保从引脚到电容的走线长度不超出 0.25 英寸（6 毫米）。

• 高频噪声处理：如果电路板遇到高频噪声（频率高于数十 MHz），则另外添加一个陶瓷电容，与上述去耦电容并联。第二个电容的电容值可以介于

0.001 μF 至 0.01 μF 之间。请将第二个电容放置在靠近每个主去耦电容的位置。在高速电路设计中，需要考虑让 10 对电容尽可能靠近电源和接地引脚

（例如， 0.1 μF 电容与 0.001 μF 电容并联）。

• 最大程度提高性能：对于从电源电路开始的电路板布线，需要将电源和回路走线先连接到去耦电容，然后再与器件引脚连接。这可以确保去耦电容是电源链中的第一个元件。同等重要的是尽可能减小电容和电源引脚之间的走线长度，从而降低 PCB 走线电感。

2.3 主复位（MCLR）引脚

MCLR 引脚提供两种特定的器件功能：器件复位，以及器件编程和调试。如果最终应用中不需要进行编程和调试，则只需直接连接 V 高应用抵抗由于电压骤降导致误复位的能力，可能会是有好处的。图 2-1 给出了一种典型配置。根据应用的需求，还可以实现其他电路设计。

在编程和调试过程中，必须考虑到引脚上可能会增加的电阻和电容。器件编程器和调试器会驱动 MCLR 因此，特定电平（VIH 和 VIL）和快速信号切换一定不能受到影响。所以，需要根据应用和 PCB 需求来调整 R1 和 C1 的具体值。例如，在编程和调试操作期间，建议通过使用跳线将电容C1与MCLR 对于正常的运行时操作，可以将跳线放回原处。

与 MCLR

引脚关联的所有元件都应放置在引脚 0.25 英寸

（6 毫米）范围内。

图 2-2： MCLR 引脚连接示例

DD 即可。添加其他元件来帮助提

引脚隔离（图2-2）。

MCLR

PIC24FXXXX

引脚。

2.2.2 槽路电容

对于电源走线长度超出 6 英寸的电路板，建议对集成电路（包括单片机）使用槽路电容来提供本地电源。槽路电容的电容值应根据连接电源与器件的走线电阻和应用中的器件的最大电流确定。也就是说，选择的槽路电容需要能够承受器件电压骤降的情况。典型值的范围为

4.7 μF 至 47 μF。

注 1：建议 R1 ≤ 10 kΩ。建议的起始值为 10 kΩ。请确

保满足 MCLR

2： R2 ≤ 470Ω 将限制任何电流从外部电容 C 流入

MCLR Discharge， ESD）或电过载（Electrical Overstress，EOS）导致 MCLR

保满足 MCLR

引脚 VIH 和 VIL 规范。

，以避免由于静电放电（Electrostatic

引脚损坏。请确

引脚 VIH 和 VIL 规范。

PIC24FJ64GA104 系列

2.4 稳压器引脚（ENVREG/DISVREG

CAP/VDDCORE）

和 V

注：本节仅适用于带有片上稳压器的 PIC24FJ

器件。

片上稳压器使能 / 禁止引脚（ENVREG 或 DISVREG，取决于器件系列）必须总是直接与电源连接或直接接地。具体的连接取决于是否使用稳压器：

• 对于 ENVREG，与 V 可以禁止稳压器

• 对于DISVREG，接地可以使能稳压器，与 V 可以禁止稳压器

关于连接和使用片上稳压器的详细信息，请参见第 25.2 节

“片上稳压器”。

使能稳压器时，在 V

（< 5Ω）电容，以稳定稳压器的输出电压。VCAP/VDDCORE

引脚一定不能与 VDD 连接，并且必须使用 10 μF 的电容接地。可以使用陶瓷电容或钽电容。一个合适的示例就是 Murata GRM21BF50J106ZE01 （10 μF， 6.3V），或等效电容。设计人员可以根据图 2-3 来评估候选器件的 ESR 等效值。

该电容的位置应靠近 V 超出 0.25 英寸（6 毫米）。更多信息，请参见第 28.0 节

“电气特性”。

禁止稳压器时， V VDDCORE 的电源连接。关于 VDD 和 VDDCORE 的信息，请参见第 28.0 节 “电气特性”。

图 2-3：所建议VCAP 的频率与 ESR 性能

DD 连接可以使能稳压器，接地

DD连接

CAP/VDDCORE 引脚上需要有低 ESR

CAP/VDDCORE。建议走线长度不要

CAP/VDDCORE 引脚必须与电压为

2.5 ICSP 引脚

PGECx 和 PGEDx 引脚用于进行在线串行编程（ICSP）和调试。建议尽可能减小 ICSP 连接器与器件 ICSP 引脚之间的走线长度。如果 ICSP 连接器会遇到 ESD 事件，则建议添加一个串联电阻，电阻值介于几十欧姆的范围，不要超出 100Ω。

建议不要在 PGECx 和 PGEDx 引脚上连接上拉电阻、串联二极管和电容，因为它们会影响与器件的编程器 / 调试器通信。如果应用需要此类分立元件，则在编程和调试期间应将它们从电路中取出。或者，请参见相应器件闪存编程规范中的交流 / 直流特性与时序要求信息，了解关于容性负载限制、引脚输入高电压（V 入低电压（VIL）要求的信息。

对于器件仿真，请确保烧写到器件中的 “通信通道选择”（即，PGECx/PGEDx 引脚）符合 ICSP 到 MPLAB ICD 2、 MPLAB ICD 3 或 MPLAB REAL ICE™ 仿真器的物理连接。

关于 ICD 2、 ICD 3 和 REAL ICE 仿真器连接要求的更多信息，请参见 Microchip 网站上提供的以下文档。

• 《MPLAB

ICD 2 在线调试器用户指南》

（DS51331C_CN）

•“Using MPLAB® ICD 2”（海报）（DS51265）

“

MPLAB® ICD 2 Design Advisory”（DS51566）

•

“

Using MPLAB® ICD 3”（海报）（DS51765）

•

•“MPLAB® ICD 3 Design Advisory”（DS51764）

• 《MPLAB

REAL ICE™ 在线仿真器用户指南》

（DS51616A_CN）

“

Using MPLAB® REAL ICE™ In-Circuit Emulator

•

（海报）（DS51749）

IH）和输

”

0.1

ESR（Ω）

0.01

0.001

0.01 0.1 1 10 100 1000 10,000

注：所显示的是对应于 Murata GRM21BF50J106ZE01

的数据。在 25°C、 0V 直流偏置条件下测量。

频率（MHz）

PIC24FJ64GA104 系列

2.6 外部振荡器引脚

许多单片机都有至少两个振荡器可供选择：高频主振荡器和低频辅助振荡器（详细信息，请参见第 8.0 节“振荡器配置”）。

振荡器电路与器件应放置在电路板的同一面。请将振荡器电路放置在靠近相应振荡器引脚的位置，电路元件与引脚之间的距离不要超出 0.5 英寸（12 毫米）。负载电容应靠近振荡器自身，位于电路板的同一面。

在振荡器电路周围请设置接地灌铜区，以将它与周围电路隔离。接地灌铜区应与 MCU 地直接连接。不要在接地灌铜区内安排任何信号走线或电源走线。此外，如果使用双面电路板，则对于晶振所在位置，请避免在电路板另一面有任何走线。图2-4给出了一个建议的布线图。

关于振荡器电路的其他信息和设计指南，请参见 Microchip 公司网站（www.microchip.com）上提供的以下应用笔记：

• AN826，“Crystal Oscillator Basics and Crystal

Selection for rfPIC

• AN849，“Basic PICmicro® Oscillator Design

• AN943，“Practical PICmicro® Oscillator Analysis

and Design

• AN949，“Making Your Oscillator Work

图 2-4：振荡器电路的建议布置方式

”

and PICmicro® Devices

”

2.7 ICSP 操作期间的模拟和数字引脚配置

如果选择使用 MPLAB ICD 2、ICD 3 或 REAL ICE 仿真器作为调试器，则它们会自动将 AD1PCFGL 寄存器中的所有位置 1，从而将所有 A/D 输入引脚（ANx）初始化为 “数字”引脚。

禁止用户应用程序固件清零该寄存器中对应于由

MPLAB ICD 2、 ICD 3 或 REAL ICE 仿真器初始化的 A/D 引脚的位；否则，调试器和器件之间将会产生通信

错误。

如果在调试会话期间，应用程序需要使用一些特定 A/D 引脚作为模拟输入引脚，则用户应用程序必须在 ADC 模块初始化期间，清零 AD1PCFGL 寄存器中的相应位。

使用 MPLAB ICD 2、ICD 3 或 REAL ICE 仿真器作为编程器时，用户应用程序固件必须正确地配置 AD1PCFGL 寄存器。该寄存器的自动初始化仅在调试器操作期间执行。未能正确配置寄存器将导致所有 A/D 引脚被识别为模拟输入引脚，从而导致端口值读为逻辑 0，这可能会影响用户应用程序功能。

2.8 未用 I/O

未用I/O引脚应配置为输出，并驱动为逻辑低电平状态。或者，将未用引脚通过一个 1kΩ 至 10 kΩ 的电阻与V 连接，并将输出驱动为逻辑低电平。

主振荡器

保护环

保护走线

辅助振荡器

PIC24FJ64GA104 系列

3.0 CPU

注：本数据手册总结了 PIC24F 系列器件的特

性。但是不应把本手册当作无所不包的参

考手册来使用。更多信息，请参见《PIC24F 系列参考手册》的第 2 章“CPU” （DS39703A_CN）。

PIC24F CPU 采用 16 位（数据）的改进型哈佛架构，具有增强指令集以及带有长度可变操作码字段的 24 位指令字。程序计数器（Program Counter，PC）为 23 位宽，可以寻址最大 4M 指令字的用户程序存储空间。单周期指令预取机制可帮助维持吞吐量，并使指令的执行具有预测性。除了改变程序流的指令、双字传送（MOV.D）指令和表指令以外，所有指令都在单个周期内执行。使用 REPEAT 指令可以支持无开销的程序循环结构，该指令在任何时间都可以被中断。

PIC24F 器件在编程模型中有 16 个 16 位工作寄存器。每个工作寄存器都可以充当数据、地址或地址偏移寄存器。第 16 个工作寄存器（W15）作为软件堆栈指针工作，用于中断和调用。

可以选择将数据存储空间的高 32 KB 映射到由 8 位程序空间可视性页地址（Program Space Visibility Page Address， PSVPAG）寄存器定义的任何 16K 字边界内的程序空间内。程序空间到数据空间的映射功能让任何指令都能像访问数据空间一样访问程序空间。

指令集架构（Instruction Set Architecture， ISA）与 PIC18 相比有了显著的提升，但仍保持了一定程度的向后兼容性。该架构直接支持或通过简单的宏支持所有的 PIC18 指令和寻址模式。对编译器执行效率的需求也促使了对 ISA 的许多改进。

内核支持固有（无操作数）寻址、相对寻址、立即数寻址、存储器直接寻址及其他三组寻址模式。所有模式都支持寄存器直接寻址和各种寄存器间接寻址模式。每组都提供了最多 7 种寻址模式。指令根据其功能要求，与预定义的寻址模式相关联。

对于大多数指令，内核能在每个指令周期内执行一次数据（或程序数据）存储器读操作、一次工作寄存器（数据）读操作、一次数据存储器写操作和一次程序（指令）存储器读操作。因此可以支持三个操作数的指令，使三个操作数的运算（即， A + B = C）能在单个周期内执行。

内核中包括一个高速 17 位 x 17 位乘法器，显著提高了内核的运算能力和吞吐量。乘法器支持有符号、无符号和混合模式的 16 位 x 16 位或 8 位 x 8 位整数乘法。所有的乘法指令都在单个周期内执行。

已对 16 位 ALU 进行了改进使其具备一个支持整数除法的硬件，该硬件支持迭代的不可撤消的除法算法。它与 REPEAT 指令循环机制和迭代除法指令一起工作，支持 32 位（或16 位）除以 16 位有符号和无符号整数的除法运算。所有除法运算都需要 19 个周期来完成，但可以在任何周期边界被中断。

PIC24F 具有向量异常机制，带有最多 8 个不可屏蔽陷阱源和最多 118 个中断源。可以为每个中断源分配 7 个优先级之一。

图 3-1 给出了 CPU 的框图。

3.1 编程模型

图 3-2 给出了 PIC24F 的编程模型。编程模型中的所有寄存器都是存储器映射的，并且可以由指令直接操作。表 3-1 中提供了对每个寄存器的说明。所有与编程模型相关的寄存器都是存储器映射的。

PIC24FJ64GA104 系列

图 3-1： PIC24F CPU 内核框图

PSV 和表

数据访问

控制模块

中断

控制器

PCH

程序计数器

堆栈控制

逻辑

PCL

循环控制

逻辑

数据总线

数据锁存器

数据 RAM

地址锁存器

程序存储器

数据锁存器

地址总线

指令译码

和控制

至各模块的

控制信号

ROM 锁存器

指令寄存器

硬件

乘法器

除法支持

RAGU

WAGU

EA 多路开关

立即数数据

16 x 16

W 寄存器阵列

16 位 ALU

至外设模块

表 3-1： CPU 内核寄存器

寄存器名称说明

W0 到 W15 工作寄存器阵列 PC

SPLIM

TBLPAG

PSVPAG

RCOUNT

CORCON

23 位程序计数器 ALU 状态寄存器

堆栈指针限制值寄存器表存储器页地址寄存器程序空间可视性页地址寄存器

Repeat 循环计数器寄存器 CPU 控制寄存器

图 3-2：编程模型

除法器工作寄存器

乘法器寄存器

W0（WREG）

W10

W11

W12

W13

W14

W15

帧指针

堆栈指针

PIC24FJ64GA104 系列

015

工作 / 地址寄存器

堆栈指针限制值寄存器

程序计数器

表存储器页地址寄存器

程序空间可视性页地址寄存器

Repeat 循环计数器寄存器

ALU 状态寄存器（SR）

CPU 控制寄存器（CORCON）

SPLIM

RCOUNT

SRH

———————

———————— ——— —

IPL

210

TBLPAG

PSVPAG

SRL

NOVZ C

IPL3 PSV

——

PUSH.S 和 POP.S 指令要用到的影子寄存器或位。

PIC24FJ64GA104 系列

3.2 CPU 控制寄存器

寄存器 3-1： SR：ALU 状态寄存器

U-0 U-0 U-0 U-0 U-0 U-0 U-0 R/W-0

— — — — — — —DC

bit 15 bit 8

(1)

R/W-0

(2)

IPL2

bit 7 bit 0

图注：

R = 可读位 W = 可写位 U = 未实现位，读为 0

-n = POR 时的值 1 = 置 10 = 清零 x = 未知

bit 15-9

bit 8

bit 7-5

bit 4

bit 3

bit 2

bit 1

bit 0

未实现：读为 0 DC： ALU 半进位 / 借位标志位

1 = 结果的第 4 个低位（对于字节大小的数据）或第 8 个低位（对于字大小的数据）发生了进位 0 = 结果的第 4 个或第 8 个低位未发生进位

IPL<2:0>：CPU 中断优先级状态位

111 = CPU 中断优先级为 7 （15）；禁止用户中断 110 = CPU 中断优先级为 6 （14） 101 = CPU 中断优先级为 5 （13） 100 = CPU 中断优先级为 4 （12） 011 = CPU 中断优先级为 3 （11） 010 = CPU 中断优先级为 2 （10） 001 = CPU 中断优先级为 1 （9） 000 = CPU 中断优先级为 0 （8）

RA： REPEAT 循环活动位 1 = 正在进行 REPEAT 循环

0 = 不在进行 REPEAT 循环

N：ALU 负标志位

1 = 结果为负 0 = 结果为非负（零或正值）

OV： ALU 溢出标志位

1 = 有符号（二进制补码）算术运算中发生溢出（本次运算） 0 = 未发生溢出

Z： ALU 全零标志位

1 = 0 = 影响 Z 位的最近一次运算已将该位清零（即运算结果非零）

C：ALU 进位 / 借位标志位

1 = 结果的最高有效位发生了进位 0 = 结果的最高有效位未发生进位

(1)

R/W-0

(2)

IPL1

影响 Z 位的任何运算在过去某时已将该位置 1

R/W-0

IPL0

(2)

(1)

R-0 R/W-0 R/W-0 R/W-0 R/W-0

RA N OV Z C

(1,2)

注 1：当 NSTDIS （INTCON1<15>） = 1 时， IPL 状态位是只读位。

2： IPL 状态位与 IPL3 位（CORCON<3>）组合形成 CPU 中断优先级（Interrupt Priority Level， IPL）。

当 IPL3 = 1 时，括号中的值表示 IPL。

PIC24FJ64GA104 系列

寄存器 3-2： CORCON：CPU 控制寄存器

U-0 U-0 U-0 U-0 U-0 U-0 U-0 U-0

— — — — — — — —

bit 15 bit 8

U-0 U-0 U-0 U-0 R/C-0 R/W-0 U-0 U-0

— — — —IPL3

bit 7 bit 0

(1)

PSV — —

图注：

R = 可读位 W = 可写位 U = 未实现位，读为 0

-n = POR 时的值 1 = 置 10 = 清零 x = 未知

bit 15-4

bit 3

bit 2

bit 1-0

注 1：当 IPL3 = 1 时，禁止用户中断。

未实现：读为 0 IPL3：CPU 中断优先级状态位

1 = CPU 中断优先级大于 7 0 = CPU 中断优先级等于或小于 7

PSV：数据空间中程序空间可视性使能位

1 = 程序空间在数据空间中可视 0 = 程序空间在数据空间中不可视

未实现：读为 0

3.3 算术逻辑单元（ALU）

PIC24F ALU 为 16 位宽，并能进行加法、减法、移位和逻辑运算。除非另外声明，算术运算一般采用二进制补码方式进行。根据不同的运算，ALU 可能会影响 SR 寄存器中的进位标志位（C）、全零标志位（Z）、负标志位（N）、溢出标志位（OV）和半进位标志位（DC）的值。在减法运算中，C 和 DC 状态位分别作为借位和半借位

根据所使用的指令模式，ALU 可执行 8 位或 16 位运算。根据指令的寻址模式， ALU 运算的数据可以来自 W 寄存器阵列或数据存储器。同样，ALU 的输出数据可被写入 W 寄存器阵列或数据存储单元。

位。

C = 可清零位

(1)

位

PIC24F CPU 融入了对乘法和除法的硬件支持。它带有专用的硬件乘法器以及支持 16 位除数除法的硬件。

3.3.1 乘法器

ALU 包含一个高速 17 位 x 17 位乘法器。它支持以下几

种无符号、有符号或混合符号乘法运算模式：

1. 16 位 x 16 位有符号

2. 16 位 x 16 位无符号

3. 16 位有符号 x 5 位（立即数）无符号

4. 16 位无符号 x 16 位无符号

5. 16 位无符号 x 5 位（立即数）无符号

6. 16 位无符号 x 16 位有符号

7. 8 位无符号 x 8 位无符号

PIC24FJ64GA104 系列

3.3.2 除法器

除法模块支持具有以下数据长度的有符号和无符号整数除法运算：

1. 32 位有符号 /16 位有符号除法

2. 32 位无符号 /16 位无符号除法

3. 16 位有符号 /16 位有符号除法

4. 16 位无符号 /16 位无符号除法

所有除法指令的商都被放在 W0 中，余数放在 W1 中。 16 位有符号和无符号 DIV 指令可为 16 位除数指定任一 W 寄存器（Wn），为 32 位被除数指定任意两个连续的 W 寄存器（W(m + 1):Wm）。除法运算中处理除数的每

一位需要一个周期，因此 32 位 /16 位和 16 位 /16 位指令的执行周期数相同。

表 3-2：使用单位和多位移位操作的指令

指令说明

ASR

LSR

将源寄存器算术右移一位或多位。将源寄存器左移一位或多位。将源寄存器逻辑右移一位或多位。

3.3.3 多位移位支持

PIC24F ALU 支持单位和单周期、多位算术和逻辑移

位。多位移位使用移位寄存器模块实现，能够在单个周期内执行最多 15 位的算术右移或最多 15 位的算术左移。所有的多位移位指令都只支持操作数源寄存器和结果目标寄存器的寄存器直接寻址模式。

下面的表 3-2 中提供了使用移位操作的指令的完整汇总。

PIC24FJ64GA104 系列

4.0 存储器构成

数器（PC）、表操作或数据空间重映射得到的 24 位值寻址这一空间，如第 4.3 节 “程序存储空间与数据存储

作为哈佛架构器件， PIC24F 单片机具有独立的程序和数据存储空间以及总线。这一架构同时还允许在代码执行过程中从数据空间直接访问程序存储器。

4.1 程序地址空间

PIC24FJ64GA104 系列器件的程序地址存储空间可存

空间的接口”中所述。

用户只能访问程序存储空间的低半地址部分（地址范围为 000000h 至 7FFFFFh）。使用 TBLRD/TBLWT 指令时，情况有所不同，这两条指令使用 TBLPAG<7> 以允许访问配置存储空间中的配置位和器件 ID。

图4-1 给出了 PIC24FJ64GA104 系列器件的存储器映射。

储 4M 个指令字。可通过由程序执行过程中 23 位程序计

图 4-1： PIC24FJ64GA104 系列器件的程序存储空间映射

PIC24FJ32GA10X

GOTO 指令

复位地址

中断向量表

保留

备用向量表

用户闪存

程序存储器

（11K 指令字）

闪存配置字

PIC24FJ64GA10X

（22K 指令字）

GOTO 指令

复位地址

中断向量表

保留

备用向量表

用户闪存

程序存储器

000000h 000002h 000004h

0000FEh 000100h 000104h

0001FEh 000200h

0057FEh 005800h

用户存储空间

配置存储空间

未实现读为 0

保留

器件配置寄存器

保留

DEVID (2)

闪存配置字

未实现读为 0

保留

器件配置寄存器

保留

DEVID (2)

00ABFEh 00AC00h

7FFFFFh 800000h

F7FFFEh F80000h

F8000Eh F80010h

FEFFFEh FF0000h

FFFFFFh

注：存储区未按比例显示。

PIC24FJ64GA104 系列

4.1.1 程序存储器构成

程序存储空间由可字寻址的块构成。虽然它被视为 24 位宽，但将程序存储器的每个地址视作一个低位字和一个高位字的组合更加合理，其中高位字的高字节部分未实现。低位字的地址始终为偶数，而高位字的地址为奇数

（图 4-2）。

程序存储器地址始终在低位字处按字对齐，并且在代码执行过程中地址将递增或递减 2。这种寻址模式与数据存储空间寻址兼容，且为访问程序存储空间中的数据提供了可能。

4.1.2 存储器硬编码向量

所有 PIC24F 器件中从 00000h 到 000200h 之间的地址空间都是保留的，用来存储硬编码的程序执行向量。提供了一个硬件复位向量将代码执行从器件复位时 PC 的默认值重新定位到代码实际起始处。用户可在地址 000000h 处编写一条 GOTO 指令以将代码的实际起始地址设置为 000002h。

PIC24F 器件也具有两个中断向量表，地址分别为从 000004h 到 0000FFh 和 000100h 到 0001FFh。这两个向量表允许使用不同的中断服务程序（Interrupt Service Routine， ISR）处理每个器件中断源。关于中断向量表

更详细的讨论，请参见第 7.1 节 “中断向量表”。

图 4-2：程序存储器构成

4.1.3 闪存配置字

在 PIC24FJ64GA104 系列器件中，保留片上程序存储器的开始 4 个字用于配置信息。器件复位时，该配置信息被复制到相应的配置寄存器中。PIC24FJ64GA104 系列中器件的闪存配置字的地址如表 4-1 所示。图 4-1 给出了闪存配置字以及其他存储器向量在存储器映射中的位置。

程序存储器中的配置字为紧凑的格式。实际配置位被映射到配置存储空间的几个不同的寄存器中。它们在闪存配置字中的顺序并不反映它们在配置空间中的相应顺序。第 25.1 节“配置位”中提供了关于器件配置字的更多详细信息。

表 4-1： PIC24FJ64GA104 系列器件的闪

存配置字

器件

PIC24FJ32GB0 11,008

PIC24FJ64GB0 22,016

程序存储器

（字）

配置字地址

0057F8h: 0057FEh

00ABF8h:

00ABFEh

MSW

地址（LSW 地址）

000001h 000003h

000005h 000007h

00000000

00000000 00000000

00000000

程序存储器

“虚拟”字节

（读为 0）

最高有效字

指令宽度

最低有效字

PC 地址

0816

000000h 000002h

000004h 000006h

+ 270 hidden pages

MICROCHIP PIC24FJ64GA104 Technical data

功耗管理模式：

模拟特性：

单片机特性：

外设特性：

最新数据手册

客户通知系统

1.0 器件概述

1.1 内核特性

1.1.1 16 位架构

1.1.2 节能技术

1.1.3 振荡器选项和特性

1.1.4 易于移植

1.2 其他特性

1.3 系列中各器件的详细说明

表 1-1： PIC24FJ64GA104 系列的器件特性

图 1-1： PIC24FJ64GA104 系列一般框图

表 1-2： PIC24FJ64GA104 系列引脚说明

2.0 16 位单片机入门指南

2.1 基本连接要求

图 2-1： 建议的最低限度连接

2.2 电源引脚

2.2.1 去耦电容

2.3 主复位 （MCLR）引脚

图 2-2： MCLR 引脚连接示例

2.2.2 槽路电容

图 2-3：所建议VCAP 的频率与 ESR 性能

2.5 ICSP 引脚

2.6 外部振荡器引脚

图 2-4： 振荡器电路的建议布置方式

2.7 ICSP 操作期间的模拟和数字引脚配置

2.8 未用 I/O

3.0 CPU

3.1 编程模型

图 3-1： PIC24F CPU 内核框图

表 3-1： CPU 内核寄存器

图 3-2： 编程模型

3.2 CPU 控制寄存器

寄存器 3-1： SR：ALU 状态寄存器

寄存器 3-2： CORCON：CPU 控制寄存器

3.3 算术逻辑单元 （ALU）

3.3.1 乘法器

3.3.2 除法器

表 3-2： 使用单位和多位移位操作的指令

3.3.3 多位移位支持

4.0 存储器构成

4.1 程序地址空间

图 4-1： PIC24FJ64GA104 系列器件的程序存储空间映射

4.1.1 程序存储器构成

4.1.2 存储器硬编码向量

图 4-2： 程序存储器构成

4.1.3 闪存配置字

图 2-1：建议的最低限度连接

2.3 主复位（MCLR）引脚

图 2-4：振荡器电路的建议布置方式

图 3-2：编程模型

3.3 算术逻辑单元（ALU）

表 3-2：使用单位和多位移位操作的指令

图 4-2：程序存储器构成