MICROCHIP PIC18F97J60 Technical data
PIC18F97J60 系列
数据手册
带有以太网模块的
64/80/100 引脚高性能
1 Mb 闪存单片机
2006 Microchip Technology Inc. 超前信息 DS39762A_CN
请注意以下有关 Microchip 器件代码保护功能的要点：
•Microchip的产品均达到 Microchip 数据手册中所述的技术指标。
•Microchip确信：在正常使用的情况下， Microchip 系列产品是当今市场上同类产品中最安全的产品之一。
• 目前，仍存在着恶意、甚至是非法破坏代码保护功能的行为。就我们所知，所有这些行为都不是以 Microchip 数据手册中规定的
操作规范来使用 Microchip 产品的。这样做的人极可能侵犯了知识产权。
•Microchip愿与那些注重代码完整性的客户合作。
•Microchip或任何其他半导体厂商均无法保证其代码的安全性。代码保护并不意味着我们保证产品是 “牢不可破”的。
代码保护功能处于持续发展中。 Microchip 承诺将不断改进产品的代码保护功能。任何试图破坏 Microchip 代码保护功能的行为均可视
为违反了 《数字器件千年版权法案 （Digital Millennium Copyright Act）》。如果这种行为导致他人在未经授权的情况下，能访问您的
软件或其他受版权保护的成果，您有权依据该法案提起诉讼，从而制止这种行为。
提供本文档的中文版本仅为了便于理解。请勿忽视文档中包含
的英文部分，因为其中提供了有关 Microchip 产品性能和使用
情况的有用信息。Microchip Technology Inc. 及其分公司和相
关公司、各级主管与员工及事务代理机构对译文中可能存在的
任何差错不承担任何责任。建议参考 Microchip Technology
Inc. 的英文原版文档。
本出版物中所述的器件应用信息及其他类似内容仅为您提供便
利，它们可能由更新之信息所替代。确保应用符合技术规范，
是您自身应负的责任。Microchip 对这些信息不作任何明示或
暗示、书面或口头、法定或其他形式的声明或担保，包括但不
限于针对其使用情况、质量、性能、适销性或特定用途的适用
性的声明或担保。 Microchip 对因这些信息及使用这些信息而
引起的后果不承担任何责任。如果将 Microchip 器件用于生命
维持和 / 或生命安全应用，一切风险由买方自负。买方同意在
由此引发任何一切伤害、索赔、诉讼或费用时，会维护和保障
Microchip 免于承担法律责任，并加以赔偿。在 Microchip 知识
产权保护下，不得暗中或以其他方式转让任何许可证。
商标
Microchip 的名称和徽标组合、 Microchip 徽标、 Accuron、
dsPIC、 K
EELOQ、 microID、 MPLAB、 PIC、 PICmicro、
PICSTART、 PRO MATE、 PowerSmart、 rfPIC 和
SmartShunt 均为 Microchip Technology Inc. 在美国和其他国
家或地区的注册商标。
AmpLab、 FilterLab、 Migratable Memory、 MXDEV、
MXLAB、SEEVAL、SmartSensor 和 The Embedded Control
Solutions Company 均为 Microchip Technology Inc. 在美国的
注册商标。
Analog-for-the-Digital Age、 Application Maestro、
CodeGuard、 dsPICDEM、 dsPICDEM.net、 dsPICworks、
ECAN、 ECONOMONITOR、 FanSense、 FlexROM、
fuzzyLAB、In-Circuit Serial Programming、ICSP、ICEPIC、
Linear Active Thermistor、 Mindi、 MiWi、 MPASM、
MPLIB、 MPLINK、 PICkit、 PICDEM、 PICDEM.net、
PICLAB、 PICtail、 PowerCal、 PowerInfo、 PowerMate、
PowerTool、REAL ICE、 rfLAB、 rfPICDEM、Select Mode、
Smart Serial、 SmartTel、 Total Endurance、 UNI/O、
WiperLock和ZENA均为Microchip Technology Inc.在美国和其
他国家或地区的商标。
SQTP 是 Microchip Technology Inc. 在美国的服务标记。
在此提及的所有其他商标均为各持有公司所有。
© 2006, Microchip Technology Inc. 版权所有。
Microchip
Gresham
晶圆生产厂均通过了
机、
器和模拟产品方面的质量体系流程均符合
Microchip
9001:2000
位于美国亚利桑那州
及位于加利福尼亚州
KEELOQ
在开发系统的设计和生产方面的质量体系也已通过了
ISO/TS-16949:2002
®
跳码器件、串行
认证。
Chandler和Te mp e
Mountain View
EEPROM
的全球总部、设计中心和
认证。公司在
、单片机外设、非易失性存储
ISO/TS-16949:2002
、位于俄勒冈州
®
PIC
8
位单片
。此外，
ISO
DS39762A_CN 第 ii 页 超前信息 2006 Microchip Technology Inc.
PIC18F97J60 系列
带有以太网模块的 64/80/100 引脚
高性能 1 Mb 闪存单片机
以太网特性：
• IEEE 802.3 兼容的以太网控制器
• 集成 MAC 和 10Base-T PHY
• 8 KB 发送 / 接收数据包缓冲区 SRAM
• 支持一个带自动极性检测和校正的 10Base-T 端口
• 在发生冲突时可编程自动重发
• 可编程填充和 CRC 生成
• 可编程自动拒绝错误数据包
• 可驱动 2 个 LED 指示器的活动输出信号
• 缓冲器：
- 可配置发送 / 接收缓冲区大小
- 硬件管理的循环接收 FIFO
- 字节宽度的随机访问和顺序访问
- 用于快速数据传送的内部 DMA
- 支持各种协议的硬件校验和计算
• MAC：
- 支持单播、组播和广播数据包
- 多达 64 字节的可编程模式匹配 （偏移量可由用
户定义）
- 多个数据包格式的可编程唤醒
• PHY：
- 整形输出滤波器
- 环回模式
灵活的振荡器结构：
• 可选择的系统时钟，来自单个 25 MHz 外部时钟源：
-2.78到 41.67 MHz
• 内部 31 kHz 振荡器
• 辅助振荡器使用 Timer1 （工作频率为 32 kHz）
• 故障保护时钟监视器：
- 当振荡器停止工作时可使器件安全断电
• 双速振荡器启动
外部存储器总线 （仅限 100 引脚器件）：
• 地址容量最高可达 2 MB
• 8 位或 16 位接口
• 12 位、 16 位和 20 位寻址模式
外设特点：
• 高灌 / 拉电流 ：在 PORTB 和 PORTC 上为 25 mA/25 mA
• 5 个定时器模块 （Timer0 到 Timer4）
• 4 个外部中断引脚
• 2 个捕捉 / 比较 /PWM （CCP）模块
• 3 个增强型捕捉 / 比较 /PWM （ECCP）模块：
-1、 2 或 4 路 PWM 输出
- 可选择极性
- 可编程死区延时
- 自动关闭和自动重启
• 多达 2个主控同步串行口（Master Synchronous Serial
Port， MSSP）模块，支持 SPI （所有 4 种模式）和
2
I
C™ 主 / 从模式
• 多达 2 个增强型 USART 模块：
- 支持 RS-485、 RS-232 和 LIN 1.2
- 启动位自动唤醒
- 自动波特率检测
• 多达 16 路通道的 10 位模数转换器模块 （A/D）：
- 自动采样功能
- 可在休眠模式下进行转换
• 输入复用的双模拟比较器
• 并行从动端口 （Parallel Slave Port， PSP）模块
（仅限 100 引脚器件）
单片机特性：
• 最大容许输入电压为 5.5V （仅限数字引脚）
• 低功耗、高速 CMOS 闪存技术：
- 可在软件控制下自行重新编程
• 为重入代码优化的 C 编译器架构
• 功耗管理特性：
- 运行：CPU 工作，外设打开
- 空闲：CPU 不工作，外设打开
- 休眠：CPU 不工作，外设关闭
• 中断优先级
• 8 x 8 单周期硬件乘法器
• 扩展型看门狗定时器 （Watchdog Timer， WDT）：
- 可编程周期从 4ms到 134s
• 通过两个引脚进行单电源 3.3V 在线串行编程 （In-
Circuit Serial Programming™， ICSP™)
• 通过两个引脚进行带有 3 个断点的在线调试 （In-
Circuit Debug， ICD）
• 工作电压范围为 2.35V 到 3.6V（使用以太网模块时为
3.14V 到 3.45V）
• 片上 2.5V 稳压器
2006 Microchip Technology Inc. 超前信息 DS39762A_CN 第 1 页
PIC18F97J60 系列
器件
闪存程序
存储器
（字节）
SRAM
数据
存储器
（字节）
以太网
TX/RX
缓冲区
（字节）
I/O
10 位
A/D
（通道）
CCP/
ECCP
PIC18F66J60 64K 3808 8192 39 11 2/3 1
PIC18F66J65 96K 3808 8192 39 11 2/3 1
PIC18F67J60 128K 3808 8192 39 11 2/3 1
PIC18F86J60 64K 3808 8192 55 15 2/3 1
PIC18F86J65 96K 3808 8192 55 15 2/3 1
PIC18F87J60 128K 3808 8192 55 15 2/3 1
PIC18F96J60 64K 3808 8192 70 16 2/3 2
PIC18F96J65 96K 3808 8192 70 16 2/3 2
PIC18F97J60 128K 3808 8192 70 16 2/3 2
引脚示意图
64 引脚 TQFP
SSPLL
RE2/P2B
RE3/P3C
RE4/P3B
RE5/P1C
RD0/P1B
VDD
RD1/ECCP3/P3A
RD2/CCP4/P3D
V
VDDPLL
VSS
MSSP
SPI
有有
有有
有有
有有
有有
有有
有有
有有
有有
SSTX
RBIAS
V
TPOUT+
TPOUT-
主控
2
C™
I
DDTX
V
8/16 位
定时器
比较器
EUSART
12 2/3
12 2/3
12 2/3
22 2/3
22 2/3
22 2/3
22 2/3
22 2/3
22 2/3
PSP
外部
无无
无无
无无
无无
无无
无无
有有
有有
有有
存储器总线
RE1/P2C
RE0/P2D
RB0/INT0/FLT0
RB1/INT1
RB2/INT2
RB3/INT3
RG4/CCP5/P1D
RF5/AN10/CV
RF2/AN7/C1OUT
MCLR
VSS
VDDCORE/VCAP
RF7/SS1
RF6/AN11
REF
RF4/AN9
RF3/AN8
64
63 62 61
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17 18 19 20 21 22 23 24 25 26
ENVREG
RF1/AN6/C2OUT
DD
AV
AVSS
PIC18F66J60
PIC18F66J65
PIC18F67J60
REF-
RA2/AN2/V
RA1/LEDB/AN1
RA3/AN3/VREF+
RA0/LEDA/AN0
54 53 52 5158 57 56 5560 59
27 28
SS
V
VDD
RA5/AN4
50 49
31
29 30 32
RA4/T0CKI
RC0/T1OSO/T13CKI
RC1/T1OSI/ECCP2/P2A
V
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
RC6/TX1/CK1
RC7/RX1/DT1
DDRX
TPIN+
TPIN-
VSSRX
RB4/KBI0
RB5/KBI1
RB6/KBI2/PGC
SS
V
OSC2/CLKO
OSC1/CLKI
VDD
RB7/KBI3/PGD
RC5/SDO1
RC4/SDI1/SDA1
RC3/SCK1/SCL1
RC2/ECCP1/P1A
DS39762A_CN 第 2 页 超前信息 2006 Microchip Technology Inc.
引脚示意图 （续）
80 引脚 TQFP
PIC18F97J60 系列
(1)
/P2A
(2)
(2)
(1)
(2)
(2)
RH2
RH3
RE1/P2C
RE0/P2D
RB0/INT0/FLT0
RB1/INT1
RB2/INT2
RB3/INT3
MCLR
RG4/CCP5/P1D
VSS
VDDCORE/VCAP
RF7/SS1
RF6/AN11
RF5/AN10/CV
REF
RF4/AN9
RF3/AN8
RF2/AN7/C1OUT
RH7/AN15/P1B
RH6/AN14/P1C
RH1
RH0
RE2/P2B
RE3/P3C
RE4/P3B
RE5/P1C
RE6/P1B
RE7/ECCP2
RD0
VDDVSS
RD1
RD2
VSSPLL
68 67 66 6572 71 70 6974 7378 77 76 757980
VDDPLL
RBIAS
SSTX
V
64 63 62 61
1
2
3
4
5
6
7
8
9
10
11
12
PIC18F86J60
PIC18F86J65
PIC18F87J60
13
14
15
16
17
(2)
(2)
18
19
20
21 22 23 24 25 26 27 28 29 30 31 32
33 34
37
35 36 38
TPOUT+
DDTX
TPOUT-
V
60
59
58
57
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
VDDRX
TPIN+
TPIN-
SSRX
V
RG0/ECCP3/P3A
RG1/TX2/CK2
RB4/KBI0
RB5/KBI1
RB6/KBI2/PGC
SS
V
OSC2/CLKO
OSC1/CLKI
DD
V
RB7/KBI3/PGD
RC5/SDO1
RC4/SDI1/SDA1
RC3/SCK1/SCL1
RC2/ECCP1/P1A
RG2/RX2/DT2
RG3/CCP4/P3D
(2)
(2)
RF1/AN6/C2OUT
RH5/AN13/P3B
RH4/AN12/P3C
DD
AV
ENVREG
SS
RA1/LEDB/AN1
V
RA0/LEDA/AN0
REF-
AVSS
RA2/AN2/V
RA3/AN3/VREF+
VDD
RA5/AN4
RA4/T0CKI
(1)
/P2A
(1)
RC6/TX1/CK1
RJ5
RJ4
RC7/RX1/DT1
RC0/T1OSO/T13CKI
RC1/T1OSI/ECCP2
引脚排列为最早的版本，可能会有变化。
注 1： ECCP2/P2A 引脚位置取决于 CCP2MX 配置位设置。
2： P1B、 P1C、 P3B 和 P3C 引脚位置取决于 ECCPMX 配置位设置。
2006 Microchip Technology Inc. 超前信息 DS39762A_CN 第 3 页
PIC18F97J60 系列
引脚示意图 （续）
100 引脚 TQFP
(2)
(2)
RE2/AD10/CS/P2B
RE4/AD12/P3B
RH0/A16
RE3/AD11/P3C
969897
99
2829303132333435363738
RE1/AD9/WR/P2C
RE0/AD8/RD
RB0/INT0/FLT0
RB3/INT3/ECCP2
RG4/CCP5/P1D
Vddcore/Vcap
RF5/AN10/CVREF
RF2/AN7/C1OUT
RH7/AN15/P1B
RH6/AN14/P1C
RH2/A18
RH3/A19
/P2D
RB1/INT1
RB2/INT2
(1)
/P2A
NC
RG6
RG5
RF0/AN5
MCLR
Vss
V
DD
RF7/SS1
RF6/AN11
RF4/AN9
RF3/AN8
RH1/A17
100
1
2
3
4
5
6
7
(1)
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
(2)
24
(2)
25
26
27
(2)
RE5/AD13/P1C
95
(1)
/P2A
(1)
(2)
RE6/AD14/P1B
RE7/AD15/ECCP2
RD0/AD0/PSP0
RD1/AD1/PSP1
RD2/AD2/PSP2
RD3/AD3/PSP3
RD4/AD4/PSP4/SDO2
RD5/AD5/PSP5/SDI2/SDA2
VDDVSS
RD6/AD6/PSP6/SCK2/SCL2
RD7/AD7/PSP7/SS2
9294939190898887868584838281807978
PIC18F96J60
PIC18F96J65
PIC18F97J60
43
42
41
40
39
VSSPLL
44
VDDPLL
SSTX
RBIAS
V
TPOUT+
45
4647484950
DDTX
TPOUT-
V
76
77
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
VDDRX
TPIN+
TPINV
SSRX
RG0/ECCP3/P3A
RG1/TX2/CK2
RB4/KBI0
RB5/KBI1
RB6/KBI2/PGC
RJ2/WRL
V
SS
OSC2/CLKO
OSC1/CLKI
V
DD
RJ3/WRH
VSS
VDD
RJ6/LB
RB7/KBI3/PGD
RC5/SDO1
RC4/SDI1/SDA1
RC3/SCK1/SCL1
RC2/ECCP1/P1A
RG2/RX2/DT2
RG3/CCP4/P3D
(2)
(2)
DD
AV
REF-
AVSS
ENVREG
RA2/AN2/V
RF1/AN6/C2OUT
RH5/AN13/P3B
RH4/AN12/P3C
RA3/AN3/VREF+
RA1/LEDB/AN1
RA0/LEDA/AN0
SS
V
VDD
RG7
RJ7/UB
SS
V
(1)
/P2A
(1)
RA5/AN4
RA4/T0CKI
RJ5/CE
RJ1/OE
RJ4/BA0
RJ0/ALE
RC6/TX1/CK1
RC7/RX1/DT1
RC0/T1OSO/T13CKI
RC1/T1OSI/ECCP2
引脚排列为最早的版本，可能会有变化。
注 1： ECCP2/P2A 引脚位置取决于 CCP2MX 配置位和处理器模式设置。
2： P1B、 P1C、 P3B 和 P3C 引脚位置取决于 ECCPMX 配置位设置。
DS39762A_CN 第 4 页 超前信息 2006 Microchip Technology Inc.
PIC18F97J60 系列
目录
1.0 器件概述....................................................................................................................................................................................... 7
2.0 振荡器配置 ................................................................................................................................................................................. 39
3.0 功耗管理模式.............................................................................................................................................................................. 45
4.0 复位 ............................................................................................................................................................................................ 53
5.0 存储器构成 ................................................................................................................................................................................. 67
6.0 闪存程序存储器 .......................................................................................................................................................................... 95
7.0 外部存储器总线 ........................................................................................................................................................................ 105
8.0 8 x 8 硬件乘法器....................................................................................................................................................................... 117
9.0 中断 .......................................................................................................................................................................................... 119
10.0 I/O 端口 .................................................................................................................................................................................... 135
11.0 Timer0 模块.............................................................................................................................................................................. 163
12.0 Timer1 模块.............................................................................................................................................................................. 167
13.0 Timer2 模块.............................................................................................................................................................................. 173
14.0 Timer3 模块.............................................................................................................................................................................. 175
15.0 Timer4 模块.............................................................................................................................................................................. 179
16.0 捕捉 / 比较 /PWM （CCP）模块............................................................................................................................................... 181
17.0 增强型捕捉 / 比较 /PWM （ECCP）模块 ................................................................................................................................. 189
18.0 以太网模块 ............................................................................................................................................................................... 205
19.0 主控同步串行口 （MSSP）模块............................................................................................................................................... 255
20.0 增强型通用同步 / 异步收发器 （EUSART）.............................................................................................................................. 301
21.0 10 位模数转换器 （A/D）模块.................................................................................................................................................. 325
22.0 比较器模块 ............................................................................................................................................................................... 335
23.0 比较器参考电压模块 ................................................................................................................................................................. 341
24.0 CPU 的特殊功能....................................................................................................................................................................... 345
25.0 指令集汇总 ............................................................................................................................................................................... 359
26.0 开发支持................................................................................................................................................................................... 409
27.0 电气特性................................................................................................................................................................................... 413
28.0 直流和交流特性图表 ................................................................................................................................................................. 449
29.0 封装信息................................................................................................................................................................................... 451
附录 A：版本历史............................................................................................................................................................................ 455
附录 B：器件差异............................................................................................................................................................................ 455
索引.................................................................................................................................................................................................... 457
Microchip 网站.................................................................................................................................................................................... 469
变更通知客户服务 .............................................................................................................................................................................. 469
客户支持............................................................................................................................................................................................. 469
读者反馈表 ......................................................................................................................................................................................... 470
产品标识体系 ..................................................................................................................................................................................... 471
2006 Microchip Technology Inc. 超前信息 DS39762A_CN 第 5 页
PIC18F97J60 系列
致客户
我们旨在提供最佳文档供客户正确使用 Microchip 产品。为此，我们将不断改进出版物的内容和质量，使之更好地满足您的要求。
出版物的质量将随新文档及更新版本的推出而得到提升。
如果您对本出版物有任何问题和建议，请通过电子邮件联系我公司 TRC 经理，电子邮件地址为 CTRC@microchip.com，或将本
数据手册后附的 《读者反馈表》传真到 86-21-5407 5066。我们期待您的反馈。
最新数据手册
欲获得本数据手册的最新版本，请查询我公司的网站：
http://www.microchip.com
查看数据手册中任意一页下边角处的文献编号即可确定其版本。文献编号中数字串后的字母是版本号，例如：DS30000A是DS30000
的 A 版本。
勘误表
现有器件可能带有一份勘误表，描述了实际运行与数据手册中记载内容之间存在的细微差异以及建议的变通方法。一旦我们了解到
器件 / 文档存在某些差异时，就会发布勘误表。勘误表上将注明其所适用的硅片版本和文件版本。
欲了解某一器件是否存在勘误表，请通过以下方式之一查询：
•Microchip网站 http://www.microchip.com
• 当地 Microchip 销售办事处 （见最后一页）
在联络销售办事处时，请说明您所使用的器件型号、硅片版本和数据手册版本 （包括文献编号）。
客户通知系统
欲及时获知 Microchip 产品的最新信息，请到我公司网站 www.microchip.com 上注册。
DS39762A_CN 第 6 页 超前信息 2006 Microchip Technology Inc.
PIC18F97J60 系列
1.0 器件概述
本文档涉及以下器件的具体信息：
• PIC18F66J60 • PIC18F87J60
• PIC18F66J65 • PIC18F96J60
• PIC18F67J60 • PIC18F96J65
• PIC18F86J60 • PIC18F97J60
• PIC18F86J65
PIC18F97J60 是新面世的低压产品系列，继承了 PIC18
单片机的传统优点（即出色的计算性能、丰富的功能集
以及极具竞争力的价格）。这些特点使得 PIC18F97J60
系列成为许多高性能，尤其是那些成本作为首要考虑因
素的应用的理想选择。
1.1 内核特性
1.1.1 纳瓦技术
PIC18F97J60 系列的所有器件具有一系列能在工作时显
著降低功耗的功能。主要包含以下几项：
• 备用运行模式 ：通过将 Timer1 或内部 RC 振荡器作
为单片机时钟源，可使代码执行时的功耗降低大约
90%。
• 多种空闲模式：单片机还可工作在其 CPU 内核禁
止而外设仍然工作的情况下。处于这些状态时，功
耗能降得更低，只有正常工作时的 4%。
• 动态模式切换：在器件工作期间可由用户代码调用
功耗管理模式，允许用户将节能的理念融入到他们
的应用软件设计中。
1.1.2 振荡器选项和特性
PIC18F97J60 系列的所有器件可提供 5个不同的振荡器
选项，使用户在开发应用硬件时有很大的选择范围。这
些选择包括：
•2种晶振模式，使用晶振或陶瓷谐振器。
•2种外部时钟模式，提供 4 分频时钟输出选项。
•1个锁相环 （Phase Lock Loop， PLL）倍频器，
可在外部振荡器模式下使用，可使时钟速度最高达
到 41.67 MHz。
• 具有固定的 31 kHz 输出的 RC 振荡器，为对时序不
敏感的应用提供一个极低功耗的选择。
内部振荡器模块还提供了一个稳定的参考源，增加了以
下功能以使器件更安全地工作：
• 故障保护时钟监视器：该部件持续监视主时钟源，
将其与内部振荡器提供的参考信号作比较。如果时
钟发生了故障，单片机会将时钟源切换到内部振荡
器，使器件可继续低速工作或安全地关闭应用。
• 双速启动：该功能允许在上电复位或从休眠模式唤
醒时将内部振荡器用作时钟源，直到主时钟源可用
为止。
1.1.3 扩展存储器
PIC18F97J60 系列为应用程序代码提供了充足的空间
——从 64 KB 到 128 KB。程序存储器的闪存单元经测
评最多可承受 100 次擦写。在不刷新的情况下，数据保
存期保守地估计在 20 年以上。
PIC18F97J60 系列还为动态应用程序数据提供了充足
的空间——3808 字节的数据 RAM。
1.1.4 外部存储器总线
即使万一 （这种情况很少发生） 128 KB 的存储器对于
某种应用不够用， PIC18F97J60 系列的 100 引脚器件
还实现了外部存储器总线。这使单片机的内部程序计数
器的寻址空间可以扩展到高达 2MB，为用户提供 8 位
器件很少能达到的数据访问水平。这使得有更多的存储
器选项可供选择，包括：
• 片上和外部存储器结合使用，存储容量最多可达
2 MB
• 使用外部闪存来存储可再编程应用程序代码或大数
据表
• 使用外部 RAM 器件存储大量的变量数据
1.1.5 扩展指令集
PIC18F97J60 系列在 PIC18 指令集的基础上进行了可
选择的扩展，添加了 8 条新指令和一个变址寻址模式。
此扩展可以使用一个器件配置选项使能，它是为优化重
入应用程序代码而特别设计的，这些代码原来是使用高
级语言 （如 C 语言）开发的。
1.1.6 移植方便
无论存储器容量如何，所有器件都共享相同的丰富外
设，使应用程序的扩展和升级工作变得轻松而容易。
2006 Microchip Technology Inc. 超前信息 DS39762A_CN 第 7 页
PIC18F97J60 系列
1.2 其他特殊功能
• 通信：PIC18F97J60 系列包括一系列串行通信外
设，包括多至 2 个的独立增强型 USART 和多至 2
个的主控 SSP 模块，能够进行 SPI 和 I2C™ （主
控和从动）模式操作。此外，通用 I/O 端口中有一
个可重新配置为 8 位并行从动端口，用于进行直
接的处理器间通信。
• CCP 模块 ：本系列的所有器件都包括 2 个捕捉 / 比
较 /PWM (CCP) 模块和 3 个增强型 CCP （ECCP）
模块，可方便灵活地实现控制应用。在同一时间，
最多可以使用 4 种不同时基来执行几项不同的操
作。 3 个 ECCP 模块中的每一个最多都可提供 4
路 PWM 输出，从而总共可有 12 路 PWM。
ECCP 模块还提供许多有用功能，包括极性选择、
可编程死区延时、自动关闭与重启，以及半桥与全
桥输出模式。
• 10 位 A/D 转换器 ：该模块具备可编程采集时间，
从而不必在选择通道和启动转换之间等待一个采样
周期，因而减少了代码开销。
• 扩展型看门狗定时器 （WDT）： 该增强型版本加
入了一个 16 位预分频器，可以保证扩展的超时范
围在工作电压和温度变化时保持稳定。超时周期请
参见第 27.0 节 “电气特性”。
1.3 系列中各产品的详细说明
PIC18F97J60 系列器件以 64 引脚、 80 引脚和 100 引
脚封装形式提供。图 1-1、图 1-2 和图 1-3 分别为这三
类器件的框图。
这些器件在以下四个方面存在差异：
1. 闪存程序存储器（3种大小，范围从PIC18FX6J60
器件的 64 KB 到PIC18FX7J60 器件的 128 KB）。
2. A/D 通道数（64 引脚器件有 11 路，80 引脚器件
有 15 路， 100 引脚器件有 16 路）。
3. 串行通信模块数（64 引脚器件上有 1 个 EUSART
模块和 1 个 MSSP 模块， 80 引脚器件上有 2 个
EUSART 模块和 1 个 MSSP 模块， 100 引脚器
件上有 2 个 EUSART 模块和 2 个 MSSP 模块）。
4. I/O 引脚数（64 引脚器件上 39 个，80 引脚器件
上 55 个， 100 引脚器件上 70 个）。
本系列器件的所有其他功能都是相同的。表 1-1、表 1-2
和表 1-3 中总结了这些功能。
表 1-4、表 1-5 和表 1-6 给出了本系列中所有器件的引
脚说明。
DS39762A_CN 第 8 页 超前信息 2006 Microchip Technology Inc.
PIC18F97J60 系列
表 1-1： PIC18F97J60 系列器件特性 （64 引脚器件）
特性
工作频率
程序存储器 （字节数）
程序存储器 （指令数）
数据存储器 （字节数）
中断源
I/O 端口
I/O 引脚
定时器
捕捉 / 比较 /PWM 模块
增强型捕捉 / 比较 /PWM 模块
串行通信 MSSP (1) 和增强型 USART (1)
以太网通信 （10Base-T）有
并行从动端口通信 （PSP）无
外部存储器总线 无
10 位模数转换模块 11 路输入通道
复位 （和延时） POR、 BOR、 RESET 指令、堆栈满、
指令集 75 条指令，使能扩展指令集后总共为 83 条指令
封装 64 引脚 TQFP
PIC18F66J60 PIC18F66J65 PIC18F67J60
DC – 41.67 MHz DC – 41.67 MHz DC – 41.67 MHz
64K 96K 128K
32764 49148 65532
3808
26
端口 A, B, C, D, E, F, G
39
5
2
3
堆栈下溢、 MCLR
和 WDT （PWRT 和 OST）
表 1-2： PIC18F97J60 系列器件特性 （80 引脚器件）
特性
工作频率
程序存储器 （字节数）
程序存储器 （指令数）
数据存储器 （字节数）
中断源
I/O 端口 端口 A, B, C, D, E, F, G, H, J
I/O 引脚
定时器
捕捉 / 比较 /PWM 模块
增强型捕捉 / 比较 /PWM 模块
串行通信 MSSP (1) 和增强型 USART (2)
以太网通信 （10Base-T）有
并行从动端口通信 （PSP）无
外部存储器总线 无
10 位模数转换模块 15 路输入通道
复位 （和延时） POR、 BOR、 RESET 指令、堆栈满、
指令集 75 条指令，使能扩展指令集后总共为 83 条指令
封装 80 引脚 TQFP
PIC18F86J60 PIC18F86J65 PIC18F87J60
DC – 41.67 MHz DC – 41.67 MHz DC – 41.67 MHz
64K 96K 128K
32764 49148 65532
堆栈下溢、 MCLR
3808
27
55
5
2
3
和 WDT （PWRT 和 OST）
2006 Microchip Technology Inc. 超前信息 DS39762A_CN 第 9 页
PIC18F97J60 系列
表 1-3： PIC18F97J60 系列器件特性 （100 引脚器件）
特性
工作频率
程序存储器 （字节数）
程序存储器 （指令数）
数据存储器 （字节数）
中断源
I/O 端口 端口 A, B, C, D, E, F, G, H, J
I/O 引脚
定时器
捕捉 / 比较 /PWM 模块
增强型捕捉 / 比较 /PWM 模块
串行通信 MSSP (2) 和增强型 USART (2)
以太网通信 （10Base-T）有
并行从动端口通信 （PSP）有
外部存储器总线 有
10 位模数转换模块 16 路输入通道
复位 （和延时） POR、 BOR、 RESET 指令、堆栈满、
指令集 75 条指令，使能扩展指令集后总共为 83 条指令
封装 100 引脚 TQFP
PIC18F96J65 PIC18F97J60 PIC18F86J10
DC – 41.67 MHz DC – 41.67 MHz DC – 41.67 MHz
64K 96K 128K
32764 49148 65532
3808
29
70
5
2
3
堆栈下溢、 MCLR
和 WDT （PWRT 和 OST）
DS39762A_CN 第 10 页 超前信息 2006 Microchip Technology Inc.
PIC18F97J60 系列
图 1-1： PIC18F66J60/66J65/67J60 （64 引脚）框图
OSC2/CLKO
OSC1/CLKI
ENVREG
表指针 <21>
加 / 减逻辑
21
地址锁存器
程序存储器
（64、96 或 128 KB）
数据锁存器
指令总线 <16>
时序
发生
INTRC
振荡器
高精度
带隙
参考源
稳压器
VDDCORE/VCAP
20
8
V
表锁存器
ROM 锁存器
译码与
上电延时
定时器
振荡器
起振定时器
看门狗
定时器
复位
DD,
SS
V
PCLATH
PCLATU
PCH PCL
PCU
程序计数器
31 级堆栈
STKPTR
IR
指令
控制
上电
复位
欠压
(2)
MCLR
数据总线 <8>
8
8
状态机
控制信号
4
BSR
3
BITOP
数据锁存器
数据存储器
（3808 字节）
地址锁存器
数据地址 <12>
12
FSR0
FSR1
FSR2
加 / 减
逻辑
地址
译码
8 x 8 乘法器
W
8
8
ALU<8>
12
快速操作
存储区
PRODLPRODH
8
8
PORTA
(1)
RA0:RA5
PORTB
(1)
RB0:RB7
4
12
PORTC
RC0:RC7
(1)
PORTD
(1)
RD0:RD2
8
PORTE
(1)
RE0:RE5
8
8
8
PORTF
RF1:RF7
(1)
PORTG
(1)
RG4
10 位
ADC
ECCP1
ECCP2
ECCP3
Timer2Timer1 Timer3Timer0
CCP4 CCP5
Timer4
MSSP1
比较器
EUSART1
以太网
注 1： 关于 I/O 端口引脚的说明，请参见表 1-4。
2： BOR 功能在使能片上稳压器时提供。
2006 Microchip Technology Inc. 超前信息 DS39762A_CN 第 11 页
PIC18F97J60 系列
图 1-2： PIC18F86J60/86J65/87J60 （80 引脚）框图
OSC2/CLKO
OSC1/CLKI
ENVREG
表指针 <21>
加 / 减逻辑
21
地址锁存器
程序存储器
（64、96 或 128 KB）
数据锁存器
指令总线 <16>
时序
发生
INTRC
振荡器
高精度
带隙
参考源
稳压器
20
8
PCLATH
PCLATU
PCU
程序计数器
31 级堆栈
STKPTR
表锁存器
ROM 锁存器
IR
指令
译码与
控制
上电延时
定时器
振荡器
起振定时器
上电
复位
看门狗
定时器
欠压
(2)
复位
数据总线 <8>
8
PCH PCL
控制信号
8
状态机
4
BSR
3
BITOP
8
数据锁存器
数据存储器
（3808 字节）
地址锁存器
12
数据地址 <12>
12
快速操作
FSR0
存储区
FSR1
FSR2
加 / 减
逻辑
地址
译码
PRODLPRODH
8 x 8 乘法器
W
8
8
ALU<8>
8
PORTA
(1)
RA0:RA5
PORTB
(1)
RB0:RB7
4
PORTC
RC0:RC7
(1)
12
PORTD
(1)
RD0:RD2
PORTE
(1)
RE0:RE7
8
PORTF
(1)
RF1:RF7
8
8
PORTG
RG0:RG4
(1)
8
PORTH
(1)
RH0:RH7
PORTJ
RJ4:RJ5
(1)
ECCP1
VDDCORE/VCAP
10 位
ADC
ECCP2 ECCP3
V
DD, VSS
MCLR
Timer2Ti mer 1 Timer3Timer0
CCP4 CCP5
EUSART1
Timer4
EUSART2
比较器
MSSP1
以太网
注 1： 关于 I/O 端口引脚的说明，请参见表 1-5。
2： BOR 功能在使能片上稳压器时提供。
DS39762A_CN 第 12 页 超前信息 2006 Microchip Technology Inc.
PIC18F97J60 系列
图 1-3： PIC18F96J60/96J65/97J60 （100 引脚）框图
数据总线 <8>
表指针 <21>
加 / 减逻辑
地址锁存器
程序存储器
（64、96 或 128 KB）
数据锁存器
系统总线接口
指令总线 <16>
AD15:AD0 和 A19:A16
（与 PORTD、PORTE
和 PORTH 复用）
OSC2/CLKO
OSC1/CLKI
ENVREG
21
状态机
控制信号
时序
发生
INTRC
振荡器
高精度
带隙
参考源
稳压器
8
8
数据锁存器
数据存储器
PCLATH
PCLATU
20
PCU
PCH PCL
程序计数器
（3808 字节）
地址锁存器
12
PORTA
RA0:RA5
PORTB
RB0:RB7
(1)
(1)
数据地址 <12>
31 级堆栈
STKPTR
8
表锁存器
ROM 锁存器
IR
BSR
4
FSR0
FSR1
FSR2
加 / 减
逻辑
地址
译码
12
4
快速操作
存储区
PORTC
(1)
RC0:RC7
12
PORTD
(1)
RD0:RD7
PORTE
(1)
RE0:RE7
8
指令
译码与
控制
上电延时
定时器
振荡器
起振定时器
上电
复位
看门狗
定时器
欠压
(2)
复位
3
BITOP
8
PRODLPRODH
8 x 8 乘法器
W
8
8
ALU<8>
8
8
8
8
PORTF
RF0:RF7
PORTG
RG0:RG7
PORTH
RH0:RH7
PORTJ
RJ0:RJ7
(1)
(1)
(1)
(1)
10 位
ADC
ECCP1
VDDCORE/VCAP
ECCP2 ECCP3
V
Timer2Timer1 Timer3Timer0
DD, VSS
MCLR
Timer4
EUSART1
比较器
EUSART2
MSSP1
MSSP2CCP4 CCP5
以太网
注 1： 关于 I/O 端口引脚的说明，请参见表 1-6。
2： BOR 功能在使能片上稳压器时提供。
2006 Microchip Technology Inc. 超前信息 DS39762A_CN 第 13 页
PIC18F97J60 系列
表 1-4： PIC18F66J60/66J65/67J60 I/O 引脚说明
引脚名称
引脚号
TQFP
引脚类型缓冲区
类型
说明
MCLR
OSC1/CLKI
OSC1
CLKI
OSC2/CLKO
OSC2
CLKO
RA0/LEDA/AN0
RA0
LEDA
AN0
RA1/LEDB/AN1
RA1
LEDB
AN1
RA2/AN2/V
RA3/AN3/V
RA4/T0CKI
RA5/AN4
图注： TTL = TTL 兼容输入 CMOS = CMOS 兼容输入或输出
REF-
RA2
AN2
V
REF-
REF+
RA3
AN3
V
REF+
RA4
T0CKI
RA5
AN4
ST = CMOS 电平的施密特触发器 Analog = 模拟输入
I= 输入 O= 输出
P= 电源 OD = 漏极开路 （没有 P 二极管接到 V
7IST
39
I
I
CMOS
40
O
O
24
I/O
O
I
23
I/O
O
I
22
I/O
I
I
21
I/O
I
I
28
I/O
I
27
I/O
I
主清零 （复位）输入。此引脚为低电平时，器件复位。
振荡器晶振或外部时钟输入。
ST
—
—
TTL
—
模拟
TTL
—
模拟
TTL
模拟
模拟
TTL
模拟
模拟
ST
ST
TTL
模拟
振荡器晶振或外部时钟源输入。
在内部 RC 模式下带 ST 缓冲区，否则带 CMOS 缓冲区。
外部时钟源输入。总是与引脚功能 OSC1 复用。（见相关
的 OSC2/CLKO 引脚信息。）
振荡器晶振或时钟输出。
振荡器晶振输出。在晶振振荡器模式下，该引脚与晶振或
谐振器相连。
在内部 RC 模式下， OSC2 引脚输出 CLKO 振荡信号，该
信号是 OSC1 引脚上振荡信号的 4 分频，该频率等于指令
周期的倒数。
PORTA 是双向 I/O 端口。
数字 I/O。
以太网 LEDA 指示器输出。
模拟输入 0。
数字 I/O。
以太网 LEDB 指示器输出。
模拟输入 1。
数字 I/O。
模拟输入 2。
A/D 参考电压 （低电平）输入。
数字 I/O。
模拟输入 3。
A/D 参考电压 （高电平）输入。
数字 I/O。
Timer0 外部时钟输入。
数字 I/O。
模拟输入 4。
DD）
DS39762A_CN 第 14 页 超前信息 2006 Microchip Technology Inc.
PIC18F97J60 系列
表 1-4： PIC18F66J60/66J65/67J60 I/O 引脚说明 （续）
引脚名称
RB0/INT0/FLT0
RB0
INT0
FLT0
RB1/INT1
RB1
INT1
RB2/INT2
RB2
INT2
RB3/INT3
RB3
INT3
RB4/KBI0
RB4
KBI0
RB5/KBI1
RB5
KBI1
RB6/KBI2/PGC
RB6
KBI2
PGC
RB7/KBI3/PGD
RB7
KBI3
PGD
图注： TTL = TTL 兼容输入 CMOS = CMOS 兼容输入或输出
ST = CMOS 电平的施密特触发器 Analog = 模拟输入
I= 输入 O= 输出
P= 电源 OD = 漏极开路 （没有 P 二极管接到 V
引脚号
TQFP
3
4
5
6
44
43
42
37
引脚类型缓冲区
类型
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
TTL
I
I
I
I
I
I
I
I
I
ST
ST
TTL
ST
TTL
ST
TTL
ST
TTL
TTL
TTL
TTL
TTL
TTL
ST
TTL
TTL
ST
说明
PORTB 是双向 I/O 端口。 PORTB 在所有输入端都可软件
编程为内部弱上拉。
数字 I/O。
外部中断 0。
增强型 PWM 故障输入 （ECCP 模块）；通过软件使能。
数字 I/O。
外部中断 1。
数字 I/O。
外部中断 2。
数字 I/O。
外部中断 3。
数字 I/O。
电平变化中断引脚。
数字 I/O。
电平变化中断引脚。
数字 I/O。
电平变化中断引脚。
在线调试器和 ICSP™ 编程时钟引脚。
数字 I/O。
电平变化中断引脚。
在线调试器和 ICSP 编程数据引脚。
DD）
2006 Microchip Technology Inc. 超前信息 DS39762A_CN 第 15 页
PIC18F97J60 系列
表 1-4： PIC18F66J60/66J65/67J60 I/O 引脚说明 （续）
引脚名称
RC0/T1OSO/T13CKI
RC0
T1OSO
T13CKI
RC1/T1OSI/ECCP2/P2A
RC1
T1OSI
ECCP2
P2A
RC2/ECCP1/P1A
RC2
ECCP1
P1A
RC3/SCK1/SCL1
RC3
SCK1
SCL1
RC4/SDI1/SDA1
RC4
SDI1
SDA1
RC5/SDO1
RC5
SDO1
RC6/TX1/CK1
RC6
TX1
CK1
RC7/RX1/DT1
RC7
RX1
DT1
图注： TTL = TTL 兼容输入 CMOS = CMOS 兼容输入或输出
ST = CMOS 电平的施密特触发器 Analog = 模拟输入
I= 输入 O= 输出
P= 电源 OD = 漏极开路 （没有 P 二极管接到 V
引脚号
TQFP
30
29
33
34
35
36
31
32
引脚类型缓冲区
类型
I/O
O
I
I/O
I
I/O
O
I/O
I/O
O
I/O
I/O
I/O
I/O
I
I/O
I/O
O
I/O
O
I/O
I/O
I
I/O
ST
—
ST
ST
CMOS
ST
—
ST
ST
—
ST
ST
ST
ST
ST
ST
ST
—
ST
—
ST
ST
ST
ST
说明
PORTC 是双向 I/O 端口。
数字 I/O。
Timer1 振荡器输出。
Timer1/Timer3 外部时钟输入。
数字 I/O。
Timer1 振荡器输入。
捕捉 2 输入 / 比较 2 输出 /PWM 2 输出。
ECCP2 PWM 输出 A。
数字 I/O。
捕捉 1 输入 / 比较 1 输出 /PWM 1 输出。
ECCP1 PWM 输出 A。
数字 I/O。
SPI 模式的同步串行时钟输入 / 输出。
2
I
C™ 模式的同步串行时钟输入 / 输出。
数字 I/O。
SPI 数据输入。
2
I
C 数据 I/O。
数字 I/O。
SPI 数据输出。
数字 I/O。
EUSART1 异步发送。
EUSART1 同步时钟 （见相关的 RX1/DT1 引脚信息）。
数字 I/O。
EUSART1 异步接收。
EUSART1 同步数据 （见相关的 TX1/CK1 引脚信息）。
DD）
DS39762A_CN 第 16 页 超前信息 2006 Microchip Technology Inc.
PIC18F97J60 系列
表 1-4： PIC18F66J60/66J65/67J60 I/O 引脚说明 （续）
引脚名称
RD0/P1B
RD0
P1B
RD1/ECCP3/P3A
RD1
ECCP3
P3A
RD2/CCP4/P3D
RD2
CCP4
P3D
图注： TTL = TTL 兼容输入 CMOS = CMOS 兼容输入或输出
ST = CMOS 电平的施密特触发器 Analog = 模拟输入
I= 输入 O= 输出
P= 电源 OD = 漏极开路 （没有 P 二极管接到 V
引脚号
TQFP
60
59
58
引脚类型缓冲区
类型
I/O
O
I/O
I/O
O
I/O
I/O
O
ST
—
ST
ST
—
ST
ST
—
说明
PORTD 是双向 I/O 端口。
数字 I/O。
ECCP1 PWM 输出 B。
数字 I/O。
捕捉 3 输入 / 比较 3 输出 /PWM 3 输出。
ECCP3 PWM 输出 A。
数字 I/O。
捕捉 4 输入 / 比较 4 输出 /PWM 4 输出。
ECCP4 PWM 输出 D。
DD）
2006 Microchip Technology Inc. 超前信息 DS39762A_CN 第 17 页
PIC18F97J60 系列
表 1-4： PIC18F66J60/66J65/67J60 I/O 引脚说明 （续）
引脚名称
RE0/P2D
RE0
P2D
RE1/P2C
RE1
P2C
RE2/P2B
RE2
P2B
RE3/P3C
RE3
P3C
RE4/P3B
RE4
P3B
RE5/P1C
RE5
P1C
图注： TTL = TTL 兼容输入 CMOS = CMOS 兼容输入或输出
ST = CMOS 电平的施密特触发器 Analog = 模拟输入
I= 输入 O= 输出
P= 电源 OD = 漏极开路 （没有 P 二极管接到 V
引脚号
TQFP
2
1
64
63
62
61
引脚类型缓冲区
类型
I/O
O
I/O
O
I/O
O
I/O
O
I/O
O
I/O
O
ST
—
ST
—
ST
—
ST
—
ST
—
ST
—
说明
PORTE 是双向 I/O 端口。
数字 I/O。
ECCP2 PWM 输出 D。
数字 I/O。
ECCP2 PWM 输出 C。
数字 I/O。
ECCP2 PWM 输出 B。
数字 I/O。
ECCP3 PWM 输出 C。
数字 I/O。
ECCP3 PWM 输出 B。
数字 I/O。
ECCP1 PWM 输出 C。
DD）
DS39762A_CN 第 18 页 超前信息 2006 Microchip Technology Inc.
PIC18F97J60 系列
表 1-4： PIC18F66J60/66J65/67J60 I/O 引脚说明 （续）
引脚名称
RF1/AN6/C2OUT
RF1
AN6
C2OUT
RF2/AN7/C1OUT
RF2
AN7
C1OUT
RF3/AN8
RF3
AN8
RF4/AN9
RF4
AN9
RF5/AN10/CV
RF5
AN10
CV
RF6/AN11
RF6
AN11
RF7/SS1
RF7
SS1
图注： TTL = TTL 兼容输入 CMOS = CMOS 兼容输入或输出
REF
REF
ST = CMOS 电平的施密特触发器 Analog = 模拟输入
I= 输入 O= 输出
P= 电源 OD = 漏极开路 （没有 P 二极管接到 V
引脚号
TQFP
17
16
15
14
13
12
11
引脚类型缓冲区
类型
I/O
I
O
I/O
I
O
I/O
I
I/O
I
I/O
I
O
I/O
I
I/O
I
ST
模拟
—
ST
模拟
—
ST
模拟
ST
模拟
ST
模拟
—
ST
模拟
ST
TTL
说明
PORTF 是双向 I/O 端口。
数字 I/O。
模拟输入 6。
比较器 2 的输出。
数字 I/O。
模拟输入 7。
比较器 1 的输出。
数字 I/O。
模拟输入 8。
数字 I/O。
模拟输入 9。
数字 I/O。
模拟输入 10。
比较器参考电压输出。
数字 I/O。
模拟输入 11。
数字 I/O。
SPI 从动选择输入。
DD）
2006 Microchip Technology Inc. 超前信息 DS39762A_CN 第 19 页
PIC18F97J60 系列
表 1-4： PIC18F66J60/66J65/67J60 I/O 引脚说明 （续）
引脚名称
RG4/CCP5/P1D
TQFP
8
RG4
CCP5
P1D
引脚号
V
SS 9, 25, 41, 56 P —
DD 26, 38, 57 P —
V
SS 20 P —
AV
DD 19 P —
AV
ENVREG 18 I ST
DDCORE/VCAP
V
10
VDDCORE
VCAP
V
SSPLL 55 P —
DDPLL 54 P —
V
SSTX 52 P —
V
DDTX 49 P —
V
SSRX 45 P —
V
DDRX 48 P —
V
RBIAS 53 P —
TPOUT+ 51 O —
TPOUT- 50 O —
TPIN+ 47 I
TPIN- 46 I
图注： TTL = TTL 兼容输入 CMOS = CMOS 兼容输入或输出
ST = CMOS 电平的施密特触发器 Analog = 模拟输入
I= 输入 O= 输出
P= 电源 OD = 漏极开路 （没有 P 二极管接到 V
引脚类型缓冲区
类型
I/O
I/O
O
P
P
ST
ST
—
—
—
模拟 以太网差分信号输入。
模拟 以太网差分信号输入。
说明
PORTG 是双向 I/O 端口。
数字 I/O。
捕捉 5 输入 / 比较 5 输出 /PWM 5 输出。
ECCP1 PWM 输出 D。
逻辑和 I/O 引脚的参考地。
外设数字逻辑和 I/O 引脚的正电源。
模拟模块的参考地。
模拟模块的正电源。
片上稳压器使能。
内核逻辑电源或外部滤波电容连接。
单片机内核逻辑的正电源 （稳压器禁止）。
外部滤波电容连接 （稳压器使能）。
以太网 PHY PLL 的参考地。
以太网 PHY PLL 的 3.3V 正电源。
以太网 PHY 发送子系统的参考地。
以太网 PHY 发送子系统的 3.3V 正电源。
以太网 PHY 接收子系统的参考地。
以太网 PHY 接收子系统的 3.3V 正电源。
以太网 PHY 的偏置电流。必须通过电阻连接到 V
请参见第 18.0 节 “以太网模块”。
以太网差分信号输出。
以太网差分信号输出。
SS，有关规范
DD）
DS39762A_CN 第 20 页 超前信息 2006 Microchip Technology Inc.
表 1-5： PIC18F86J60/86J65/87J60 I/O 引脚说明
引脚名称
引脚号
TQFP
引脚类型缓冲区
类型
PIC18F97J60 系列
说明
MCLR
OSC1/CLKI
OSC1
CLKI
OSC2/CLKO
OSC2
CLKO
RA0/LEDA/AN0
RA0
LEDA
AN0
RA1/LEDB/AN1
RA1
LEDB
AN1
RA2/AN2/V
RA3/AN3/V
RA4/T0CKI
RA5/AN4
图注： TTL = TTL 兼容输入 CMOS = CMOS 兼容输入或输出
注 1： CCP2MX 配置位置 1 时， ECCP2/P2A 的默认配置。
REF-
RA2
AN2
V
REF-
REF+
RA3
AN3
V
REF+
RA4
T0CKI
RA5
AN4
ST = CMOS 电平的施密特触发器 Analog = 模拟输入
I= 输入 O= 输出
P= 电源 OD = 漏极开路 （没有 P 二极管接到 V
2： P1B/P1C/P3B/P3C 的默认配置 （ECCPMX 配置位置 1）。
3： CCP2MX 配置位清零时， ECCP2/P2A 的替代配置。
4： P1B/P1C/P3B/P3C 的替代配置 （ECCPMX 配置位清零）。
9IST
49
I
I
CMOS
50
O
O
30
I/O
O
I
29
I/O
O
I
28
I/O
I
I
27
I/O
I
I
34
I/O
I
33
I/O
I
主清零 （复位）输入。此引脚为低电平时，器件复位。
振荡器晶振或外部时钟输入。
ST
OSC2/CLKO 引脚信息。）
振荡器晶振或时钟输出。
—
—
PORTA 是双向 I/O 端口。
TTL
—
模拟
TTL
—
模拟
TTL
模拟
模拟
TTL
模拟
模拟
ST
ST
TTL
模拟
振荡器晶振或外部时钟源输入。
在内部 RC 模式下带 ST 缓冲区，否则带 CMOS 缓冲区。
外部时钟源输入。总是与 OSC1 引脚功能复用。（见相关的
振荡器晶振输出。在晶振振荡器模式下，该引脚与晶振或
谐振器相连。
在内部 RC 模式下， OSC2 引脚输出 CLKO 振荡信号，该信
号是 OSC1 引脚上振荡信号的 4 分频，该频率等于指令周期
的倒数。
数字 I/O。
以太网 LEDA 指示器输出。
模拟输入 0。
数字 I/O。
以太网 LEDB 指示器输出。
模拟输入 1。
数字 I/O。
模拟输入 2。
A/D 参考电压 （低电平）输入。
数字 I/O。
模拟输入 3。
A/D 参考电压 （高电平）输入。
数字 I/O。
Timer0 外部时钟输入。
数字 I/O。
模拟输入 4。
DD）
2006 Microchip Technology Inc. 超前信息 DS39762A_CN 第 21 页
PIC18F97J60 系列
表 1-5： PIC18F86J60/86J65/87J60 I/O 引脚说明 （续）
引脚名称
RB0/INT0/FLT0
RB0
INT0
FLT0
RB1/INT1
RB1
INT1
RB2/INT2
RB2
INT2
RB3/INT3
RB3
INT3
RB4/KBI0
RB4
KBI0
RB5/KBI1
RB5
KBI1
RB6/KBI2/PGC
RB6
KBI2
PGC
RB7/KBI3/PGD
RB7
KBI3
PGD
图注： TTL = TTL 兼容输入 CMOS = CMOS 兼容输入或输出
ST = CMOS 电平的施密特触发器 Analog = 模拟输入
I= 输入 O= 输出
P= 电源 OD = 漏极开路 （没有 P 二极管接到 V
注 1： CCP2MX 配置位置 1 时， ECCP2/P2A 的默认配置。
2： P1B/P1C/P3B/P3C 的默认配置 （ECCPMX 配置位置 1）。
3： CCP2MX 配置位清零时， ECCP2/P2A 的替代配置。
4： P1B/P1C/P3B/P3C 的替代配置 （ECCPMX 配置位清零）。
引脚号
TQFP
5
6
7
8
54
53
52
47
引脚类型缓冲区
类型
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
TTL
I
I
I
I
I
I
I
I
I
ST
ST
TTL
ST
TTL
ST
TTL
ST
TTL
TTL
TTL
TTL
TTL
TTL
ST
TTL
TTL
ST
说明
PORTB 是双向 I/O 端口。 PORTB 在所有输入端都可软件
编程为内部弱上拉。
数字 I/O。
外部中断 0。
增强型 PWM 故障输入 （ECCP 模块）；通过软件使能。
数字 I/O。
外部中断 1。
数字 I/O。
外部中断 2。
数字 I/O。
外部中断 3。
数字 I/O。
电平变化中断引脚。
数字 I/O。
电平变化中断引脚。
数字 I/O。
电平变化中断引脚。
在线调试器和 ICSP™ 编程时钟引脚。
数字 I/O。
电平变化中断引脚。
在线调试器和 ICSP 编程数据引脚。
DD）
DS39762A_CN 第 22 页 超前信息 2006 Microchip Technology Inc.
PIC18F97J60 系列
表 1-5： PIC18F86J60/86J65/87J60 I/O 引脚说明 （续）
引脚名称
RC0/T1OSO/T13CKI
RC0
T1OSO
T13CKI
RC1/T1OSI/ECCP2/P2A
RC1
T1OSI
(1)
ECCP2
(1)
P2A
RC2/ECCP1/P1A
RC2
ECCP1
P1A
RC3/SCK1/SCL1
RC3
SCK1
SCL1
RC4/SDI1/SDA1
RC4
SDI1
SDA1
RC5/SDO1
RC5
SDO1
RC6/TX1/CK1
RC6
TX1
CK1
RC7/RX1/DT1
RC7
RX1
DT1
图注： TTL = TTL 兼容输入 CMOS = CMOS 兼容输入或输出
ST = CMOS 电平的施密特触发器 Analog = 模拟输入
I= 输入 O= 输出
P= 电源 OD = 漏极开路 （没有 P 二极管接到 V
注 1： CCP2MX 配置位置 1 时， ECCP2/P2A 的默认配置。
2： P1B/P1C/P3B/P3C 的默认配置 （ECCPMX 配置位置 1）。
3： CCP2MX 配置位清零时， ECCP2/P2A 的替代配置。
4： P1B/P1C/P3B/P3C 的替代配置 （ECCPMX 配置位清零）。
引脚号
TQFP
36
35
43
44
45
46
37
38
引脚类型缓冲区
类型
I/O
O
I
I/O
I
I/O
O
I/O
I/O
O
I/O
I/O
I/O
I/O
I
I/O
I/O
O
I/O
O
I/O
I/O
I
I/O
ST
—
ST
ST
CMOS
ST
—
ST
ST
—
ST
ST
ST
ST
ST
ST
ST
—
ST
—
ST
ST
ST
ST
说明
PORTC 是双向 I/O 端口。
数字 I/O。
Timer1 振荡器输出。
Timer1/Timer3 外部时钟输入。
数字 I/O。
Timer1 振荡器输入。
捕捉 2 输入 / 比较 2 输出 /PWM 2 输出。
ECCP2 PWM 输出 A。
数字 I/O。
捕捉 1 输入 / 比较 1 输出 /PWM 1 输出。
ECCP1 PWM 输出 A。
数字 I/O。
SPI 模式的同步串行时钟输入 / 输出。
2
I
C™ 模式的同步串行时钟输入 / 输出。
数字 I/O。
SPI 数据输入。
2
I
C 数据 I/O。
数字 I/O。
SPI 数据输出。
数字 I/O。
EUSART1 异步发送。
EUSART1 同步时钟 （见相关的 RX1/DT1 引脚信息）。
数字 I/O。
EUSART1 异步接收。
EUSART1 同步数据 （见相关的 TX1/CK1 引脚信息）。
DD）
2006 Microchip Technology Inc. 超前信息 DS39762A_CN 第 23 页
PIC18F97J60 系列
表 1-5： PIC18F86J60/86J65/87J60 I/O 引脚说明 （续）
引脚名称
RD0 72 I/O ST
RD1 69 I/O ST
RD2 68 I/O ST
RE0/P2D
RE0
P2D
RE1/P2C
RE1
P2C
RE2/P2B
RE2
P2B
RE3/P3C
RE3
(2)
P3C
RE4/P3B
RE4
(2)
P3B
RE5/P1C
RE5
(2)
P1C
RE6/P1B
RE6
(2)
P1B
RE7/ECCP2/P2A
RE7
(3)
ECCP2
(3)
P2A
图注： TTL = TTL 兼容输入 CMOS = CMOS 兼容输入或输出
ST = CMOS 电平的施密特触发器 Analog = 模拟输入
I= 输入 O= 输出
P= 电源 OD = 漏极开路 （没有 P 二极管接到 V
注 1： CCP2MX 配置位置 1 时， ECCP2/P2A 的默认配置。
2： P1B/P1C/P3B/P3C 的默认配置 （ECCPMX 配置位置 1）。
3： CCP2MX 配置位清零时， ECCP2/P2A 的替代配置。
4： P1B/P1C/P3B/P3C 的替代配置 （ECCPMX 配置位清零）。
引脚号
TQFP
4
3
78
77
76
75
74
73
引脚类型缓冲区
类型
I/O
O
I/O
O
I/O
O
I/O
O
I/O
O
I/O
O
I/O
O
I/O
I/O
O
ST
—
ST
—
ST
—
ST
—
ST
—
ST
—
ST
—
ST
ST
—
说明
PORTD 是双向 I/O 端口。
数字 I/O。
数字 I/O。
数字 I/O。
PORTE 是双向 I/O 端口。
数字 I/O。
ECCP2 PWM 输出 D。
数字 I/O。
ECCP2 PWM 输出 C。
数字 I/O。
ECCP2 PWM 输出 B。
数字 I/O。
ECCP3 PWM 输出 C。
数字 I/O。
ECCP3 PWM 输出 B。
数字 I/O。
ECCP1 PWM 输出 C。
数字 I/O。
ECCP1 PWM 输出 B。
数字 I/O。
捕捉 2 输入 / 比较 2 输出 /PWM 2 输出。
ECCP2 PWM 输出 A。
DD）
DS39762A_CN 第 24 页 超前信息 2006 Microchip Technology Inc.
PIC18F97J60 系列
表 1-5： PIC18F86J60/86J65/87J60 I/O 引脚说明 （续）
引脚名称
RF1/AN6/C2OUT
RF1
AN6
C2OUT
RF2/AN7/C1OUT
RF2
AN7
C1OUT
RF3/AN8
RF3
AN8
RF4/AN9
RF4
AN9
RF5/AN10/CV
RF5
AN10
CV
RF6/AN11
RF6
AN11
RF7/SS1
RF7
SS1
图注： TTL = TTL 兼容输入 CMOS = CMOS 兼容输入或输出
注 1： CCP2MX 配置位置 1 时， ECCP2/P2A 的默认配置。
REF
REF
ST = CMOS 电平的施密特触发器 Analog = 模拟输入
I= 输入 O= 输出
P= 电源 OD = 漏极开路 （没有 P 二极管接到 V
2： P1B/P1C/P3B/P3C 的默认配置 （ECCPMX 配置位置 1）。
3： CCP2MX 配置位清零时， ECCP2/P2A 的替代配置。
4： P1B/P1C/P3B/P3C 的替代配置 （ECCPMX 配置位清零）。
引脚号
TQFP
23
18
17
16
15
14
13
引脚类型缓冲区
类型
I/O
I
O
I/O
I
O
I/O
I
I/O
I
I/O
I
O
I/O
I
I/O
I
ST
模拟
—
ST
模拟
—
ST
模拟
ST
模拟
ST
模拟
—
ST
模拟
ST
TTL
说明
PORTF 是双向 I/O 端口。
数字 I/O。
模拟输入 6。
比较器 2 的输出。
数字 I/O。
模拟输入 7。
比较器 1 的输出。
数字 I/O。
模拟输入 8。
数字 I/O。
模拟输入 9。
数字 I/O。
模拟输入 10。
比较器参考电压输出。
数字 I/O。
模拟输入 11。
数字 I/O。
SPI 从动选择输入。
DD）
2006 Microchip Technology Inc. 超前信息 DS39762A_CN 第 25 页
PIC18F97J60 系列
表 1-5： PIC18F86J60/86J65/87J60 I/O 引脚说明 （续）
引脚名称
RG0/ECCP3/P3A
RG0
ECCP3
P3A
RG1/TX2/CK2
RG1
TX2
CK2
RG2/RX2/DT2
RG2
RX2
DT2
RG3/CCP4/P3D
RG3
CCP4
P3D
RG4/CCP5/P1D
RG4
CCP5
P1D
图注： TTL = TTL 兼容输入 CMOS = CMOS 兼容输入或输出
ST = CMOS 电平的施密特触发器 Analog = 模拟输入
I= 输入 O= 输出
P= 电源 OD = 漏极开路 （没有 P 二极管接到 V
注 1： CCP2MX 配置位置 1 时， ECCP2/P2A 的默认配置。
2： P1B/P1C/P3B/P3C 的默认配置 （ECCPMX 配置位置 1）。
3： CCP2MX 配置位清零时， ECCP2/P2A 的替代配置。
4： P1B/P1C/P3B/P3C 的替代配置 （ECCPMX 配置位清零）。
引脚号
TQFP
56
55
42
41
10
引脚类型缓冲区
类型
I/O
I/O
O
I/O
O
I/O
I/O
I
I/O
I/O
I/O
O
I/O
I/O
O
ST
ST
—
ST
—
ST
ST
ST
ST
ST
ST
—
ST
ST
—
说明
PORTG 是双向 I/O 端口。
数字 I/O。
捕捉 3 输入 / 比较 3 输出 /PWM 3 输出。
ECCP3 PWM 输出 A。
数字 I/O。
EUSART2 异步发送。
EUSART2 同步时钟 （见相关的 RX2/DT2 引脚信息）。
数字 I/O。
EUSART2 异步接收。
EUSART2 同步数据 （见相关的 TX2/CK2 引脚信息）。
数字 I/O。
捕捉 4 输入 / 比较 4 输出 /PWM 4 输出。
ECCP3 PWM 输出 D。
数字 I/O。
捕捉 5 输入 / 比较 5 输出 /PWM 5 输出。
ECCP1 PWM 输出 D。
DD）
DS39762A_CN 第 26 页 超前信息 2006 Microchip Technology Inc.
PIC18F97J60 系列
表 1-5： PIC18F86J60/86J65/87J60 I/O 引脚说明 （续）
引脚名称
RH0 79 I/O ST
RH1 80 I/O ST
RH2 1 I/O ST
RH3 2 I/O ST
RH4/AN12/P3C
RH4
AN12
(4)
P3C
RH5/AN13/P3B
RH5
AN13
(4)
P3B
RH6/AN14/P1C
RH6
AN14
(4)
P1C
RH7/AN15/P1B
RH7
AN15
(4)
P1B
图注： TTL = TTL 兼容输入 CMOS = CMOS 兼容输入或输出
ST = CMOS 电平的施密特触发器 Analog = 模拟输入
I= 输入 O= 输出
P= 电源 OD = 漏极开路 （没有 P 二极管接到 V
注 1： CCP2MX 配置位置 1 时， ECCP2/P2A 的默认配置。
2： P1B/P1C/P3B/P3C 的默认配置 （ECCPMX 配置位置 1）。
3： CCP2MX 配置位清零时， ECCP2/P2A 的替代配置。
4： P1B/P1C/P3B/P3C 的替代配置 （ECCPMX 配置位清零）。
引脚号
TQFP
22
21
20
19
引脚类型缓冲区
类型
I/O
I
O
I/O
I
O
I/O
I
O
I/O
I
O
ST
模拟
—
ST
模拟
—
ST
模拟
—
ST
模拟
—
说明
PORTH 是双向 I/O 端口。
数字 I/O。
数字 I/O。
数字 I/O。
数字 I/O。
数字 I/O。
模拟输入 12。
ECCP3 PWM 输出 C。
数字 I/O。
模拟输入 13。
ECCP3 PWM 输出 B。
数字 I/O。
模拟输入 14。
ECCP1 PWM 输出 C。
数字 I/O。
模拟输入 15。
ECCP1 PWM 输出 B。
DD）
2006 Microchip Technology Inc. 超前信息 DS39762A_CN 第 27 页
PIC18F97J60 系列
表 1-5： PIC18F86J60/86J65/87J60 I/O 引脚说明 （续）
引脚名称
TQFP
RJ4 39 I/O ST
RJ5 40 I/O ST
引脚号
SS 11, 31, 51, 70 P —
V
DD 32, 48, 71 P —
V
SS 26 P —
AV
DD 25 P —
AV
ENVREG 24 I ST
DDCORE/VCAP
V
12
VDDCORE
VCAP
V
SSPLL 67 P —
DDPLL 66 P —
V
V
SSTX 64 P —
V
DDTX 61 P —
SSRX 57 P —
V
DDRX 60 P —
V
RBIAS 65 P —
TPOUT+ 63 O —
TPOUT- 62 O —
TPIN+ 59 I
TPIN- 58 I
图注： TTL = TTL 兼容输入 CMOS = CMOS 兼容输入或输出
ST = CMOS 电平的施密特触发器 Analog = 模拟输入
I= 输入 O= 输出
P= 电源 OD = 漏极开路 （没有 P 二极管接到 V
注 1： CCP2MX 配置位置 1 时， ECCP2/P2A 的默认配置。
2： P1B/P1C/P3B/P3C 的默认配置 （ECCPMX 配置位置 1）。
3： CCP2MX 配置位清零时， ECCP2/P2A 的替代配置。
4： P1B/P1C/P3B/P3C 的替代配置 （ECCPMX 配置位清零）。
引脚类型缓冲区
类型
P
P
—
—
模拟 以太网差分信号输入。
模拟 以太网差分信号输入。
说明
PORTJ 是双向 I/O 端口。
数字 I/O。
数字 I/O
逻辑和 I/O 引脚的参考地。
外设数字逻辑和 I/O 引脚的正电源。
模拟模块的参考地。
模拟模块的正电源。
片上稳压器使能。
内核逻辑电源或外部滤波电容连接。
单片机内核逻辑的正电源 （稳压器禁止）。
外部滤波电容连接 （稳压器使能）。
以太网 PHY PLL 的参考地。
以太网 PHY PLL 的 3.3V 正电源。
以太网 PHY 发送子系统的参考地。
以太网 PHY 发送子系统的 3.3V 正电源。
以太网 PHY 接收子系统的参考地。
以太网 PHY 接收子系统的 3.3V 正电源。
以太网 PHY 的偏置电流。必须通过电阻连接到 V
请参见第 18.0 节 “以太网模块”。
以太网差分信号输出。
以太网差分信号输出。
SS，有关规范
DD）
DS39762A_CN 第 28 页 超前信息 2006 Microchip Technology Inc.
Loading...