MICROCHIP PIC18F2423, PIC18F2523, PIC18F4423, PIC18F4523 Technical data

PIC18F2423/2523/4423/4523

深圳市英锐恩科技有限公司(Microchip Authorized Design Partner)指定授权
Add： Room 1203-1205 Top office,Glittery City,No. 3027, Shennan Road Central,Futian , 
Shenzhen City 
电话(tel) ：86-755-88845951,82543411 传真(fax) ：86-755-82543511
Web: Http://www.Enroo.com ,"o"为字母.
E-mail： [e-mail] [e-mail] 
联系人：马先生,王小姐 公司在线咨询：QQ:27781279 MSN:[e-mail]

数据手册

采用 12 位 A/D 和纳瓦技术的

28/40/44 引脚

增强型闪存单片机

 2007 Microchip Technology Inc. 初稿 DS39755A_CN

请注意以下有关 Microchip 器件代码保护功能的要点：

• Microchip 的产品均达到 Microchip 数据手册中所述的技术指标。

• Microchip 确信：在正常使用的情况下， Microchip 系列产品是当今市场上同类产品中最安全的产品之一。

• 目前，仍存在着恶意、甚至是非法破坏代码保护功能的行为。就我们所知，所有这些行为都不是以 Microchip 数据手册中规定的
操作规范来使用 Microchip 产品的。这样做的人极可能侵犯了知识产权。

• Microchip 愿与那些注重代码完整性的客户合作。

• Microchip 或任何其他半导体厂商均无法保证其代码的安全性。代码保护并不意味着我们保证产品是 “牢不可破”的。

代码保护功能处于持续发展中。 Microchip 承诺将不断改进产品的代码保护功能。任何试图破坏 Microchip 代码保护功能的行为均可视
为违反了 《数字器件千年版权法案（Digital Millennium Copyright Act）》。如果这种行为导致他人在未经授权的情况下，能访问您的
软件或其他受版权保护的成果，您有权依据该法案提起诉讼，从而制止这种行为。

提供本文档的中文版本仅为了便于理解。请勿忽视文档中包含
的英文部分，因为其中提供了有关 Microchip 产品性能和使用

情况的有用信息。Microchip Technology Inc.及其分公司和相
关公司、各级主管与员工及事务代理机构对译文中可能存在的

任何差错不承担任何责任。建议参考 Microchip Technology
Inc. 的英文原版文档。

本出版物中所述的器件应用信息及其他类似内容仅为您提供便
利，它们可能由更新之信息所替代。确保应用 符合 技术 规范，

是您自身应负的责任。Microchip对这些信息不作任何明示或
暗示、书面或口头、法定或其他形式的声明或担保，包括但不
限于针对其使用情况、质量、性能、适销性或特定用途的适用

性的声明或担保。 Microchip 对因这些信息及使用这些信息而
引起的后果不承担任何责任。如果将 Microchip 器件用于生命
维持和 / 或生命安全应用，一切风险由买方自负。买方同意在

由此引发任何一切伤害、索赔、诉讼或费用时，会维护和保障
Microchip 免于承担法律责任，并加以赔偿。在 Microchip 知识

产权保护下，不得暗中或以其他方式转让任何许可证。

商标

Microchip 的名称和徽标组合、 Microchip 徽标、 Accuron、
dsPIC、 K

EELOQ、 KEELOQ 徽标、 microID、 MPLAB、 PIC、

PICmicro、 PICSTART、 PRO MATE、 PowerSmart、 rfPIC

和 SmartShunt 均为 Microchip Technology Inc. 在美国和其他
国家或地区的注册商标。

AmpLab、 FilterLab、 Linear Active Thermistor、 Migratable
Memory、 MXDEV、 MXLAB、 PS 徽标、 SEEVAL、

SmartSensor 和 The Embedded Contr ol Solutions Company
均为 Microchip Technology Inc. 在美国的注册商标。

Analog-for-the-Digital Age、 Application Maestro、
CodeGuard、 dsPICDEM、 dsPICDEM.net、 dsPICworks、

ECAN、 ECONOMONITOR、 FanSense、 FlexROM、
fuzzyLAB、 In-Circuit Serial Programming、 ICSP、 ICEPIC、

Mindi、 MiWi、 MPASM、 MPLAB Certified 徽标、 MPLIB、
MPLINK、 PICkit、 PICDEM、 PICDEM.net、 PICLAB、
PICtail、 PowerCal、 PowerInfo、 PowerMate、 PowerTool、

REAL ICE、 rfLAB、 rfPICDEM、 Select Mode、 Smart
Serial、 Smart Tel、 Total Endurance、 UNI/O、 WiperLock 和

ZENA 均为 Microchip Technology Inc. 在美国和其他国家或地

区的商标。
SQTP 是 Microchip Technology Inc. 在美国的服务标记。

在此提及的所有其他商标均为各持有公司所有。
© 2007, Microchip Technology Inc. 版权所有。

Microchip
Gresham

晶圆生产厂均于通过了
与
片机外设、非易失性存储器和模拟产品方面的质量体系流程均符合

ISO/TS-16949:2002

的质量体系也已通过了

位于美国亚利桑那州

及位于加利福尼亚州

®

dsPIC

数字信号控制器、

Chandler和Tempe

Mountain View

ISO/TS-16949:2002

KEELOQ

。此外，

Microchip

ISO 9001:2000

、位于俄勒冈州

的全球总部、设计中心和

认证。公司在

®

跳码器件、串行

在开发系统的设计和生产方面

认证。

PIC

EEPROM

®

单片机

、单

DS39755A_CN 第 ii 页 初稿  2007 Microchip Technology Inc.

PIC18F2423/2523/4423/4523

采用 12 位 A/D 和纳瓦技术的

28/40/44 引脚增强型闪存单片机

外设特点：

• 最多 13 路通道的 12 位模数转换器模块 （A/D）：

- 自动采样功能

- 可在休眠模式下进行转换

• 带有输入多路选择的双模拟比较器

• 高灌 / 拉电流：25 mA/25 mA

• 3 个可编程外部中断

• 4 个输入电平变化中断

• 多达两个捕捉 / 比较 /PWM（CCP）模 块 ，一 个具有

自动关闭的功能 （28 引脚器件）

• 增强型捕捉 / 比较 /PWM（ECCP）模块 （ 仅限 40/44

引脚器件）：

-1、 2 或 4 路 PWM 输出

- 可选择极性

- 可编程死区时间

- 自动关闭和自动重启

• 主同步串行口 （Master Synchronous Serial Port，

MSSP）模块，支持 3 线 SPI （所有 4 种模式）和

2

I

C™ 主 / 从模式

• 增强型 USART 模块：

- 支持 RS-485、 RS-232 和 LIN 1.2

- 使用内部振荡器模块的 RS-232 工作模式 （无

需外部晶振）

- 检测到起始位自动唤醒

- 自动波特率检测

功耗管理模式：

• 运行：CPU 工作，外设打开

• 空闲：CPU 不工作，外设打开

• 休眠：CPU 不工作，外设关闭

• 空闲模式时电流可降至 5.8 µA （典型值）

• 休眠模式时电流可降至 0.1 µA （典型值）

• Timer1振荡器： 1.8 µA， 32 kHz， 2V

• 看门狗定时器： 2.1 µA

• 双速振荡器启动

灵活的振荡器结构：

• 4 种晶振模式，频率最高为 25 MHz

• 4 倍频锁相环（Phase Lock Loop， PLL）（ 可用于

晶振和内部振荡器）

• 两种外部 RC 模式，频率最高为 4 MHz

• 两种外部时钟模式，频率最高为 25 MHz

• 内部振荡器模块：

-8个可由用户选择的频率，从 31 kHz 到 8MHz

- 当与 PLL 结合使用时可提供较宽的时钟频率范
围，从 31 kHz 到 32 MHz

- 用户可对该电路进行调节以补偿频率漂移

• 辅助振荡器使用 Timer1 （工作频率为 32 kHz）

• 故障保护时钟监视器：

- 当外部时钟停止工作时自动切换到内部振荡器

单片机特性：

• 优化的 C 编译器架构：

- 为优化可重入代码而设计的可选的扩展指令集

• 可进行100,000次擦写操作的增强型闪存程序存储器

（典型值）

• 可进行 1,000,000 次擦写操作的数据 EEPROM存储

器 （典型值）

• 闪存 / 数据 EEPROM 保存时间：100 年（典型值）

• 可在软件控制下自编程

• 中断优先级

• 8 x 8 单周期硬件乘法器

• 扩展型看门狗定时器 （Watchdog Timer， WDT）：

- 可编程周期从 4ms到 131s

• 通过两个引脚进行单电源在线串行编程 （In-Circuit

Serial Programming™， ICSP™）

• 通过两个引脚进行在线调试 （In-Circuit Debug，

ICD）

• 工作电压范围：2.0V 到 5.5V

• 可编程 16 级高 / 低压检测 （High/Low-Voltage

Detection， HLVD）模块：

- 支持高 / 低压检测中断

• 可编程欠压复位 （Brown-out Reset， BOR）：

- 带软件使能选项

程序存储器 数据存储器

器件

PIC18F2423 16K 8192 768 256 25 10 2/0
PIC18F2523 32K 16384 1536 256 25 10 2/0
PIC18F4423 16K 8192 768 256 36 13 1/1
PIC18F4523 32K 16384 1536 256 36 13 1/1

 2007 Microchip Technology Inc. 初稿 DS39755A_CN 第 1 页

闪存

（字节）单字指令数

SRAM

（字节）

EEPROM

（字节）

I/O

12 位

A/D

（通道）

CCP/

ECCP

（PWM）

MSSP

主控

SPI

2

C™

I

有有
有有
有有
有有

比较器

EUSART

121/3
121/3
121/3
121/3

8/16 位
定时器

PIC18F2423/2523/4423/4523

引脚示意图

28 引脚 PDIP 和 SOIC

28 引脚 QFN

RA2/AN2/V

RA5/AN4/SS

(1)

MCLR/VPP/RE3

RA0/AN0
RA1/AN1

REF-/CVREF

RA3/AN3/VREF+

RA4/T0CKI/C1OUT

/HLVDIN/C2OUT

OSC1/CLKI

OSC2/CLKO

RC0/T1OSO/T13CKI

RC1/T1OSI/CCP2

RC3/SCK/SCL

V

(3)

/RA7

(3)

/RA6

RC2/CCP1

PIC18F2523

RB7/KBI3/PGD

28
27
26
25
24
23
22
21
20
19
18
17
16
15

RB6/KBI2/PGC

RB5/KBI1/PGM

RB4KBI0/AN11

RB7/KBI3/PGD
RB6//KBI2/PGC
RB5/KBI1/PGM
RB4/KBI0/AN11
RB3/AN9/CCP2
RB2/INT2/AN8
RB1/INT1/AN10

RB0/INT0/FLT0/AN12
V

DD

VSS
RC7/RX/DT
RC6/TX/CK
RC5/SDO
RC4/SDI/SDA

(2)

1
2
3
4
5
6
7

SS

(2)

8
9
10
11
12
13
14

RA1/AN1

RA0/AN0

PIC18F2423

/VPP/RE3

MCLR

RA2/AN2/VREF-/CVREF

RA5/AN4/SS

RA4/T0CKI/C1OUT

/HLVDIN/C2OUT

OSC1/CLKI

OSC2/CLKO

RA3/AN3/VREF+

V

(3)

/RA7

(3)

/RA6

232425262728

1
2
3

PIC18F2423

4

SS

PIC18F2523

5
6
7

8

9

(2)

RC1/T1OSI/CCP2

RC0/T1OSO/T13CKI

1011

RC2/CCP1

1213 14

RC3/SCK/SCL

RC5/SDO

RC6/TX/CK

RC4/SDI/SDA

21
20
19
18
17
16
15

RB3/AN9/CCP2
RB2/INT2/AN8
RB1/INT1/AN10
RB0/INT0/FLT0/AN12
V

DD

VSS
RC7/RX/DT

(2)

22

注 1： 建议将 QFN 封装器件底部的焊垫连接到 VSS。

2： RB3 是与 CCP2 复用的备用引脚。
3： OSC1/CLKI 和 OSC2/CLKO 仅在某些振荡器模式下，并且这两个引脚不用作数字 I/O 引脚时才可用。更多

信息，请参见第 2.0 节 “振荡器配置”。

DS39755A_CN 第 2 页 初稿  2007 Microchip Technology Inc.

引脚示意图（续）

40 引脚 PDIP

PIC18F2423/2523/4423/4523

44 引脚 TQFP

RA2/AN2/V

RA4/T0CKI/C1OUT

RA5/AN4/SS

OSC2/CLKO

RC0/T1OSO/T13CKI

RC1/T1OSI/CCP2

MCLR/VPP/RE3

RA0/AN0
RA1/AN1

REF-/CVREF

RA3/AN3/VREF+

/HLVDIN/C2OUT

RE0/RD

RE1/WR

RE2/CS

OSC1/CLKI

(2)
(2)

RC2/CCP1/P1A

RC3/SCK/SCL

RD0/PSP0
RD1/PSP1

/AN5
/AN6
/AN7

V

DD

VSS
/RA7
/RA6

1
2
3
4
5
6
7
8
9
10
11
12
13
14

RC6/TX/CK

RC5/SDO

15
16
17
18
19
20

RC4/SDI/SDA

RD3/PSP3

(1)

RD2/PSP2

RD1/PSP1

RD0/PSP0

PIC18F4423

RC3/SCK/SCL

40
39
38
37
36
35
34
33
32
31
30
29

PIC18F4523

28
27
26
25
24
23
22
21

(1)

NC

RC2/CCP1/P1A

RC1/T1OSI/CCP2

RB7/KBI3/PGD
RB6/KBI2/PGC

RB5/KBI1/PGM
RB4/KBI0/AN11
RB3/AN9/CCP2
RB2/INT2/AN8

RB1/INT1/AN10
RB0/INT0/FLT0/AN12

DD

V
VSS
RD7/PSP7/P1D
RD6/PSP6/P1C

RD5/PSP5/P1B
RD4/PSP4
RC7/RX/DT
RC6/TX/CK
RC5/SDO
RC4/SDI/SDA
RD3/PSP3
RD2/PSP2

(1)

15

RB5/KBI1/PGM

38

39

1819202122

16

17

/VPP/RE3

RB7/KBI3/PGD

RB6/KBI2/PGC

MCLR

363435

37

33
32
31
30
29

28
27
26
25
24
23

RA1/AN1

RA0/AN0

REF-/CVREF

RA3/AN3/VREF+

RA2/AN2/V

NC
RC0/T1OSO/T13CKI
OSC2/CLKO
OSC1/CLKI

SS

V
VDD
RE2/CS/AN7
RE1/WR
RE0/RD
RA5/AN4/SS
RA4/T0CKI/C1OUT

(2)

/RA6

(2)

/RA7

/AN6

/AN5

/HLVDIN/C2OUT

RC7/RX/DT

RD4/PSP4
RD5/PSP5/P1B
RD6/PSP6/P1C
RD7/PSP7/P1D

RB0/INT0/FLT0/AN12

RB1/INT1/AN10

RB2/INT2/AN8

RB3/AN9/CCP2

V
VDD

4443424140

1
2
3
4

PIC18F4423

SS

(1)

5
6
7
8
9
10
11

121314

NC

PIC18F4523

NC

RB4/KBI0/AN11

注 1： RB3 是与 CCP2 复用的备用引脚。

2： OSC1/CLKI 和 OSC2/CLKO 仅在某些振荡器模式下，并且这两个引脚不用作数字 I/O 引脚时才可用。更多

信息，请参见第 2.0 节 “振荡器配置”。

 2007 Microchip Technology Inc. 初稿 DS39755A_CN 第 3 页

PIC18F2423/2523/4423/4523

引脚示意图（续）

44 引脚 QFN

(1)

RC7/RX/DT

RD4/PSP4

RD5/PSP5/P1B
RD6/PSP6/P1C
RD7/PSP7/P1D

RB0/INT0/FLT0/AN12

RB1/INT1/AN10

RB2/INT2/AN8

V
VDD
VDD

(2)

RC6/TX/CK

RC5/SDO

RC4/SDI/SDA

RD3/PSP3

RD2/PSP2

RD1/PSP1

RD0/PSP0

RC3/SCK/SCL

RC2/CCP1/P1A

RC1/T1OSI/CCP2

RC0/T1OSO/T13CKI

15

16

RB6/KBI2/PGC

RB5/KBI1/PGM

38

39

37

1819202122

17

RA0/AN0

/VPP/RE3

RB7/KBI3/PGD

MCLR

363435

RA1/AN1

33
32
31
30
29
28
27
26
25
24

23

REF+

REF-/CVREF

RA3/AN3/V

RA2/AN2/V

OSC2/CLKO
OSC1/CLKI

SS

V
VSS
VDD
VDD
RE2/CS/AN7
RE1/WR
RE0/RD
RA5/AN4/SS
RA4/T0CKI/C1OUT

(3)

/RA6

(3)

/RA7

/AN6

/AN5

/HLVDIN/C2OUT

4443424140

1
2
3
4
5

SS

6
7
8
9
10
11

121314

(2)

RB3/AN9/CCP2

PIC18F4423
PIC18F4523

NC

RB4/KBI0/AN11

注 1： 建议将 QFN 封装器件底部的焊垫连接到 VSS。

2： RB 3 是与 CCP2 复用的备用引脚。
3： OSC1/CLKI 和 OSC2/CLKO 仅在某些振荡器模式下，并且这两个引脚不用作数字 I/O 引脚时才可用。更多

信息，请参见第 2.0 节“振荡器配置”。

DS39755A_CN 第 4 页 初稿  2007 Microchip Technology Inc.

PIC18F2423/2523/4423/4523

目录

1.0 器件概述 .......................................................................................................................................................................................7

2.0 振荡器配置 ................................................................................................................................................................................. 23

3.0 功耗管理模式..............................................................................................................................................................................33

4.0 复位 ............................................................................................................................................................................................ 41

5.0 存储器构成 ................................................................................................................................................................................. 53

6.0 闪存程序存储器 .......................................................................................................................................................................... 73

7.0 数据 EEPROM 存储器 ................................................................................................................................................................ 83

8.0 8 x 8 硬件乘法器......................................................................................................................................................................... 89

9.0 中断 ............................................................................................................................................................................................ 91

10.0 I/O 端口 .................................................................................................................................................................................... 105

11.0 Timer0 模块 .............................................................................................................................................................................. 123

12.0 Timer1 模块 .............................................................................................................................................................................. 127

13.0 Timer2 模块 .............................................................................................................................................................................. 133

14.0 Timer3 模块 .............................................................................................................................................................................. 135

15.0 捕捉 / 比较 /PWM （CCP）模块............................................................................................................................................... 139

16.0 增强型捕捉 / 比较 /PWM （ECCP）模块 ................................................................................................................................. 147

17.0 主同步串行口 （MSSP）模块 .................................................................................................................................................. 161

18.0 增强型通用同步 / 异步收发器 （ EUSART）..............................................................................................................................205

19.0 12 位模数转换器 （A/D）模块.................................................................................................................................................. 227

20.0 比较器模块 ...............................................................................................................................................................................237

21.0 比较器参考电压模块................................................................................................................................................................. 243

22.0 高 / 低压检测 （HLVD）............................................................................................................................................................ 247

23.0 CPU 的特殊功能 ....................................................................................................................................................................... 253

24.0 指令集汇总 ...............................................................................................................................................................................271

25.0 开发支持 ................................................................................................................................................................................... 321

26.0 电气特性 ...................................................................................................................................................................................325

27.0 直流和交流特性图表 .................................................................................................................................................................363

28.0 封装信息 ...................................................................................................................................................................................365

附录 A：版本历史 ........................................................................................................................................................................ 373

附录 B：器件差异 ........................................................................................................................................................................ 373

附录 C：转换注意事项 .................................................................................................................................................................374

附录 D： 从低档器件移植到增强型器件 ........................................................................................................................................ 374

附录 E： 从中档器件移植到增强型器件 ........................................................................................................................................ 375

附录 F： 从高档器件移植到增强型器件 ........................................................................................................................................ 375

索引 ............................................................................................................................................ ...................................................... 377

Microchip 网站.................................................................................................................................................................................... 387

变更通知客户服务 ..............................................................................................................................................................................387

客户支持............................................................................................................................................................................................. 387

读者反馈表 ......................................................................................................................................................................................... 388

PIC18F2423/2523/4423/4523 产品标识体系 ..................................................................................................................................... 389

 2007 Microchip Technology Inc. 初稿 DS39755A_CN 第 5 页

PIC18F2423/2523/4423/4523

致客户

我们旨在提供最佳文档供客户正确使用 Microchip 产品。为此，我们将不断改进出版物的内容和质量，使之更好地满足您的要求。

出版物的质量将随新文档及更新版本的推出而得到提升。
如果您对本出版物有任何问题和建议，请通过电子邮件联系我公司 TRC 经理，电子邮件地址为 [e-mail]，或将本

数据手册后附的 《读者反馈表》传真到 86-21-5407 5066。我们期待您的反馈。

最新数据手册

欲获得本数据手册的最新版本，请查询我公司的网站：

http://www.microchip.com

查看数据手册中任意一页下边角处的文献编号即可确定其版本。文献编号中数字串后的字母是版本号，例如：DS30000A是DS30000
的 A 版本。

勘误表

现有器件可能带有一份勘误表，描述了实际运行与数据手册中记载内容之间存在的细微差异以及建议的变通方法。一旦我们了解到
器件 / 文档存在某些差异时，就会发布勘误表。勘误表上将注明其所适用的硅片版本和文件版本。

欲了解某一器件是否存在勘误表，请通过以下方式之一查询：

• Microchip 网站 http://www.microchip.com

• 当地 Microchip 销售办事处（见最后一页）

在联络销售办事处时，请说明您所使用的器件型号、硅片版本和数据手册版本 （包括文献编号）。

客户通知系统

欲及时获知 Microchip 产品的最新信息，请到我公司网站 www.microchip.com 上注册。

DS39755A_CN 第 6 页 初稿  2007 Microchip Technology Inc.

PIC18F2423/2523/4423/4523

1.0 器件概述

本文档涉及以下器件的具体信息：

• PIC18F2423

• PIC18F2523

• PIC18F4423

• PIC18F4523

该系列具备所有 PIC18 单片机固有的优点，即以实惠的
价格提供出色的计算性能，以及高耐用性的增强型闪存

程序存储器。除了这些优点之外， PIC18F2423/2523/
4423/4523 系列还增强了器件设计，使得该系列单片机

成为许多高性能以及功耗敏感应用的明智选择。

1.1 新的内核特性

1.1.1 纳瓦技术

PIC18F2423/2523/4423/4523 系列的所有器件具有一

系列能显著降低工作时的功耗的功能。主要包含以下几
项：

• 备用运行模式：通过将 Timer1 或内部振荡器模块

作为单片机时钟源，可使代码执行时的功耗降低大

约 90%。

• 多种空闲模式：单片机还可在其 CPU 内核禁止而

外设仍然工作的情况下工作。处于这些状态时，功
耗能降得更低，只有正常工作时的 4%。

• 动态模式切换：在器件工作期间可由用户代码调

用功耗管理模式，允许用户将节能的理念融入到他
们的应用软件设计中。

• 关键模块低功耗：Timer1 和看门狗定时器模块的

功耗需求可降至最小。具体数值请参见第 26.0 节

“电气特性”。

1.1.2 多个振荡器选项和特性

PIC18F2423/2523/4423/4523 系列的所有器件可提供
10个不同的振荡器选项，使用户在开发应用硬件时有很

大的选择范围。这些选项包括：

•4种晶振模式，使用晶振或陶瓷谐振器。

• 两种外部时钟模式，提供使用两个引脚 （振荡器

输入引脚和四分频时钟输出引脚）或一个引脚

（振荡器输入引脚，四分频时输出引脚重新分配为

通用 I/O 引脚）的选项。

• 两种外部 RC 振荡器模式，具有与外部时钟模式相

同的引脚选项。

• 一个内部振荡器模块，它提供一个 8MHz的时钟源
和一个 INTRC 时钟源 （近似值为 31 kHz），并有

6 种时钟频率可供用户选择 （从 125 kHz 到
4MHz），总共 8 种时钟频率。此选项可以空出两
个振荡器引脚作为额外的通用 I/O 引脚。

• 一个锁相环（PLL）倍频器，可在高速晶振和内部

振荡器模式下使用，使来自 HS 时钟源的时钟速度
最高达到 40 MHz。 PLL 和内部振荡器配合使用，
可以向用户提供频率 范围从 31 kHz 到 32 MHz 的时
钟速度选择，而且不需要使用外部晶振或时钟电
路。

除了可用作时钟源外，内部振荡器模块还提供了一个稳
定的参考源，为此系列器件增加了以下功能以使器件更
可靠地工作：

• 故障保护时钟监视器：该部件持续监视主时钟源，
将其与内部振荡器提供的参考信号作比较。如果时
钟发生了故障，单片机会将时钟源切换到内部振荡
器模块，使器件可继续工作或安全地关闭应用。

• 双速启动：该功能允许在上电复位或从休眠模式唤
醒时将内部振荡器用作时钟源，直到主时钟源可用
为止。

 2007 Microchip Technology Inc. 初稿 DS39755A_CN 第 7 页

PIC18F2423/2523/4423/4523

1.2 其他特殊功能

• 12 位 A/D 转换器 ：该模块具备可编程采集时间，

从而不必在选择通道和启动转换之间等待一个采样
周期，因而减少了代码开销。

• 存储器耐用性：程序存储器和数据 EEPROM 的增

强型闪存单元经评测，可以耐受数万次擦写，程序
存储器高达 100,000 次， EEPROM 高达
1,000,000 次。在不刷新的情况下，数据保存时间
保守地估计在 40 年以上。

• 自编程能力：这些器件能在内部软件控制下写入各

自的程序存储器空间。通过使用受保护的引导区

（位于程序存储器的顶端）中的自举程序，可创建

能在现场进行自我更新的应用程序。

• 扩展指令集：PIC18F2423/2523/4423/4523系列
在 PIC18 指令集的基础上进行了可选择的扩展，
添加了 8 条新指令和变址寻址模式。此扩展可以
使用一个器件配置选项使能，它是为优化可重入应
用程序代码而特别设计的，这些代码原来是使用高
级语言 （如 C 语言）开发的。

• 增强型 CCP 模块 ：在 PWM 模式下，该模块提供用
于控制半桥或全桥驱动器的 1、 2 或 4 路调制输
出。其他功能包括自动关闭，用于在中断或其他条
件下禁止 PWM 输出；自动重启，一旦条件清除后
重新激活输出。

• 增强型可寻址 USART：该串行通信模块可进行标
准的 RS-232 通信并支持 LIN 总线协议。其他增强

功能包括自动波特率检测和分辨率更高的 16 位波
特率发生器。当单片机使用内部振荡器模块时，
EUSART 为与外界对话的应用提供稳定的通信方
式，而无需使用外部晶振也无需额外的功耗。

• 扩展型看门狗定时器 （WDT）：该增强型版本增
加了一个 16 位预分频器，可以提供在工作电压和

温度变化时保持稳定的扩展超时范围。超时周期的
具体数值请参见第 26.0 节“电气特性”。

1.3 系列中各成员的详细说明

PIC18F2423/2523/4423/4523 系列器件具有 28 引脚和
40/44 引脚封装形式。图 1-1 和图 1-2 分别为这两类器

件的框图。

这两类器件在以下五个方面存在差异：

1. 闪存程序存储器 （PIC18F2423/4423 器件为
16 KB， PIC18F2523/4523 器件为 32 KB）。

2. A/D 通道 （28 引脚器件有 10 路， 40/44 引脚
器件有 13 路）。

3. I/O 端口 （28 引脚器件有 3 个双向端口， 40/44
引脚器件有 5 个双向端口）。

4. CCP和增强型 CCP 实现（28 引脚器 件有 2 个

标准的 CCP 模块， 40/44 引脚器件有 1 个标准
的 CCP 模块和 1 个 ECCP 模块）。

5. 并行从动端口 （仅存在于 40/44 引脚器件）。

本系列器件的所有其他功能都是相同的。表 1-1 总结了
这些功能。

表 1-2 和表 1-3 给出了本系列中所有器件的引脚说明。
PIC18F2423/2523/4423/4523 系列器件仅提供低压器

件，用 “LF”表示 （如 PIC18LF2423），其工作电压
VDD 范围为 2.0V 到 3.6V。

DS39755A_CN 第 8 页 初稿  2007 Microchip Technology Inc.

PIC18F2423/2523/4423/4523

表 1-1： 器件特性

特性

工作频率

程序存储器 （字节数）

程序存储器 （指令数）

数据存储器 （字节数）
数据 EEPROM 存储器 （字节数）

中断源
I/O端口 端口 A, B, C, (E) 端口 A, B, C, (E) 端口 A, B, C, D, E 端口 A, B, C, D, E

定时器

捕捉 / 比较 /PWM 模块
增强型捕捉 / 比较 /PWM 模块
串行通信 MSSP 和增强型 USART MSSP 和增强型 USART MSSP和增强型 USART MSSP 和增强型 USART

并行通信 （PSP）无无有有
12 位模数转换模块 10 路输入通道 10 路输入通道 13 路输入通道 13 路输入通道

复位 （和延时） POR、 BOR、

可编程高 / 低压检测 有有有有

可编程欠压复位 有有有有

指令集 75 条指令；使能了扩展指

封装 28 引脚 PDIP

PIC18F2423 PIC18F2523 PIC18F4423 PIC18F4523

DC – 40 MHz DC – 40 MHz DC – 40 MHz DC – 40 MHz

16384 32768 16384 32768

8192 16384 8192 16384

768 1536 768 1536
256 256 256 256

19 19 20 20

4444
2211
0011

RESET 指令、

堆栈满、堆栈

下溢 （PWRT和 OST）、

（可选）和 WDT

MCLR

令集后总共为 83 条指令

28 引脚 SOIC

28 引脚 QFN

POR、 BOR、

RESET 指令、

堆栈满、堆栈

下溢 （PWRT 和 OST）、

MCLR （可选）和 WDT

75条指令；使能了扩展指

令集后总共为 83 条指令

28 引脚 PDIP
28 引脚 SOIC

28 引脚 QFN

POR、 BOR、

RESET 指令、

堆栈满、堆栈

下溢 （PWRT和 OST）、

MCLR （可选）和 WDT

75 条指令；使能了扩展指

令集后总共为 83 条指令

40 引脚 PDIP
44 引脚 QFN

44 引脚 TQFP

下溢 （PWRT和 OST）、

MCLR （可选）和 WDT

75 条指令；使能了扩展指

令集后总共为 83 条指令

POR、 BOR、

RESET 指令、

堆栈满、堆栈

40 引脚 PDIP

44 引脚 QFN

44 引脚 TQFP

 2007 Microchip Technology Inc. 初稿 DS39755A_CN 第 9 页

PIC18F2423/2523/4423/4523

图 1-1： PIC18F2423/2523（28 引脚）框图

表指针 <21>

递增 / 递减逻辑

21

地址锁存器

程序存储器

（16/32KB）

数据锁存器

指令总线 <16>

(3)

OSC1

(3)

OSC2

T1OSI

T1OSO

(2)

MCLR

V

VDD,

SS

20

8

内部

振荡器

模块

INTRC

振荡器

8 MHz

振荡器

单电源

编程
在线

调试器

PCLATH

PCLATU

PCU

程序计数器

31 级堆栈

STKPTR

表锁存器

ROM 锁存器

IR

指令

译码与

控制

数据总线 <8>

8

PCH PCL

状态机

控制信号

上电延时

定时器
振荡器

起振定时器

上电
复位

看门狗

定时器

欠压
复位

故障保护

时钟监视器

8

数据锁存器

数据存储器

（3.9KB）

地址锁存器

12

数据地址 <12>

BSR

4

FSR0
FSR1
FSR2

递增/递

减逻辑

地址
译码

12

4

快速操作

存储区

12

PORTA

PORTB

RA0/AN0
RA1/AN1
RA2/AN2/VREF-/CVREF
RA3/AN3/VREF+

RA4/T0CKI/C1OUT

RA5/AN4/SS
OSC2/CLKO
OSC1/CLKI

/HLVDIN/C2OUT

(3)

/RA6

(3)

/RA7

RB0/INT0/FLT0/AN12
RB1/INT1/AN10
RB2/INT2/AN8
RB3/AN9/CCP2

(1)

RB4/KBI0/AN11
RB5/KBI1/PGM
RB6/KBI2/PGC
RB7/KBI3/PGD

8

PRODLPRODH

BITOP

3

8

8 x 8 乘法器

W

8

PORTC

8

8

RC0/T1OSO/T13CKI
RC1/T1OSI/CCP2

(1)

RC2/CCP1
RC3/SCK/SCL
RC4/SDI/SDA
RC5/SDO

8

8

RC6/TX/CK
RC7/RX/DT

ALU<8>

8

高精度

带隙

参考源

PORTE

MCLR/VPP/RE3

(2)

BOR

HLVD

数据

EEPROM

CCP1

CCP2

MSSP

Timer2Timer1 Timer3Timer0

EUSART比较器

12 位

ADC

注 1： 当配置位 CCP2MX 置 1 时， CCP2 与 RC1 复用；而当 CCP2MX 清零时， CCP2 与 RB3 复用。

2： 只有在禁止 MCLR
3： OSC1/CLKI 和 OSC2/CLKO 仅在某些振荡器模式下，并且这两个引脚不用作数字 I/O 引脚时才可用。

更多信息，请参见第 2.0 节 “振荡器配置”。

功能时， RE3 才可用。

DS39755A_CN 第 10 页 初稿  2007 Microchip Technology Inc.

PIC18F2423/2523/4423/4523

图 1-2： PIC18F4423/4523 （40/44 引脚）框图

表指针 <21>

递增 / 递减逻辑

21

地址锁存器

程序存储器

（16/32KB）

数据锁存器

指令总线 <16>

20

8

PCLATH

PCLATU

PCU

程序计数器

31 级堆栈

STKPTR

表锁存器

ROM 锁存器

IR

指令

译码与

控制

数据总线 <8>

8

PCH PCL

状态机

控制信号

PORTA

8

数据锁存器

数据存储器

（3.9KB）

地址锁存器

12

4

BSR

数据地址 <12>

12

快速操作

FSR0

存储区

FSR1
FSR2

递增/递

减逻辑

地址
译码

4

12

PORTB

PORTC

RA0/AN0
RA1/AN1
RA2/AN2/VREF-/CVREF
RA3/AN3/VREF+
RA4/T0CKI/C1OUT
RA5/AN4/SS
OSC2/CLKO
OSC1/CLKI

/HLVDIN/C2OUT

(3)

/RA6

(3)

/RA7

RB0/INT0/FLT0/AN12
RB1/INT1/AN10
RB2/INT2/AN8
RB3/AN9/CCP2

(1)

RB4/KBI0/AN11
RB5/KBI1/PGM
RB6/KBI2/PGC
RB7/KBI3/PGD

RC0/T1OSO/T13CKI
RC1/T1OSI/CCP2

(1)

RC2/CCP1/P1A
RC3/SCK/SCL

RC4/SDI/SDA

8

RC5/SDO
RC6/TX/CK
RC7/RX/DT

PRODLPRODH

OSC1

OSC2

T1OSI

T1OSO

MCLR

VDD,

V

BOR

HLVD

8 x 8 乘法器

3

8

带隙

W

8
ALU<8>

8

8

12 位

ADC

BITOP

(3)

(3)

(2)

SS

内部

振荡器

模块

INTRC

振荡器

8 MHz

振荡器

单电源

编程
在线

调试器

数据

EEPROM

ECCP1

CCP2

上电延时

定时器
振荡器

起振定时器

上电
复位

看门狗

定时器

欠压
复位

故障保护

时钟监视器

MSSP

高精度

参考源

Timer2Timer1 Timer3Timer0

EUSART比较器

8

8

8

PORTD

PORTE

注 1： 当配置位 CCP2MX置 1 时， CCP2 与 RC1 复用；而当 CCP2MX 清零时， CCP2 与 RB3 复用。

2： 只有在禁止 MCLR

功能时， RE3 才可用。

3： OSC1/CLKI 和 OSC2/CLKO 仅在某些振荡器模式下，并且这两个 引脚不用作数字 I/O 引脚时才可用。

更多信息，请参见第 2.0 节“振荡器配置”。

RD0/PSP0

:RD4/PSP4
RD5/PSP5/P1B
RD6/PSP6/P1C
RD7/PSP7/P1D

RE0/RD/AN5
RE1/WR/AN6
RE2/CS/AN7
MCLR/VPP/RE3

(2)

 2007 Microchip Technology Inc. 初稿 DS39755A_CN 第 11 页

PIC18F2423/2523/4423/4523

表 1-2： PIC18F2423/2523 引脚说明

引脚号

引脚名称

/VPP/RE3

MCLR

MCLR
VPP
RE3

OSC1/CLKI/RA7

OSC1
CLKI
RA7

OSC2/CLKO/RA6

OSC2
CLKO
RA6

图注： TTL = TTL 兼容输入 CMOS = CMOS 兼容输入或输出

ST = CMOS 电平的施密特触发器输入 I=输入
O=输出 P=电源

注 1： 当配置位 CCP2MX 置 1 时，对 CCP2 使用默认引脚分配。

2： 当配置位 CCP2MX 清零时，对 CCP2 使用备用引脚分配。

PDIP,
SOIC

126

96

10 7

QFN

引脚类型缓冲器

类型

I

ST

P

I

ST

I

ST

I

CMOS

I/O

TTL

O

—

O

—

I/O

TTL

说明

主复位 （输入）或编程电压 （输入）。

主复位输入。此引脚为低电平时，器件复位。
编程电压输入。
数字输入。

振荡器晶振或外部时钟输入。

振荡器晶振或外部时钟源输入。
在 RC 模式下带 ST 缓冲器，否则带 CMOS 缓冲器。
外部时钟源输入。总是与 OSC1 引脚功能复用。

（见相关的 OSC1/CLKI 和 OSC2/CLKO引脚信息。）

通用 I/O 引脚。

振荡器晶振或时钟输出。

振荡器晶振输出。在晶振模式下，该引脚与晶振或谐振器相
连。

在 RC 模式下， OSC2 引脚输出 CLKO 信号，该信号是
OSC1引脚上信号的4分频，该频 率等于指令周期的倒数。
通用 I/O 引脚。

DS39755A_CN 第 12 页 初稿  2007 Microchip Technology Inc.

PIC18F2423/2523/4423/4523

表 1-2： PIC18F2423/2523 引脚说明 （续）

引脚号

引脚名称

RA0/AN0

RA0
AN0

RA1/AN1

RA1
AN1

RA2/AN2/V

RA2
AN2
VREF­CV

RA3/AN3/V

RA3
AN3
V

RA4/T0CKI/C1OUT

RA4
T0CKI
C1OUT

RA5/AN4/SS
C2OUT

RA5
AN4
SS
HLVDIN

C2OUT
RA6
RA7

图注： TTL = TTL 兼容输入 CMOS = CMOS 兼容输入或输出

注 1： 当配置位 CCP2MX 置 1 时，对 CCP2 使用默认引脚分配。

REF-/CVREF

REF

REF+

REF+

/HLVDIN/

ST = CMOS 电平的施密特触发器输入 I=输入
O=输出 P=电源

2： 当配置位 CCP2MX 清零时，对 CCP2 使用备用引脚分配。

PDIP,
SOIC

227

328

41

52

63

74

QFN

引脚类型缓冲器

类型

I/OITTL

模拟

I/OITTL

模拟

I/O

TTL

I

模拟

I

模拟

O

模拟

I/O

TTL

I

模拟

I

模拟

I/O

ST

I

ST

O

—

I/O

TTL

I

模拟

I

TTL

I

模拟

O

—

说明

PORTA 是双向 I/O 端口。

数字 I/O。
模拟输入 0。

数字 I/O。
模拟输入 1。

数字 I/O。

模拟输入 2。
A/D 参考电压 （低电压）输入。

比较器参考电压输出。

数字 I/O。

模拟输入 3。
A/D 参考电压 （高电压）输入。

数字 I/O。
Timer0 外部时钟输入。

比较器 1 的输出。

数字 I/O。

模拟输入 4。
SPI 从动选择输入。

高 / 低压检测输入。
比较器 2 的输出。

请参见 OSC2/CLKO/RA6 引脚信息。
请参见 OSC1/CLKI/RA7 引脚信息。

 2007 Microchip Technology Inc. 初稿 DS39755A_CN 第 13 页

PIC18F2423/2523/4423/4523

表 1-2： PIC18F2423/2523 引脚说明 （续）

引脚号

引脚名称

RB0/INT0/FLT0/AN12

RB0
INT0
FLT0
AN12

RB1/INT1/AN10

RB1
INT1
AN10

RB2/INT2/AN8

RB2
INT2
AN8

RB3/AN9/CCP2

RB3
AN9

(1)

CCP2

RB4/KBI0/AN11

RB4
KBI0
AN11

RB5/KBI1/PGM

RB5
KBI1
PGM

RB6/KBI2/PGC

RB6
KBI2
PGC

RB7/KBI3/PGD

RB7
KBI3
PGD

图注： TTL = TTL 兼容输入 CMOS = CMOS 兼容输入或输出

ST = CMOS 电平的施密特触发器输入 I=输入
O=输出 P=电源

注 1： 当配置位 CCP2MX 置 1 时，对 CCP2 使用默认引脚分配。

2： 当配置位 CCP2MX 清零时，对 CCP2 使用备用引脚分配。

PDIP,
SOIC

21 18

22 19

23 20

24 21

25 22

26 23

27 24

28 25

QFN

引脚类型缓冲器

类型

I/O

TTL

I

ST

I

ST

I

模拟

I/O

TTL

I

ST

I

模拟

I/O

TTL

I

ST

I

模拟

I/O

TTL

I

模拟

I/O

ST

I/O

TTL

I

TTL

I

模拟

I/O

TTL

I

TTL

I/O

ST

I/O

TTL

I

TTL

I/O

ST

I/O

TTL

I

TTL

I/O

ST

说明

PORTB 是双向 I/O 端口。 PORTB 在所有输入端都可软件编程
为内部弱上拉。

数字 I/O。

外部中断 0。
CCP1 的 PWM 故障输入。

模拟输入 12。

数字 I/O。

外部中断 1。
模拟输入 10。

数字 I/O。
外部中断 2。
模拟输入 8。

数字 I/O。
模拟输入 9。
捕捉 2 输入 / 比较 2 输出 /PWM 2 输出。

数字 I/O。
电平变化中断引脚。
模拟输入 11。

数字 I/O。
电平变化中断引脚。
低电压 ICSP™ 编程使能引脚。

数字 I/O。
电平变化中断引脚。

在线调试器和 ICSP 编程时钟引脚。

数字 I/O。
电平变化中断引脚。
在线调试器和 ICSP 编程数据引脚。

DS39755A_CN 第 14 页 初稿  2007 Microchip Technology Inc.

PIC18F2423/2523/4423/4523

表 1-2： PIC18F2423/2523 引脚说明 （续）

引脚号

引脚名称

RC0/T1OSO/T13CKI

RC0

T1OSO

T13CKI
RC1/T1OSI/CCP2

RC1

T1OSI

(2)

CCP2
RC2/CCP1

RC2

CCP1
RC3/SCK/SCL

RC3

SCK

SCL
RC4/SDI/SDA

RC4

SDI

SDA
RC5/SDO

RC5

SDO
RC6/TX/CK

RC6

TX

CK
RC7/RX/DT

RC7

RX

DT
RE3 — — — —

SS 8, 19 5, 16 P —

V
VDD 20 17 P —

图注： TTL = TTL 兼容输入 CMOS = CMOS 兼容输入或输出

ST = CMOS 电平的施密特触发器输入 I=输入
O=输出 P=电源

注 1： 当配置位 CCP2MX 置 1 时，对 CCP2 使用默认引脚分配。

2： 当配置位 CCP2MX 清零时，对 CCP2 使用备用引脚分配。

PDIP,
SOIC

11 8

12 9

13 10

14 11

15 12

16 13

17 14

18 15

QFN

引脚类型缓冲器

类型

I/O

ST

O

—

I

ST

I/O

ST

I

模拟

I/O

ST

I/O
I/OSTST

I/O

ST

I/O

ST

I/O

ST

I/O

ST

I

ST

I/O

ST

I/OOST

—

I/O

ST

O

—

I/O

ST

I/O

ST

I

ST

I/O

ST

说明

PORTC 是双向 I/O 端口。

数字 I/O。

Timer1 振荡器输出。
Timer1/Timer3 外部时钟输入。

数字 I/O。
Timer1 振荡器输入。

捕捉 2 输入 / 比较 2 输出 /PWM 2 输出。

数字 I/O。
捕捉 1 输入 / 比较 1 输出 /PWM 1 输出。

数字 I/O。

SPI 模式的同步串行时钟输入 / 输出。

2

C™ 模式的同步串行时钟输入 / 输出。

I

数字 I/O。
SPI 数据输入。

2

C 数据 I/O。

I

数字 I/O。
SPI 数据输出。

数字 I/O。
EUSART 异步发送。
EUSART 同步时钟（见 RX/DT 引脚信息）。

数字 I/O。
EUSART 异步接收。
EUSART 同步数据 （见 TX/CK 引脚信息）。

请参见 MCLR
逻辑和 I/O 引脚的参考地。
逻辑和 I/O 引脚的正电源。

/VPP/RE3 引脚信息。

 2007 Microchip Technology Inc. 初稿 DS39755A_CN 第 15 页

PIC18F2423/2523/4423/4523

表 1-3： PIC18F4423/4523 引脚说明

引脚名称

MCLR

/VPP/RE3
MCLR
VPP
RE3

OSC1/CLKI/RA7

OSC1
CLKI
RA7

OSC2/CLKO/RA6

OSC2
CLKO

RA6

图注： TTL = TTL 兼容输入 CMOS = CMOS 兼容输入或输出

ST = CMOS 电平的施密特触发器输入 I=输入
O=输出 P=电源

注 1： 当配置位 CCP2MX 置 1 时，对 CCP2 使用默认引脚分配。

2： 当配置位 CCP2MX 清零时，对 CCP2 使用备用引脚分配。

引脚号

PDIP QFN TQFP

11818

13 32 30

14 33 31

引脚类型缓冲器

类型

I

ST

P

I

ST

I

ST

I

CMOS

I/O

TTL

O

—

O

—

I/O

TTL

说明

主复位 （输入）或编程电压 （输入）。

主复位输入。此引脚为低电平时，器件 复位。
编程电压输入。
数字输入。

振荡器晶振或外部时钟输入。

振荡器晶振或外部时 钟源 输入 。
在 RC 模式下带 ST 缓冲器，否则为模拟。
外部时钟源输入。总是与 OSC1 引脚功能复用。

（见相关的 OSC1/CLKI 和 OSC2/CLKO 引脚信息。）

通用 I/O 引脚。

振荡器晶振或时钟输出。

振荡器晶振输出。在晶振模式下，该引脚与晶振或

谐振器相连。
在 RC 模式下， OSC2 引脚输出 CLKO 信号，该信号
是 OSC1 引脚上信号的 4 分频，该频率等于指令周期
的倒数。

通用 I/O 引脚。

DS39755A_CN 第 16 页 初稿  2007 Microchip Technology Inc.

PIC18F2423/2523/4423/4523

表 1-3： PIC18F4423/4523 引脚说明 （续）

引脚名称

RA0/AN0

RA0
AN0

RA1/AN1

RA1
AN1

RA2/AN2/V

RA3/AN3/V

RA4/T0CKI/C1OUT

RA5/AN4/SS
C2OUT

RA6
RA7

图注： TTL = TTL 兼容输入 CMOS = CMOS 兼容输入或输出

注 1： 当配置位 CCP2MX 置 1 时，对 CCP2 使用默认引脚分配。

REF-/CVREF

RA2
AN2
VREF-

REF

CV

REF+

RA3
AN3

REF+

V

RA4
T0CKI
C1OUT

/HLVDIN/

RA5
AN4
SS
HLVDIN
C2OUT

ST = CMOS 电平的施密特触发器输入 I=输入
O=输出 P=电源

2： 当配置位 CCP2MX 清零时，对 CCP2 使用备用引脚分配。

引脚号

PDIP QFN TQFP

21919

32020

42121

52222

62323

72424

引脚类型缓冲器

类型

I/OITTL

模拟

I/OITTL

模拟

I/O

TTL

I

模拟

I

模拟

O

模拟

I/O

TTL

I

模拟

I

模拟

I/O

I/O

ST

I

ST

O

—

TTL

I

模拟

I

TTL

I

模拟

O

—

说明

PORTA 是双向 I/O 端口。

数字 I/O。
模拟输入 0。

数字 I/O。
模拟输入 1。

数字 I/O。

模拟输入 2。
A/D 参考电压 （低电压）输入。

比较器参考电压输出。

数字 I/O。

模拟输入 3。
A/D 参考电压 （高电压）输入。

数字 I/O。
Timer0 外部时钟输入。

比较器 1 的输出。

数字 I/O。

模拟输入 4。
SPI 从动选择输入。

高 / 低压检测输入。
比较器 2 的输出。

请参见 OSC2/CLKO/RA6 引脚信息。
请参见 OSC1/CLKI/RA7 引脚信息。

 2007 Microchip Technology Inc. 初稿 DS39755A_CN 第 17 页

PIC18F2423/2523/4423/4523

表 1-3： PIC18F4423/4523 引脚说明 （续）

引脚名称

RB0/INT0/FLT0/AN12

RB0
INT0
FLT0
AN12

RB1/INT1/AN10

RB1
INT1
AN10

RB2/INT2/AN8

RB2
INT2
AN8

RB3/AN9/CCP2

RB3
AN9

(1)

CCP2

RB4/KBI0/AN11

RB4
KBI0
AN11

RB5/KBI1/PGM

RB5
KBI1
PGM

RB6/KBI2/PGC

RB6
KBI2
PGC

RB7/KBI3/PGD

RB7
KBI3
PGD

图注： TTL = TTL 兼容输入 CMOS = CMOS 兼容输入或输出

ST = CMOS 电平的施密特触发器输入 I=输入
O=输出 P=电源

注 1： 当配置位 CCP2MX 置 1 时，对 CCP2 使用默认引脚分配。

2： 当配置位 CCP2MX 清零时，对 CCP2 使用备用引脚分配。

引脚号

PDIP QFN TQFP

33 9 8

34 10 9

35 11 10

36 12 11

37 14 14

38 15 15

39 16 16

40 17 17

引脚类型缓冲器

类型

I/O

TTL

I

ST

I

ST

I

模拟

I/O

TTL

I

ST

I

模拟

I/O

TTL

I

ST

I

模拟

I/O

TTL

I

模拟

I/O

I/O

I/O
I/O

I/O
I/O

I/O
I/O

ST

TTL

I

TTL

I

模拟

TTL

I

TTL

ST

TTL

I

TTL

ST

TTL

I

TTL

ST

说明

PORTB 是双向 I/O 端口。 PORTB在所有输入端都可
软件编程为内部弱上拉。

数字 I/O。
外部中断 0。
增强型 CCP1 的 PWM 故障输入。
模拟输入 12。

数字 I/O。
外部中断 1。
模拟输入 10。

数字 I/O。
外部中断 2。
模拟输入 8。

数字 I/O。
模拟输入 9。
捕捉 2 输入 / 比较 2 输出 /PWM 2 输出。

数字 I/O。
电平变化中断引脚。
模拟输入 11。

数字 I/O。
电平变化中断引脚。
低电压 ICSP™ 编程使能引脚。

数字 I/O。
电平变化中断引脚。

在线调试器和 ICSP 编程时钟引脚。

数字 I/O。
电平变化中断引脚。
在线调试器和 ICSP 编程数据引脚。

DS39755A_CN 第 18 页 初稿  2007 Microchip Technology Inc.

PIC18F2423/2523/4423/4523

表 1-3： PIC18F4423/4523 引脚说明 （续）

引脚名称

RC0/T1OSO/T13CKI

RC0
T1OSO
T13CKI

RC1/T1OSI/CCP2

RC1
T1OSI

(2)

CCP2

RC2/CCP1/P1A

RC2
CCP1
P1A

RC3/SCK/SCL

RC3
SCK
SCL

RC4/SDI/SDA

RC4
SDI
SDA

RC5/SDO

RC5
SDO

RC6/TX/CK

RC6
TX
CK

RC7/RX/DT

RC7
RX
DT

图注： TTL = TTL 兼容输入 CMOS = CMOS 兼容输入或输出

ST = CMOS 电平的施密特触发器输入 I=输入
O=输出 P=电源

注 1： 当配置位 CCP2MX 置 1 时，对 CCP2 使用默认引脚分配。

2： 当配置位 CCP2MX 清零时，对 CCP2 使用备用引脚分配。

引脚号

PDIP QFN TQFP

15 34 32

16 35 35

17 36 36

18 37 37

23 42 42

24 43 43

25 44 44

26 1 1

引脚类型缓冲器

类型

I/O

I/O
I/O

I/O
I/O

I/O
I/O
I/O

I/O
I/O

I/OOST

I/O
I/O

I/O
I/O

ST

O

—

I

ST

ST

I

CMOS

ST

ST
ST

O

—

ST
ST
ST

ST

I

ST
ST

—

ST

O

—

ST

ST

I

ST
ST

说明

PORTC 是双向 I/O 端口。

数字 I/O。

Timer1 振荡器输出。
Timer1/Timer3 外部时钟输入。

数字 I/O。
Timer1 振荡器输入。

捕捉 2 输入 / 比较 2 输出 /PWM 2 输出。

数字 I/O。
捕捉 1 输入 / 比较 1 输出 /PWM 1 输出。
增强型 CCP1 输出。

数字 I/O。

SPI 模式的同步串行时钟输入 / 输出。

2

C™ 模式的同步串行时钟输入 / 输出。

I

数字 I/O。
SPI 数据输入。

2

C 数据 I/O。

I

数字 I/O。
SPI 数据输出。

数字 I/O。
EUSART 异步发送。
EUSART 同步时钟（见 RX/DT 引脚信息）。

数字 I/O。
EUSART 异步接收。
EUSART 同步数据 （见 TX/CK 引脚信息）。

 2007 Microchip Technology Inc. 初稿 DS39755A_CN 第 19 页

PIC18F2423/2523/4423/4523

表 1-3： PIC18F4423/4523 引脚说明 （续）

引脚名称

RD0/PSP0

RD0
PSP0

RD1/PSP1

RD1
PSP1

RD2/PSP2

RD2
PSP2

RD3/PSP3

RD3
PSP3

RD4/PSP4

RD4
PSP4

RD5/PSP5/P1B

RD5
PSP5
P1B

RD6/PSP6/P1C

RD6
PSP6
P1C

RD7/PSP7/P1D

RD7
PSP7
P1D

图注： TTL = TTL 兼容输入 CMOS = CMOS 兼容输入或输出

ST = CMOS 电平的施密特触发器输入 I=输入
O=输出 P=电源

注 1： 当配置位 CCP2MX 置 1 时，对 CCP2 使用默认引脚分配。

2： 当配置位 CCP2MX 清零时，对 CCP2 使用备用引脚分配。

引脚号

PDIP QFN TQFP

19 38 38

20 39 39

21 40 40

22 41 41

27 2 2

28 3 3

29 4 4

30 5 5

引脚类型缓冲器

类型

I/O
I/OSTTTL

I/O
I/OSTTTL

I/O
I/OSTTTL

I/O
I/OSTTTL

I/O
I/OSTTTL

I/O
I/O

I/O
I/O

I/O
I/O

ST

TTL

O

—

ST

TTL

O

—

ST

TTL

O

—

说明

PORTD 是双向 I/O 端口或与微处理器端口接口的并行
从动端口 （PSP）。当使能 PSP 模块时，这些引脚具

有 TTL 输入缓冲器。

数字 I/O。
并行从动端口数据。

数字 I/O。
并行从动端口数据。

数字 I/O。
并行从动端口数据。

数字 I/O。
并行从动端口数据。

数字 I/O。
并行从动端口数据。

数字 I/O。
并行从动端口数据。
增强型 CCP1 输出。

数字 I/O。
并行从动端口数据。
增强型 CCP1 输出。

数字 I/O。
并行从动端口数据。
增强型 CCP1 输出。

DS39755A_CN 第 20 页 初稿  2007 Microchip Technology Inc.

PIC18F2423/2523/4423/4523

表 1-3： PIC18F4423/4523 引脚说明 （续）

引脚名称

RE0/RD

RE1/WR/AN6

RE2/CS/AN7

RE3 — — — — —
V

V

NC — 13 12, 13,

图注： TTL = TTL 兼容输入 CMOS = CMOS 兼容输入或输出

注 1： 当配置位 CCP2MX 置 1 时，对 CCP2 使用默认引脚分配。

/AN5
RE0
RD
AN5

RE1
WR
AN6

RE2
CS
AN7

SS 12, 31 6, 30,

DD 11, 32 7, 8,

ST = CMOS 电平的施密特触发器输入 I=输入
O=输出 P=电源

2： 当配置位 CCP2MX 清零时，对 CCP2 使用备用引脚分配。

引脚号

PDIP QFN TQFP

82525

92626

10 27 27

6, 29 P —

31

7, 28 P —

28, 29

33, 34

引脚类型缓冲器

类型

I/O

I/O

I/O

——

ST

I

TTL

I

模拟

ST

I

TTL

I

模拟

ST

I

TTL

I

模拟

说明

PORTE 是双向 I/O 端口。

数字 I/O。
并行从动端口的读控制 （见 WR
模拟输入 5。

数字 I/O。
并行从动端口的写控制 （见 CS
模拟输入 6。

数字 I/O。
并行从动端口的片选控制 （见 RD
模拟输入 7。

请参见 MCLR

逻辑和 I/O 引脚的参考地。

逻辑和 I/O 引脚的正电源。

无连接。

/VPP/RE3 引脚信息。

和 CS 引脚信息）。

和 RD 引脚信息）。

和 WR 引脚信息）。

 2007 Microchip Technology Inc. 初稿 DS39755A_CN 第 21 页

PIC18F2423/2523/4423/4523

注：

DS39755A_CN 第 22 页 初稿  2007 Microchip Technology Inc.

PIC18F2423/2523/4423/4523

2.0 振荡器配置

2.1 振荡器类型

PIC18F2423/2523/4423/4523 器件可以在 10 种不同的
振荡器模式下工作。通过编程配置寄存器 1H 中的配置
位 FOSC3:FOSC0，用户可以选择这 10 种模式中的一
种模式：

1. LP 低功耗晶振模式

2. XT 晶振 / 谐振器模式

3. HS 高速晶振 / 谐振器模式

4. HSPLL 使能 PLL 的高速晶振 / 谐振器模式

5. RC 外部电阻 / 电容振荡器模式，通过 RA6
引脚输出F

6. RCIO 外部电阻 / 电容振荡器模式，RA6 用作
I/O引脚

7. INTIO1 内部振荡器模式，通过 RA6 引脚输出

OSC/4 信号， RA7 用作 I/O 引脚

F

8. INTIO2 内部振荡器模式， RA6 和 RA7 均用作
I/O 引脚

9. EC 带 F

10. ECIO RA6 用作 I/O 引脚的外部时钟模式

2.2 晶振 / 陶瓷谐振器

在 XT、LP、HS 或 HSPLL 振荡器模式下， 晶振或陶瓷谐
振器与 OSC1 和 OSC2 引脚相连来产生振荡信号。图 2-1

显示了引脚连接方式。
振荡器的设计要求使用平行切割的晶体。

OSC/4 信号

OSC/4 输出的外部时钟模式

图 2-1： 晶振 / 陶瓷谐振器工作原理

（XT、LP、HS 或 HSPLL 配置）

(1)

C1

(1)

C2

注 1： 关于C1和C2的初始值，请 参 见表2-1和表 2-2。

2： 对于 AT条形切割的晶体可能会需要一个串联电

3： R

OSC1

XTAL

(2)

RS

OSC2

S）。

阻 （R

F 的值随选定的振荡器模式变化。

(3)

RF

PIC18FXXXX

至

内部

逻辑

休眠

表 2-1： 陶瓷谐振器的电容选择

使用的典型电容值：

模式 频率

XT 3.58 MHz 15 pF 15 pF

上述电容值仅供设计参考。

要达到理想的振荡 器工作 状况，可能需要不 同的 电容

值。用户应当在应用要求的 V
荡器的性能。

更多信息，请参见表 2-2 下方的 “注”。

OSC1 OSC2

DD 和温度范围内测试振

注： 使用顺序切割的晶体，可能会使振荡器产

生的频率超出晶体制造厂商所给出的参数
范围。

注： 如果使用的谐振器频率超过 3.6 MHz，建

议使用 HS 模式而不使用 XT 模式。 HS 模
式可以在单片机标称的任何 VDD 电压下使
用。如果选用 HS 模式，则振荡器的增益有
可能过驱动谐振器。因此在 OSC2 引脚和
谐振器之间应串联一个电 阻。建议先尝试
使用 330Ω 的 R

S。

 2007 Microchip Technology Inc. 初稿 DS39755A_CN 第 23 页

PIC18F2423/2523/4423/4523

表 2-2： 晶振的电容选择

振荡器

类型

晶振频率

LP 32 kHz 18 pF 18 pF
XT 1 MHz

4 MHz

HS 4 MHz

10 MHz
20 MHz
25 MHz

上述电容值仅供设计参考。

已使用下面列出的晶振在基本的启动和运行过程中对

这些电容值作了测试。这些值未经过优化。

要达到理想的振荡 器工 作状况，可能需要不同的电容

值。用户应当在应用要求的 V
荡器的性能。

更多信息，请参见本表下方的 “注”。

使用的晶振：

32 kHz 4 MHz

25 MHz 10 MHz

1 MHz 20 MHz

注 1： 当工作电压 VDD 低于 3V，或在任何电压

下使用频率高于 3.6 MHz 的陶瓷谐振器
时，可能需要使用 HS 振荡器模式或切换
到晶振模式。

2： 因为每种谐振器 / 晶振都有其自身特性，

用户应当向谐振器 / 晶振制造厂商询问外
部元件的适当值。

3： 可能需要使用 R

成过驱动，例如在 LP 模式下常用的晶振

或 Timer1 振荡器。RS 也可用于在其他模
式下降低晶振驱动，在这些模式下，波形

失真可能成为一个问题。请参见 AN949

“

Making Your Oscillator Work

4： 请始终在应用要求的 V

证振荡器性 能。关 于 测试方法，请参 见

AN949，“Making Your Oscillator

”

。

Work

已测试的典型电容值：

C1 C2

15 pF
15 pF

15 pF
15 pF
15 pF
15 pF

DD 和温度范围内测试振

S 以避免对音叉式晶振造

DD和温度范围下验

15 pF
15 pF

15 pF
15 pF
15 pF
15 pF

”

。

，

如图 2-2 所示，在 HS 模式下， OSC1 引脚也可以连接

外部时钟源。

图 2-2： 外部时钟输入工作原理

（HS 振荡器配置）

来自外部
系统的时钟

开路

OSC1

OSC2

PIC18FXXXX

（HS 模式）

2.3 外部时钟输入

EC 和 ECIO 振荡器模式要求 OSC1 引脚与一个外部时
钟源相连。在上电复位后或从休眠模式退出后，不需要
振荡器起振时间。

在 EC 振荡器模式下，由 OSC2 引脚输出振荡器频率的
4 分频信号。此 信 号可用于测试或同步其他逻辑。图 2-3

显示了 EC 振荡器模式的引脚连接方式。

图 2-3： 外部时钟输入工作原理

（EC 配置）

来自外部
系统的时钟

F

OSC/4

ECIO 振荡器模式的工作方式类似于 EC 模式，不同之
处在于 OSC2 引脚变成了一个额外的通用 I/O 引脚。该
I/O 引脚成为 PORTA 的 bit 6 （RA6）。图 2-4 显示了
ECIO 振荡器模式下的引脚连接方式。

图 2-4： 外部时钟输入工作原理

来自外部
系统的时钟

RA6

OSC1/CLKI

PIC18FXXXX

OSC2/CLKO

（ECIO 配置）

OSC1/CLKI

PIC18FXXXX

I/O（OSC2）

DS39755A_CN 第 24 页 初稿  2007 Microchip Technology Inc.

PIC18F2423/2523/4423/4523

2.4 RC 振荡器

对于对时序要求不高的应用，适当选择 RC 和 RCIO 器
件能更好地节约成本。实际的振荡器频率由以下几个因

素决定：

• 供电电压

• 外部电阻 （R

• 工作温度

给定同样的器件、工作电压和温度以及元件值，振荡的
频率仍然会各不相同。这些频率上的差异是由以下因素

引起的：

• 正常生产工艺的差异

• 不同封装类型引线电容的不同 （尤其当 C

小时）

EXT 和 CEXT 在容限范围内的数值波动

•R

在 RC 振荡器模式下，由 OSC2 引脚输出振荡器频率的
4 分频信号。此信号可用于测试或同步其他逻辑。图 2-5

显示了外接 R/C 组合电路的连接方式。

图 2-5： RC 振荡器模式

VDD

REXT

CEXT
VSS

建议： 5K ≤ REXT ≤ 100 kΩ

EXT）和电容 （CEXT）的值

OSC1

PIC18FXXXX

OSC2/CLKO

OSC/4

F

EXT > 20 pF

C

EXT 值较

内部

时钟

2.5 PLL 倍频器

如果用户希望使用低频振荡电路或通过晶振将器件频率

调节至其最高额定频率，可以选择使用锁相环（PLL）
电路。对于担心高频晶振引起 EMI 或需要内部振荡器提
供高速时钟的用户而言，这样做可能有用。

2.5.1 HSPLL 振荡器模式

HSPLL模式使用 HS 模式振荡器产生最高 10 MHz 的频
率。然后 PLL 将振荡器输出频率 4 倍频，从而产生最高
40 MHz 的内部时钟频率。PLLEN位在此振荡器模式下

不可用。
仅当将 FOSC3:FOSC0 配置位编程为 HSPLL 模式

（= 0110）时，晶振才可以使用 PLL。

图 2-7： PLL 框图（HS 模式）

　　使能 HS 振荡器

　使能 PLL

（来自配置寄存器 1H）

OSC2

OSC1

HS 模式

晶振

F

IN

FOUT

÷4

相位

比较器

环路

滤波器

VCO

系统时钟

MUX

RCIO 振荡器模式（图 2-6）的工作方式类似于 RC 模式，

不同之处在于 OSC2 引脚变成了一个额外的通用 I/O 引
脚。该 I/O 引脚成为 PORTA的 bit 6 （RA6）。

图 2-6： RCIO 振荡器模式

VDD

REXT

OSC1

CEXT

VSS

RA6

建议： 5K ≤ REXT ≤ 100 kΩ

I/O（OSC2）

C

EXT > 20 pF

内部

时钟

PIC18FXXXX

2.5.2 PLL 和 INTOSC

当 INTOSC 配置为主时钟源时，内部振荡器模块也可以
使用 PLL。在 此 配置下，用软件使能 PLL 并产生最高为

32 MHz 的时钟输出。第 2.6.4 节“INTOSC 模式下的
PLL”描述了使用 PLL 的 INTOSC的工作原理。

 2007 Microchip Technology Inc. 初稿 DS39755A_CN 第 25 页

PIC18F2423/2523/4423/4523

2.6 内部振荡器模块

PIC18F2423/2523/4423/4523 器件含有可产生两种不
同时钟信号的内部振荡器模块。这两种信号均可充当单
片机的时钟源，从而无需在 OSC1 和 / 或 OSC2 引脚上
使用外部振荡电路。

主输出（INTOSC）是一个 8MHz的时钟源，可以用于

直接驱动器件时钟。它还可以驱动一个后分频器，该分
频器可提供从 31 kHz 到 4MHz的时钟频率。当选择了

125 kHz 到 8MHz的时钟频率时，使能 INTOSC 输出，
如果需要，还可提供 31 kHz。

另一个时钟源是内部 RC 振荡器 （INTRC），它提供了
标称值为 31 kHz 的输出。如果选择 INTRC 作为器件的
时钟源，它就会被使能；当使能以下任一功能时，也将
自动使能 INTRC：

• 上电延时定时器

• 故障保护时钟监视器

• 看门狗定时器

第 23.0 节“CPU 的特殊功能”将详细讨论以上功能。
通过配置 OSCCON 寄存器（第 30 页）的 IRCF 位，可

以选择时钟源频率 （INTOSC 直接频率、 INTRC 直接
频率或 INTOSC 后分频器频率）。此 外，31 kHz时钟可

以由 INTOSC 或 INTRC 时钟源提供，取决于 INTSRC
位 （OSCTUNE<7>）。

2.6.1 INTIO 模式

使用内部振荡器作为时钟源可以不需要使用两个外部振
荡器引脚，从而可将它们用作数字 I/O。目前有两种不
同的配置：

• 在 INTIO1 模式下， OSC2 引脚输出 F
OSC1 引脚充当 RA7，用于数字输入和输出。

• 在 INTIO2 模式下， OSC1 充当 RA7，OSC2 充当
RA6，两者都用于数字输入和输出。

2.6.2 INTOSC 输出频率

出厂时已校准了内部振荡器模块使之能够产生 8.0 MHz
的 INTOSC 输出频率。

INTRC 振荡器的工作独立于 INTOSC 时钟源。电压和
温度变化导致的 INTOSC 变化并不一定会使 INTRC 变
化，反之亦然。

OSC/4，而

2.6.3 OSCTUNE 寄存器

内部振荡器的输出已在出厂前经过校准，但仍可以在用户
应用中调整。这 是 通过写 OSCTUNE 寄存器（寄存器 2-1）

完成的。
当修改了 OSCTUNE 寄存器后，INTOSC 的频率将改变

为新的频率。 INTOSC 时钟会在 1ms内稳定下来。在
频率改变期间，代码会继续执行。不会有任何迹象表明
时钟频率发生了改变。

OSCTUNE 寄存器也有 INTSRC 和 PLLEN 位，它们控
制内部振荡器模块的某些功能。当选择了 31 kHz 频率

后，用户可通过 INTSRC 位选择用作时钟源的内部振荡
器。在第 2.7.1 节 “振荡器控制寄存器”中对此进行了
更详细的说明。

在内部振荡器模式下， PLLEN 位控制 PLL 倍频器的工
作。

2.6.4 INTOSC 模式下的 PLL

内部振荡器模块可以通过使用 4x 倍频器来产生比一般
内部振荡器所能产生的时钟速度更快的器件时钟速度。
当使能时， PLL 最高可产生 32 MHz 的时钟速度。

与 HSPLL 模式不同，PLL 由软件控制。控制位 PLLEN

（OSCTUNE<6>）用来使能或禁止其工作。

在以下情况下， PLL 可以与 INTOSC 配合使用：

1. 主时钟为 INTOSC 时钟源（在 CONFIG1H<3:0>

中选取），以及

2. 选择 4 或 8 MHz INTOSC 输出。

只有当上述两个条件都满足时，才能写入 PLLEN 位。

2.6.5 INTOSC 频率漂移

出厂 时将内部振荡器 模块的输出 （INTOSC）校准为
8MHz。但是，此频率可能会随着 V

变而发生漂移，这一点可能会以各种方式影响控制器的
运行。通过修改 OSCTUNE 寄存器的值可以调节

INTOSC 的频率。这不会对 INTRC 时钟源的频率造成
影响。

调节 INTOSC 时钟源需要了解何时调节、调节的方向
以及在某 些情况下的调整量。 第 2.6.5.1 节“用
EUSART 进行补偿”、第 2.6.5.2 节“用定时器进行补
偿”和第 2.6.5.3节“在捕捉模式下用 CCP 模块进行
补偿”讨论了三种补偿技术，但是也可使用其他技术。

DD 电压或温度的改

DS39755A_CN 第 26 页 初稿  2007 Microchip Technology Inc.

PIC18F2423/2523/4423/4523

寄存器 2-1： OSCTUNE：振荡器调节寄存器

R/W-0 R/W-0

INTSRC PLLEN

bit 7 bit 0

图注：

R = 可读位 W = 可写位 U = 未实现位，读为 0

-n = POR 值 1 = 置 10 = 清零 x = 未知

(1)

(1)

U-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0

— TUN4 TUN3 TUN2 TUN1 TUN0

bit 7

bit 6

bit 5
bit 4-0

注 1： 仅在某些振荡器配置中可用；其他情况下，此位不可用，并且读为 0。详细信息，请参见第 2.6.4 节

2.6.5.1 用 EUSART 进行补偿

当 EUSART 开始产生帧错误，或者在异步模式下接收

数据有错误时可能需要进行调节。帧错误表示器件时钟
的频率太高；要对此进行调节，可以减小 OSCTUNE寄
存器中的值来降低时钟频率。另一方面，数据中有错误
可能表 明时钟速度太低 ； 要 进行补偿，可 以 增 大

OSCTUNE 寄存器中的值来提高时钟频率。

2.6.5.2 用定时器进行补偿

此技术是将器件时钟的速度与某一个参考时钟进行比
较。可能要用到两个定时器；一个由外设时钟提供时钟
源，而 另一个由一个固定的参考源（ 如 Timer1 振荡器）
提供时钟源。

两个定时器都被清零，但由参考源提供时钟信号的定时
器产生中断。当中断发生时，使用内部时钟源的定时器
值被读取且两个定时器均被清零。如果使用内部时钟源
的定时器的值大于期望值，则表示内部振荡器模块运行
过快。要对此进行调整，需减小 OSCTUNE 寄存器中的
值。

INTSRC： 内部振荡器低频时钟源选择位

1 = 来自 8MHz INTOSC时钟源的 31.25 kHz 器件时钟（使能 256 分频）
0 = 直接来自 INTRC 内部振荡器的 31 kHz 器件时钟

PLLEN：INTOSC 的倍频器 PLL 使能位

1 = 为 INTOSC 使能 PLL （仅 4MHz和 8MHz）
0 = 禁止 PLL

未实现：读为 0

TUN4:TUN0：频率调节位

01111 = 最高频率

• •

• •

00001
00000 = 中心频率。振荡器模块运行在校准频率上。

11111

• •

• •

10000 = 最低频率

“INTOSC 模式下的 PLL”。

(1)

2.6.5.3 在捕捉模式下用 CCP 模块进行补偿

CCP 模块可以使 用由 内部振荡器模块提供时钟信号的

独立运行 Timer1 （或 Timer3）和已知周期的外部事件

（即交流电源频率）。在 CCPRxH:CCPRxL 寄存器中捕

捉并记录第一个事件的时间以备以后使用。当第二个事

件导致捕捉时，要用第二个事件的时间减去第一个事件
的时间。由于 外部事件的周期是已知的，因此 可以计
算事件之间的时间差。

如果测得的时间比计算得到的时间大很多，则表示内部
振荡器 模块运行过快；要对此进行补偿，需 减小
OSCTUNE 寄存器中的值。如果测得的时间比计算得到
的时间小得多，则表示内部振荡器模块运行过慢。需增
大 OSCTUNE 寄存器中的值来补偿。

 2007 Microchip Technology Inc. 初稿 DS39755A_CN 第 27 页

PIC18F2423/2523/4423/4523

2.7 时钟源与振荡器切换

辅助振荡器是指那些不与 OSC1或 OSC2引脚连接的外
部时钟源。即使在控制器处于功耗管理模式时这些时钟

与早期的PIC18器件一样，PIC18F2423/2523/4423/4523
系列包含允许将器件时钟源从主振荡器切换到备用低频
时钟源的功能。 PIC18F2423/2523/4423/4523 器件提供
了两个备用时 钟源 。当使能备用时钟源时，可以使用多种
功耗管理工作模式。

基本上，这些器件都有 3 种时钟源：

• 主振荡器

• 辅助振荡器

• 内部振荡器模块

主振荡器包括外部晶振和谐振器模式、外部 RC 模式、
外 部时钟模式和内部振荡器 模块。特定 的 模 式由

FOSC3:FOSC0 配置位定义。这些模式的详细信息已
在本章前面的内容中作过介绍。

源仍可继续工作。
PIC18F2423/2523/4423/4523 器件将 Timer1 振荡器作

为辅助振荡器。此振荡器（在所有功耗管理模式中）通
常是实时时钟等功能的时基。

大部分情况下，在 RC0/T1OSO/T13CKI 和 RC1/T1OSI
引脚之间接有一个 32.768 kHz 的时钟晶振。与 LP 模式
振荡电路类似，在每个引脚与地之间均接有负载电容。

将在第 12.3 节“Timer1 振荡器”中详细讨论 Timer1
振荡器。

除了作为主时钟源之外，内部振荡器模块还可以作为功
耗管理模式的时钟源。INTRC 源也可作为几种特殊功能
部件 （例如 WDT 和故障保护时钟监视器）的时钟源。

图 2-8 显示了 PIC18F2423/2523/4423/4523 器件的时钟
源。关于配置寄存器的详细信息，请参见第 23.0 节

“CPU 的特殊功能”。

图 2-8： PIC18F2423/2523/4423/4523 时钟框图

PIC18F2423/2523/4423/4523

OSCCON<6:4>

8 MHz
4 MHz
2 MHz
1 MHz

500 kHz

后分频器

250 kHz
125 kHz

31 kHz

1
0

OSCTUNE<7>

OSC2

OSC1

T1OSO

T1OSI

主振荡器

辅助振荡器

OSCCON<6:4>

休眠

T1OSCEN

使能
振荡器

内部

振荡器

模块

8 MHz

时钟源

INTRC

时钟源

31 kHz（INTRC）

OSCTUNE<6>

8 MHz

（INTOSC）

4 x PLL

111
110
101

100
011
010
001
000

LP、XT、HS、RC和 EC

HSPLL 和 INTOSC/PLL

内部振荡器

MUX

FOSC3:FOSC0

T1OSC

时钟
控制

时钟源选项

（供其他模块使用）

WDT、PWRT、FSCM
和双速启动

外设

MUX

CPU

IDLEN

OSCCON<1:0>

DS39755A_CN 第 28 页 初稿  2007 Microchip Technology Inc.