MEGAWIN MA816 User Manual

Preliminary, v 0.06

MA816

数据手册

版本 0.06

This document information is the intellectual property of Megawin Technology.

QP-7300-03D 1/79

Preliminary, v 0.06

MA816

1. 概述 ..............................................................................................................5

2. 功能 ..............................................................................................................6

3. 方框图...........................................................................................................7

4. 特殊功能寄存器SFR .....................................................................................8

4.1. SFR 映射表...........................................................................................................................8

4.2. SFR 位分配...........................................................................................................................9

4.3. SFR 内存分页 .....................................................................................................................10

5. 引脚 ............................................................................................................11

5.1. 封装 .....................................................................................................................................11

5.2. 引脚定义 ..............................................................................................................................12

6. 系统时钟 .....................................................................................................13

6.1. 时钟结构图 ..........................................................................................................................13

6.2. 时钟寄存器 ..........................................................................................................................13

7. 8051 CPU 功能描述...................................................................................15

7.1. CPU 寄存器 ........................................................................................................................15

7.2. CPU 时序............................................................................................................................16

7.3. CPU 寻址方式.....................................................................................................................16

8. 存储器结构..................................................................................................17

8.1. 片上程序存储器 ...................................................................................................................17

8.2. 片上数据存储器 RAM .........................................................................................................18

8.3. 片上扩展RAM (XRAM) ........................................................................................................18

8.4. 关于C51 编译器的声明识别符 .............................................................................................19

9. 双数据指针寄存器 (DPTR).........................................................................20

10. I/O 结构......................................................................................................21

10.1. IO 配置................................................................................................................................21

10.1.1. 准双向口........................................................................................................................21

10.1.2. 推挽输出........................................................................................................................21

10.1.3. 仅输入(高阻输入) ..........................................................................................................22

10.1.4. 开漏集输出....................................................................................................................22

10.2. I/O 端口寄存器....................................................................................................................23

10.2.1. 端口 0...........................................................................................................................24

10.2.2. 端口 1...........................................................................................................................24

10.2.3. 端口 2...........................................................................................................................24

10.2.4. 端口 3...........................................................................................................................25

10.2.5. 端口 4...........................................................................................................................25

10.2.6. 端口 5...........................................................................................................................26

10.2.7. 端口 6...........................................................................................................................26

10.2.8. 端口 7...........................................................................................................................27

11. 中断 ............................................................................................................28

11.1. 中断结构..............................................................................................................................28

11.2. 中断寄存器 ..........................................................................................................................29

12. 定时器/计数器 .............................................................................................35

This document information is the intellectual property of Megawin Technology.

QP-7300-03D 2/79

12.1. 定时器 0 和定时器 1............................................................................................................35

12.1.1. 模式 0...........................................................................................................................35

12.1.2. 模式 1 ............................................................................................................................36

12.1.3. 模式 2 ............................................................................................................................36

12.1.4. 模式 3 ............................................................................................................................37

12.1.5. 定时器时钟输出.............................................................................................................37

12.1.6. 定时器 0/1 寄存器..........................................................................................................38

12.2. 定时器 2...............................................................................................................................40

12.2.1. 捕获模式 (CP) ..............................................................................................................40

12.2.2. 自动加载模式(AR).........................................................................................................40

12.2.3. 波特率发生器模式 (BRG) .............................................................................................42

12.2.4. 定时器 2 的可编程时钟输出模式 ...................................................................................43

12.2.5. 定时器 2 寄存器.............................................................................................................43

12.3. PWM 定时器 .......................................................................................................................45

12.3.1. PWM 定时器结构 .........................................................................................................45

12.3.2. PWM 定时器寄存器......................................................................................................46

Preliminary, v 0.06

MA816

13. 串行口 (UART)...........................................................................................48

13.1. 模式 0 详述 ..........................................................................................................................48

13.2. 模式 1 详述 ..........................................................................................................................51

13.3. 模式 2、3 详述.....................................................................................................................52

13.4. 帧错误检测 ..........................................................................................................................52

13.5. 多处理器通讯.......................................................................................................................53

13.6. 自动地址识别.......................................................................................................................53

13.7. 波特率设置 ..........................................................................................................................55

13.7.1. 模式 0 波特率 ................................................................................................................55

13.7.2. 模式 2 波特率 ................................................................................................................55

13.7.3. 模式 1 & 3 波特率..........................................................................................................55

13.8. 串口寄存器 ..........................................................................................................................55

14. 模拟比较器..................................................................................................58

14.1. 模拟比较器结构 ...................................................................................................................58

14.2. 模拟比较器寄存器................................................................................................................58

15. 看门狗 (WDT) ............................................................................................61

15.1. 看门狗结构 ..........................................................................................................................61

15.2. 看门狗寄存器.......................................................................................................................61

15.3. WDT 硬件选项 ....................................................................................................................62

16. Power Management ...................................................................................63

16.1. 节能模式..............................................................................................................................63

16.1.1. 空闲模式（Idle）...........................................................................................................63

16.1.2. 掉电模式(Power-down) .................................................................................................63

16.1.3. 中断唤醒........................................................................................................................63

16.1.4. 复位唤醒........................................................................................................................63

16.1.5. 普通I/O (GPIO) 唤醒.....................................................................................................63

16.2. Brown-Out侦察器 ................................................................................................................64

16.3. 电源控制寄存器 ...................................................................................................................64

17. 在系统编程 (ISP)........................................................................................66

18. 在应用程序编程 (IAP) ................................................................................69

This document information is the intellectual property of Megawin Technology.

QP-7300-03D 3/79

Preliminary, v 0.06

MA816

19. 辅助特殊功能寄存器SFR ............................................................................70

20. 指令集.........................................................................................................72

21. 最大绝对额定参数.......................................................................................76

22. 电气特性 .....................................................................................................77

22.1. 直流特性..............................................................................................................................77

23. 封装尺寸 .....................................................................................................78

24. 修订历史 .....................................................................................................79

This document information is the intellectual property of Megawin Technology.

QP-7300-03D 4/79

Preliminary, v 0.06

MA816

1. 概述

MA816 是基于80C51的高效1-T结构的单芯片微处理器，每条指令需要1~7个时钟信号 (比标准8051快6~7倍)，与8051 指令集兼容。因此在与标准8051有同样的处理能力的情况下，MA816只需要非常低的运行速度，同时由此能很大程度的减少耗电量。

MA816拥有14.5K字节的内置Flash存储器用于保存代码AP和数据IAP。Flash存储器可以通过在系统编程(ISP)， ISP 让使用者无需从产品中取下微控制器就可以下载新的代码；IAP意味着应用程序正在运行时，微控制器能够在Flash中写入非易失数据。这些功能都由内建的电荷泵提供编程用的高压。

MA816 保留了标准80C52的基本特色：256 字节的随机存储器、四个8位I/O口、两个外部中断、一个多源4级中断控制器、及三个定时/计数器。增加的有：MA816 有四个额外的I/O口（P4[6:0]、P5、 P6[1:0]、 P7），一个256字节的 XRAM，四个额外的能选择高电平或低电平触发的外部中断，一个PWM定时器，一个一次性使能的看门狗WDT，一个精确的多路输入和片上VDD参考电压的模拟比较器，一个Brown-out侦察器，一个片上晶体振荡器（共享P6.0、P6.1），一个高精度内部振荡器，一个为方便多处理器通讯和改进了速度（额外X2/X4模式）的增强型通用串行口（EUART）。

MA816有两种节能模式和8位的系统时钟分频器，以减少耗电量。在空闲模式下，CPU被冻结而外围模块和中断系统依然活动。在掉电模式下，随机存储器RAM和特殊功能寄存器SFR的内容被保存，而其他所有功能被终止。最重要的是，在掉电模式下的微控制器可以被外部中断唤醒。同时使用者可以通过8位的系统时钟分频器减慢系统速度以减少耗电量。

This document information is the intellectual property of Megawin Technology.

QP-7300-03D 5/79

Preliminary, v 0.06

MA816

2. 功能

z 1-T 80C51 中央处理单元 z MA816 有 14.5K 字节 Flash ROM

━ 13.5KB 为 AP 空间（0x0000 ~ 0x35FF） ━ 1KB 为 IAP 空间（0x3600 ~ 0x39FF） ━ 为 Flash 存储器存取提供代码保护

z 片上 256 字节数据 RAM 和片上 256 字节扩展 RAM z 双数据指针 DPTR z 三个 16 位定时/计数器：Timer 0、 Timer 1 和 Timer 2.

━ T0CKO - P34，T1CKO - P35， T2CKO - P10 ━ T0/T1/T2 可选择使能 X12 模式

z PWM-定时间器可以作 PWM 发生器或作普通 16 位定时器

━ 最大 16 路 PWM 输出在 P2、P5 端口选择

z 增强型 UART

━ 支持帧错误检测，硬件地址识别 ━ 在 P16/P17 上功能交换

z 六个外部中断输入： nINT0/nINT1/nINT2/nINT3/nINT4/nINT5

━ nINT0/nINT1 触发类型：低电平或下降沿 ━ nINT2/nINT3/nINT4/nINT5 触发类型：低电平、下降沿、高电平、或上升沿

z 13 个中断源，四级优先级中断能力 z 内建模拟比较器和片上 VDD 参考输入

━ 比较器正输入有 4 路 I/O 选择 ━ I/O 口可编程比较器负输入或 15 级片上 VDD 参考

z 15 位看门狗定时器 Watch-Dog-Timer.

━ 8 位分频 ━ 通过 CPU 或上电一次性使能

z 最大有 57 个通用输入输出

━ P0, P1, P2, P3, P4, P5 能被配置为准双向口（quasi-bidirectional）、推挽式输出（push-pull）、开漏集输出

（open-drain）及仅输入（input only）四种模式

━ P6 和 P7 只能作准双向口模式 ━ P4.0 和 P4.1 能被配置为仅输入或准双向口模式（缺省）

z 电源控制：空闲模式（idle mode）和掉电模式（power-down mode）

━ 所有的中断和 16 个 GPIO 能唤醒空闲模式 ━ 6 个外部中断和 16 个 GPIO 能唤醒掉电模式

z Brown-Out 侦察器 4.0V

━ 选择复位 CPU 或产生 CPU 中断

z 工作电压：4.5V~5.5V

z 工作频率：

━ 12 MHz 内部 RC 振荡器，温度在-40 ~ 85℃范围内误差 +/- 4%的频漂 ━ 内部 RC 振荡器通过 P6.0 输出

z 工作温度：

━ 工业级别 (-40℃ 至 +85℃)*

z 封装类型：

━ LQFP64：MA816

*：样品测试

This document information is the intellectual property of Megawin Technology.

QP-7300-03D 6/79

Preliminary, v 0.06

MA816

3. 方框图

CKO(P6.0)

nINT0(P3.2) nINT1(P3.3) nINT2(P4.3) nINT3(P4.2) nINT4(P5.0) nINT5(P5.1)

RXD(P3.0/P1.6)

TXD(P3.1/P1.7)

T0/T0CKO(P3.4)

T1/T1CKO(P3.5)

T2/T2CKO(P1.0)

T2EX(P1.1)

PWM(P2/P5)

Internal

OSC

Flash

14.5K X 8

Ext. INT

UART

Timer0 Timer1

Timer2

PWM

Timer

8051 CPU (1T)

Ctrl

Block

RAM

256 X 8

XRAM

256 X 8

ISP

Port0

Port1

Port2

Port3

Port4

Port5

RST

P0.0~P0.7

P1.0~P1.7

P2.0~P2.7

P3.0~P3.7

P4.0~P4.6

P5.0~P5.7

AC_PI0(P1.4)

AC_PI1(P1.3)

AC_PI2(P1.2)

AC_PI3(P1.1)

AC_MI(P1.5)

0

1

2

3

0

1

Analog

Comparator

+

-

VDD

On-Chip Voltage Reference

Port6

Port7 P7.0~P7.7

WDT

BOD

4.0V

P6.0~P6.1

This document information is the intellectual property of Megawin Technology.

QP-7300-03D 7/79

Preliminary, v 0.06

MA816

4. 特殊功能寄存器SFR

4.1. SFR 映射表

SFR

页

F8 F0 E8 E0

D8

D0

C8

C0 B8 B0 A8 A0

98 90 88 80

0 F 0 F 0 F 0 F

0 CCON

F P7

0 F

0 T2CON

F P6

0 F 0 F 0 F 0 F 0 F 0 F 0 F 0 F 0 F

0/8 1/9 2/A 3/B 4/C 5/D 6/E 7/F

P5 -- CCAP0H -- -- -- -- --

B -- -- -- -- -- -- --

P4 -- CCAP0L -- -- -- -- --

ACC WDTCR IFD IFADRH IFADRL IFMT SCMD ISPCR

CMOD -- -- -- -- -- --

PSW -- -- -- -- -- GPWKPE P1WKPE

T2MOD RCAP2L RCAP2H TL2 TH2 -- --

XIFLG XICON0 XICON1 -- -- -- -- CKCON0

IP0L SADEN -- -- -- -- -- CKCON1

P3 P3M0 P3M1 P4M0 P4M1 P5M0 P5M1 IP0H

IE SADDR -- -- SFRPI EIE1 EIP1L EIP1H

P2 -- AUXR1 AUXR2 -- -- -- --

SCON SBUF -- -- -- -- ACCON ACMOD

P1 P1M0 P1M1 P0M0 P0M1 P2M0 P2M1 PCON1

TCON TMOD TL0 TL1 TH0 TH1 AUXR0 STRETCH

P0 SP DPL DPH -- -- -- PCON0

0/8 1/9 2/A 3/B 4/C 5/D 6/E 7/F

This document information is the intellectual property of Megawin Technology.

QP-7300-03D 8/79

Preliminary, v 0.06

MA816

4.2. SFR 位分配

符号描述地址

P0 SP DPL DPH PCON0 TCON TMOD TL0 TL1 TH0 TH1 AUXR0 P1 P1M0 P1M1 P0M0 P0M1 P2M0 P2M1 PCON1 SCON SBUF ACCON ACMOD P2 AUXR1 AUXR2 IE SADDR

SFRPI

EIE1 EIP1L EIP1H P3 P3M0 P3M1 P4M0 P4M1 P5M0 P5M1 IP0H IP0L SADEN CKCON1 XIFLG XICON0 XICON1 CKCON0

T2CON

P6

T2MOD RCAP2L RCAP2H TL2 TH2 PSW GPWKPE

This document information is the intellectual property of Megawin Technology.

QP-7300-03D 9/79

端口 0 堆栈指针数据指针低数据指针高电源控制 0 定时器控制定时器模式定时器 0 低字节定时器 1 低字节定时器 0 高字节定时器 1 高字节辅助寄存器 0 端口 1 端口 1 模式寄存器 0 端口 1 模式寄存器 1 端口 0 模式寄存器 0 端口 0 模式寄存器 1 端口 2 模式寄存器 0 端口 2 模式寄存器 1 电源控制 1 串口控制串口数据缓冲器模拟比较器控制模式比较器模式端口 2 辅助寄存器 1 辅助寄存器 2 中断使能从机地址 SFR 页索引外部中断使能 1 外部中断优先级 1 低外部中断优先级 1 高端口 3 端口 3 模式寄存器 0 端口 3 模式寄存器 1 端口 4 模式寄存器 0 端口 4 模式寄存器 1 端口 5 模式寄存器 0 端口 5 模式寄存器 1 中断优先级 0 高中断优先级 0 低从机地址屏蔽时钟控制 1 外部中断标志外部中断控制 0 外部中断控制 1 时钟控制 0

定时器 2 控制

端口 6

定时器 2 模式定时器 2 捕获低定时器 2 捕获高定时器 2 低字节定时器 2 高字节程序状态字普通端口唤醒使能

80H P0.7 P0.6 P0.5 P0.4 P0.3 P0.2 P0.1 P0.0 11111111B 81H 82H 83H 87H SMOD1 SMOD0 GF POF GF1 GF0 PD IDL 88H TF1 TR1 TF0 TR0 IE1 IT1 IE0 IT0 00000000B 89H GATE C/T M1 M0 GATE C/T M1 M0 8AH 8BH 8CH 8DH 8EH P60OC1 P60OC0 P60FD P34FD -- -- EXTRAM -90H P1.7 P1.6 P1.5 P1.4 P1.3 P1.2 P1.1 P1.0 91H P1M0.7 P1M0.6 P1M0.5 P1M0.4 P1M0.3 P1M0.2 P1M0.1 P1M0.0 92H P1M1.7 P1M1.6 P1M1.5 P1M1.4 P1M1.3 P1M1.2 P1M1.1 P1M1.0 93H P0M0.7 P0M0.6 P0M0.5 P0M0.4 P0M0.3 P0M0.2 P0M0.1 P0M0.0 94H P0M1.7 P0M1.6 P0M1.5 P0M1.4 P0M1.3 P0M1.2 P0M1.1 P0M1.0 95H P2M0.7 P2M0.6 P2M0.5 P2M0.4 P2M0.3 P2M0.2 P2M0.1 P2M0.0 96H P2M1.7 P2M1.6 P2M1.5 P2M1.4 P2M1.3 P2M1.2 P2M1.1 P2M1.0 97H -- -- BORF -- -- -- -- BOD 98H SM0/FE SM1 SM2 REN TB8 RB8 Ti RI 99H 9EH ACIDX ACPDX ACOUT ACF ACEN ACM2 ACM1 ACM0 9FH MVRS3 MVRS2 MVRS1 MVRS0 -- -- PIS1 PIS0 A0H P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2.0 A2H GPWKS1 GPWKS0 P5PWM P1S0 GF2 -- -- DPS A3H T0X12 T1X12 URM0X6 -- -- -- T1CKOE T0CKOE A8H EA GF4 ET2 ES ET1 EX1 ET0 EX0

A9H ACH -- -- -- -- IDX3 IDX2 IDX1 IDX0 ADH -- -- -- -- -- -- EACI EBOI AEH -- -- -- PX5L PX4L PPTL PACL PBOL AFH -- -- -- PX5H PX4H PPTH PACH PBOH B0H P3.7 P3.6 P3.5 P3.4 P3.3 P3.2 P3.1 P3.0 B1H P3M0.7 P3M0.6 P3M0.5 P3M0.4 P3M0.3 P3M0.2 P3M0.1 P3M0.0 B2H P3M1.7 P3M1.6 P3M1.5 P3M1.4 P3M1.3 P3M1.2 P3M1.1 P3M1.0 B3H -- P4M0.6 P4M0.5 P4M0.4 P4M0.3 P4M0.2 P4M0.1 P4M0.0 B4H -- P4M1.6 P4M1.5 P4M1.4 P4M1.3 P4M1.2 P4M1.1 P4M1.0 B5H P5M0.7 P5M0.6 P5M0.5 P5M0.4 P5M0.3 P5M0.2 P5M0.1 P5M0.0 B6H P5M1.7 P5M1.6 P5M1.5 P5M1.4 P5M1.3 P5M1.2 P5M1.1 P5M1.0

B7H PX3H PX2H PT2H PSH PT1H PX1H PT0H PX0H

B8H PX3L PX2L PT2L PSL PT1L PX1L PT0L PX0L B9H BFH OSCDR -- -- XCKS4 XCKS3 XCKS2 XCKS1 XCKS0 C0H -- -- -- -- IE5 IE4 IE3 IE2 C1H -- INT3H IT3 EX3 -- INT2H IT2 EX2 C2H -- INT5H IT5 EX5 -- INT4H IT4 EX4 C7H -- -- -- -- -- SCKS2 SCKS1 SCKS0

C8H TF2 EXF2 RCLK TCLK EXEN2 TR2 C/T2 CP/RL

C8H -- -- -- -- -- -- P6.1 P6.0

C9H -- -- -- T2X12 -- -- T2OE DCEN CAH CBH CCH CDH D0H CY AC F0 RS1 RS0 OV F1 P D6H GP7WE GP6WE GP5WE GP4WE GP3WE GP2WE GP1WE GP0WE

Bit-7 Bit-6 Bit-5 Bit-4 Bit-3 Bit-2 Bit-1 Bit-0

位地址和符号

复位值

00000111B 00000000B 00000000B 00010000B

00000000B 00000000B 00000000B 00000000B 00000000B 0000xx0xB 11111111B 00000000B 00000000B 00000000B 00000000B 00000000B 00000000B xxxxxxx0B 00000000B xxxxxxxxB 00x00000B 0000xx00B 11111111B 00000xx0B 0000xx00B 00000000B 00000000B xxxx0000B xxxxxx00B xxx00000B xxx00000B 11111111B 00000000B 00000000B x00000xxB x0000000B 00000000B 00000000B 00000000B 00000000B 00000000B xxx01010B xxxx0000B x000x000B x000x000B xxxxx000B

00000000B

xxxxxx11B

xxx0xx00B 00000000B 00000000B 00000000B 00000000B 00000000B 00000000B

Preliminary, v 0.06

MA816

P1WKPE

CCON

P7

CMOD ACC

WDTCR

IFD IFADRH IFADRL IFMT IAPLB SCMD ISPCR P4 CCAP0L B P5 CCAP0H

端口 1 唤醒使能

计数器控制寄存器.

端口 7

计数器模式寄存器累加器看门狗定时器控制寄存器

ISP Flash 数据 ISP Flash 地址高 ISP Flash 地址低 ISP 模式选择 IAP 低边界注 1 ISP 指令 ISP 控制寄存器端口 4 PWM 占空比低 B 寄存器端口 5 PWM 占空比高

D7H P17WE P16WE P15WE P14WE P13WE P12WE P11WE P10WE

D8H CF CR - - PWMEN - - -

D8H P7.7 P7.6 P7.5 P7.4 P7.3 P7.2 P7.1 P7.0

D9H CIDL POS2 POS1 POS0 CPS2 CPS1 CPS0 ECF 00000000B E0H ACC.7 ACC.6 ACC.5 ACC.4 ACC.3 ACC.2 ACC.1 ACC.0 00000000B

E1H WRF -- ENW CLW WIDL PS2 PS1 PS0

E2H E3H E4H E5H -- -- -- -- MS3 MS2 MS1 MS0

E6H E7H ISPEN BS SRST CFAIL -- -- -- -E8H -- P4.6 P4.5 P4.4 P4.3 P4.2 P4.1 P4.0 EAH

F0H F7H F6H F5H F4H F3H F2H F1H F0H

F8H P5.7 P5.6 P5.5 P5.4 P5.3 P5.2 P5.1 P5.0 FAH

IAPLB6 IAPLB5 IAPLB4 IAPLB3 IAPLB2 IAPLB1 IAPLB0 --

00000000B

00xx0xxxB

11111111B

0x000000B

11111111B 00000000B 00000000B xxxx0000B 00110110B xxxxxxxxB 0000xxxxB 11111111B 00000000B 00000000B 11111111B 00000000B

注 1：这个寄存器地址通过 IFMT 和 SCMD 来决定。详情请见 IFMT 寄存器描述。

4.3. SFR 内存分页

MA816 SFR 内存分页允许设备在 0x80 至 0xFF 存储器地址区域映射更多的 SFR 。SFR 存储器区域有 16 页。因此，从 0x80 至 0xFF 的每一页存储器能存取最大到 128 个 SFR。 MA816 利用两个 SFR 页：0 和 F。利用 SFR 页索引寄存器（SFRPI）去选择 SFR 页。读写 SFR 的流程如下：

1. 利用 SFRPI 寄存器选择 SFR 页号。

2. 用直接寻址方式读或写特殊功能寄存器 SFR（(MOV 指令)。

SFRPI: SFR

SFR 地址 = 0xAC SFR 页 = 全部复位值 = XXXX-0000

7 6 5 4 3 2 1 0

-- -- -- -- PIDX3 PIDX2 PIDX1 PIDX0

R R R R R/W R/W R/W R/W

Bit 7~4: 保留给测试。这些位必须写 “0” 。

Bit 3~0: SFR 页索引。可用到的页只有页 “0” 和 “F”。

有两个寄存只在页 0中：T2CON(C8H) 和 CCON(D8H)，及两个寄存只在页 F 中：P6(C8H) 和 P7(D8H)。其它的寄存能在页 0 和页 F 两个页中存取。

页索引寄存器

PIDX[3:0]

0000 0001 0010 0011

选择的页

页 0 页 1 页 2 页 3

…… …… …… …… …… …… 1111

页 F

This document information is the intellectual property of Megawin Technology.

QP-7300-03D 10/79

Preliminary, v 0.06

MA816

5. 引脚

5.1. 封装

MA816

This document information is the intellectual property of Megawin Technology.

QP-7300-03D 11/79

Preliminary, v 0.06

MA816

5.2. 引脚定义

助记符

P1.0 ~ P1.4 60~64 I/O P1.5 ~ P1.7 2~4 I/O

P3.0 8 I/O P3.1 ~ P3.3 12~14 I/O P3.4 15 I/O P3.5 16 I/O P3.6 ~ P3.7 17,18 I/O

P0.7 ~ P0.0 44~47,

64-Pin

LQFP

49~52

类型

I/O

端口 1: 普通通用 I/O 口 1. P1.0 可作 T2 或 T2CKO. P1.1 可作 T2EX. P1.1 ~ P1.4 可作可编程比较器正输入.默认输入口是 P1.4. P1.5 可作比较器负输入 P1.6/P1.7 可通过固件配置为第二功能 RXD/TXD 端口 3: 普通通用 I/O 口 3. P3.0 可作串口 RXD. P3.1 可作串口 TXD. P3.2 可作 nINT0. P3.3 可作 nINT1. P3.4 可作 T0 或 T0CKO. P3.5 可作 T1 或 T1CKO.

端口 0: 普通通用 I/O 口 0.

描述

P2.0 ~ P2.7 28~35 I/O

P4.0 25 I/O

P4.1 42 I/O

P4.2 59 I/O

P4.3 11 I/O P4.4 36 I/O P4.5 39 I/O

P4.6 43 I/O P5.0 ~ P5.1 19,37 I/O P5.2 ~ P5.3 53,5 I/O P5.4 ~ P5.5 20,38 I/O P5.6 ~ P5.7 54,6 I/O

P7.0 ~ P7.1 26,27 I/O P7.2 ~ P7.3 40,41 I/O P7.4 ~ P7.5 57,58 I/O P7.6 ~ P7.7 9,10 I/O RST 7 I

P6.1 22 I/O

P6.0 I/O

端口 2: 普通通用 I/O 口 2. 可以做 PWM 定时器的 PWM 输出

端口 4: 普通通用 I/O 口 4.

P4.0 和 P41 能被配置仅输入在默认状态 P4.2 可作 nINT3. P4.3 可作 nINT2.

端口 5: 普通通用 I/O 口 5. 可以做 PWM 定时器的 PWM 输出

P5.0 可作 nINT4. P5.1 可作 nINT5.

端口 7: 普通通用 I/O 口 7.

RST: 最少两个机器周期的高电平复位微控制器

端口 6: 普通通用 I/O 口 6

P6.1

P6.0 和内部时钟输出.

VDD 55,56 P VSS 23,24 G

This document information is the intellectual property of Megawin Technology.

QP-7300-03D 12/79

电源地

Preliminary, v 0.06

MA816

6. 系统时钟

6.1. 时钟结构图

6.2. 时钟寄存器

CKCON0:

SFR 地址 = 0xC7 SFR 页 = 全部复位值 = xxxx-x000

Bit 7~3: 保留.

Bit 2~0: SCKS2 ~ SCKS0, 可编程系统时钟选择

This document information is the intellectual property of Megawin Technology.

QP-7300-03D 13/79

时钟控制寄存器

7 6 5 4 3 2 1 0

- - - - - SCKS2 SCKS1 SCKS0

R R R R R R/W R/W R/W

SCKS[2:0]

0 0 0 CLKin 0 0 1 CLKin /2 0 1 0 CLKin /4 0 1 1 CLKin /8 1 0 0 CLKin /16 1 0 1 CLKin /32 1 1 0 CLKin /64 1 1 1 CLKin /128

0

系统时钟 (Fosc)

Preliminary, v 0.06

MA816

CKCON1:

时钟控制寄存器

1

SFR 地址 = 0xBF SFR 页 = 全部复位值= xxx0-1010

7 6 5 4 3 2 1 0

OSCDR -- -- XCKS4 XCKS3 XCKS2 XCKS1 XCKS0

R/W R R R/W R/W R/W R/W R/W

Bit 7: OSCDR, OSC 驱动控制寄存器。 0: 足够驱动能力,驱动晶体振荡器。 1: 减少晶体振荡器的驱动能力。可以帮助减少 EMI。

Bit 6~5: 保留.

Bit 4~0: 设置振荡频率值去定义 ISP/IAP 操作的基本时间。根据 OSCin 填充一个适当的值，如下表：

时。

[XCKS4~XCKS0] = OSCin – 1, 当 OSCin=1~25 (MHz)

例如：

(1) 如果 OSCin=12MHz，则填充 [XCKS4~XCKS0]为 11，即：001011B. (2) 如果 OSCin=6MHz，则填充 [XCKS4~XCKS0]为 5，即：000101B.

OSCin XCKS[4:0]

1MHz 5’b00000 2MHz 5’b00001 3MHz 5’b00010 4MHz 5’b00011

…… …… 22MHz 5’b10101 23MHz 5’b10110 24MHz 5’b10111 25MHz 5’b11000

默认值 XCKS= 5’b01010

AUXR0:

辅助寄存器

0

SFR 地址 = 0x8E SFR 页 = 全部复位值 = 0000-0000

7 6 5 4 3 2 1 0

P60OC1 P60OC0 P60FD P34FD -- -- -- --

R/W R/W R/W R/W R/W R/W R/W R/W

Bit 7~6: P60 输出配置控制位 1 和 0。P60 支持下面的选择为 GPIO 或时钟源发生器。当 P60OC[1:0] 索引为非 P60 功能时，XTAL2 将驱动片上 RC 振荡器输出为其它设备提供时钟源。

P60OC[1:0]

00 P60 01 INTOSC 10 INTOSC/2 11 INTOSC/4

XTAL2 功能 I/O 模式

准双向口推挽输出推挽输出推挽输出

Bit 5: P60FD, P6.0 快速驱动 0: P6.0 默认驱动输出 1: P6.0 快速驱动输出使能。如果 P6.0 被配置作时钟输出。

This document information is the intellectual property of Megawin Technology.

QP-7300-03D 14/79

Preliminary, v 0.06

MA816

7. 8051 CPU 功能描述

7.1. CPU 寄存器

PSW:

程序状态字

SFR 地址 = 0xD0 SFR 页 = 全部复位值 = 0000-0000

7 6 5 4 3 2 1 0

CY AC F0 RS1 RS0 OV F1 P

R/W R/W R/W R/W R/W R/W R/W R/W

CY：进位标志。有进位/借位时 CY=1，否则 CY=0。 AC：半进位标志。当 D3 位向 D4 位产生进位/借位时 AC=1，否则 AC=0，常用于十进制调整运算中。 F0：用户可设定的标志位 0，可置位/复位，也可供测试。 RS1、RS0：四个通用寄存器组的选择位，该两位的四种组合状态用来选择 0~3 寄存器组。见下表：

OV：溢出标志。当带符号数运算结果超出 -128~+127 范围时 OV=1，否则 OV=0。当无符号数乘法结果超过 255 时，或当无符号数除法的除数为 0 时，OV=1，否则 OV=0。 F1：用户可设定的标志 1，可置位/复位，也可供测试。 P：奇偶校验标志。每条指令执行完，若 A 中 1 的个数为奇数时 P=1，否则 P=0，即奇偶校验方式。

堆栈指针

SP:

SFR 地址 = 0x81 SFR 页 = 全部复位值 = 0000-0111

7 6 5 4 3 2 1 0

SP[7] SP[6] SP[5] SP[4] SP[3] SP[2] SP[1] SP[0]

R/W R/W R/W R/W R/W R/W R/W R/W

数据指针低字节

DPL:

SFR 地址 = 0x82 SFR 页 = 全部复位值 = 0000-0000

7 6 5 4 3 2 1 0

DPL[7] DPL[6] DPL[5] DPL[4] DPL[3] DPL[2] DPL[1] DPL[0]

R/W R/W R/W R/W R/W R/W R/W R/W

数据指针高字节

DPH:

SFR 地址 = 0x83 SFR 页 = 全部复位值 = 0000-0000

7 6 5 4 3 2 1 0

DPH[7] DPH[6] DPH[5] DPH[4] DPH[3] DPH[2] DPH[1] DPH[0]

R/W R/W R/W R/W R/W R/W R/W R/W

寄存器

B: B

SFR 地址 = 0xF0 SFR 页 = 全部复位值 = 0000-0000

7 6 5 4 3 2 1 0

B[7] B[6] B[5] B[4] B[3] B[2] B[1] B[0]

R/W R/W R/W R/W R/W R/W R/W R/W

RS1 RS0 0 0 0 1 1 0 1 1

工作寄存器组 0 组（00-07H） 1 组（08-0FH） 2 组（10-17H） 3 组（18-1FH）

This document information is the intellectual property of Megawin Technology.

QP-7300-03D 15/79

Preliminary, v 0.06

MA816

7.2. CPU 时序

MA816 是一个基于1-T结构80C51 CPU的单芯片维处理器，指令完全兼容8051，执行一条指令只要 1~7时钟周期(是标准8051的 6~7倍)。它通过管道结构加快了指令执行速度超过标准8051结构。指令时序不同于标准8051。

多数8051执行指令的差别是基于机器周期和时钟周期的，机器周期为2到12个时钟周期。然而，1T-80C51是基于时钟周期时序的。所有指令时序被指定为时钟周期期间。关于1T-80C51指令的更多详情（包括每条指令的助记符、字节数、时钟周期）请参考“指令集”。

7.3. CPU 寻址方式

直接寻址

在指令中直接给出操作数地址的就属于直接寻址。此时，指令中的操作数部分就是操作数的地址。例如指令：

MOV A,4FH ;(A)←(4FH)

可用于直接寻址的空间是，内部数据RAM的低128字节及特殊功能寄存器SFRs。

寄存器间接寻址

由指令中指出某一个寄存器的内容作为操作数的地址。内部RAM和外部RAM都能通过间接寻址方式进行访问。使用当前工作寄存器组中的R0或R1存放操作数单元的地址指针（8位地址），在执行PUSH（压栈）和POP（出栈）指令时采用堆栈指针SP作寄存间接寻址。而如果地址是16位时就只能使用DPTR数据指针作间接寻址了。例如指令：

MOV A,@R0 ;(A) ←((R0)) MOVX A,@R1 ;(A) ←((R1)) MOVX A,@DPTR ;(A) ←((DPTR))

寄存器寻址

寄存器寻址就是以通过寄存器的内容作为操作数。在指令的助记符号中直接以寄存器的名字来表示操作数的地址。例如指令：

MOV A,R0 ;(A) ←(R0) ADD A,R0 ;(A) ←(Acc)+(R0)

能用于这种寻址方式的寄存器还有ACC、B、DPTR、AB(双字节)和CY(位累加器)。

变址寻址

以某个寄存器的内容作为基本地址，然后在这个基本地址基础上加上地址偏移量才是真正的操作数地址。例如指令：

MOVC A,@A+DPTR ;(A) ←((A)+(DPTR))

不论用DPTR或是PC作为基址指针，变址寻址方式都只适用于8051的程序存储器，通常用于读取数据表。

立即寻址

指令中地址码部分给出的就是操作数。即取出指令的同时立即得到了操作数。例如指令：

MOV A,#4FH ;(A) ←6FH

相对寻址

相对寻址时，由程序计数器PC提供的基地址与指令中提供的偏移量rel相加，得到操作数的地址。这时指出的地址是操作数与现行指令的相对位置。例如指令：

SJMP rel ;PC←(PC)+2+rel

位寻址

操作数是二进制数的某一位，其位地址出现在指令中，例如指令：

(REG)

SETB bit ;(bit) ←1

This document information is the intellectual property of Megawin Technology.

QP-7300-03D 16/79

Preliminary, v 0.06

MA816

8. 存储器结构

像所有的 80C51一样， MA816 的程序存储器和数据存储器的地址空间是分开的，这样8位微处理器可以通过一个8 位的地址快速而有效的访问数据存储器。

程序存储器(AP)最大13.5K字节。在MA816中，所有的程序存储器都是片上Flash存储器。因为没有设计外部程序使能 (/EA)和编程使能 (/PSEN) 信号，所以不允许外接程序存储器。

数据存储器使用与程序存储器不同的地址空间。MA816 有256字节的内部RAM和256字节片上扩展存储器 (XRAM)。

8.1. 片上程序存储器

程序存储器用来保存让CPU进行处理的程序代码，如图 8-1所示。复位后，CPU从地址为0000H的地方开始运行，用户应用代码的起始部分应该放在这里。为了响应中断，中断服务位置(被称为中断矢量)应该位于程序存储器。每个中断在程序存储器中有一个固定的起始地址，中断使CPU跳到这个地址运行中断服务程序。举例来说，外部中断0被指定到地址0003H，如果使用外部中断0，那么它的中断服务程序一定是从0003H开始的。如果中断未被使用，那么这些地址就可以被一般的程序使用。

中断服务程序的起始地址之间有8字节的地址间隔：外部中断0，0003H；定时器0，000BH；外部中断1，0013H；定时器1，001BH等等。如果中断服务程序足够短，它完全可以放在这8字节的空间中。如果其他的中断也被使用的话，较长的中断服务程序可以通过一条跳转指令越过后面的中断服务起始地址。

图 8-1 程序存储器

This document information is the intellectual property of Megawin Technology.

QP-7300-03D 17/79

Preliminary, v 0.06

MA816

8.2. 片上数据存储器 RAM

图 8-2 向MA816使用者展示了内部和外部数据存储器的空间划分。内部数据存储器被划分为三部分，通常被称为低128 字节 RAM ，高128字节 RAM 和128字节 SFR 空间。内部数据存储器的地址线只有8位宽，因此地址空间只有256 字节。SFR 空间的地址高于7FH，用直接地址访问；而用间接访问的方法访问高128字节的RAM。这样虽然SFR和高 128字节RAM占用相同的地址空间，但他们实际上是分开的。

图 8-2 所示，低128字节RAM与所有80C51 一样。最低的32字节被划分为4组每组8字节的寄存器组。指令中称这些寄存器为R0到R7。程序状态字 (PSW) 中的两位用于选择哪组寄存器被使用。这使得程序空间能够被更有效的使用，因为对寄存器访问的指令比使用直接地址的指令短。接下来的16字节是可以位寻址的存储器空间。80C51的指令集包含一个位操作指令集，这区域中的128位可以被这些指令直接使用。位地址从00H开始到7FH结束。

所有的低128字节RAM都可以用直接或间接地址访问，而高128字节RAM只能用间接地址访问。

SFR包括端口寄存器，定时器和外围器件控制器，这些寄存器只能用直接地址访问。SFR 空间中有16个地址同时支持位寻址和直接寻址。可以位寻址的 SFR 的地址末位是0H 或8H。

存取片上扩展 RAM (XRAM)，256 字节的 XRAM (0000H ~ 00FFH) 通过指令 MOVX 间接寻址。存取 XRAM 没有任何关于地址，地址锁存器和读/写选通信号的输出。

图 8-2 低 128 字节内部 RAM

Lower 128 Bytes of

internal SRAM

7FH

Four banks of 8 registers R0~R7

30H

20H

18H

10H

08H

00H

Bit Addressable

Bank 3

Bank 2

Bank 1

Bank 0

2FH

1FH

17H

0FH

07H

Reset value of Stack Pointer

8.3. 片上扩展RAM (XRAM)

存取片上 RAM (XRAM)， 256 字节的 XRAM (0000H ~ 00FFH) 通过指令“MOVX @Ri” 和 “MOVX @DPTR”间接寻址。KEIL-C51 编译器中，分配变量定位 XRAM，应使用 “pdata” 或 “xdata” 去定义。编译后，这变量被分别编译为通过“MOVX @Ri” 和 “MOVX @DPTR”寻址。从而 MA816 硬体能正确存取它们。

This document information is the intellectual property of Megawin Technology.

QP-7300-03D 18/79

Preliminary, v 0.06

MA816

8.4. 关于C51 编译器的声明识别符

C51编译器的声明识别符与 MA816 存储空间的对应关系。

data

128字节的内部数据存储空间 (00h~7Fh)；使用除MOVX和MOVC以外的指令，可以直接或间接的访问。全部或部分的堆栈可能保存在此区域中。

idata

间接数据；256字节的内部数据存储空间 (00h~FFh) 使用除MOVX和 MOVC以外的指令间接访问。全部或部分的堆栈可能保存在此区域中。此区域包括 data区和data区以上的128字节。

sfr

特殊功能寄存器； CPU寄存器和外围部件控制/状态寄存器，只能通过直接地址访问。

xdata

外部数据或片上的扩展RAM (XRAM)；通过 “MOVX @DPTR” 指令访问标准80C51的64K存储空间。MA816有 256 字节的片上 xdata 存储空间。

pdata

分页的外部数据(256 字节) 或片上的扩展RAM；通过 “MOVX @Ri” 指令访问标准80C51的256字节存储空间。MA816 有片上256 字节 pdata 存储空间，它与xdata共享。

code

16K程序存储空间；通过“MOVC @A+DTPR”访问，作为程序的一部分被读取。MA816有16K字节的片上 code存储器.

This document information is the intellectual property of Megawin Technology.

QP-7300-03D 19/79

Preliminary, v 0.06

MA816

9. 双数据指针寄存器 (DPTR)

通过数据指针用来加速代码执行和减少代码尺寸，双DPTR结构是一种方法。芯片将指定外部数据存储器的定位地址。外部存储器有两个16位DPTR寄存器，和一个控制位称作为DPS(AUXR1.0)，允许在程序代码和外部存储器之间的切换。

图 9-1 双 DPTR

(83h) (82h)

DPH DPLDPTR0

AUXR1.DPS=0

DPH DPLDPTR1

AUXR1.DPS=1

External Data Memory

DPTR 指令

使用DPS位的六条指令参考DPTR的当前选择，如下： INC DPTR ；数据指针加1 MOV DPTR,#data16 ；DPTR加载16位常量 MOVC A，@A+DPTR ；将代码字节移动到ACC MOVX A，@DPTR ；移动外部RAM(16位地址)到ACC MOVX @DPTR，A ；移动ACC到外部RAM(16位地址) JMP @A+DPTR ；直接跳转到DPTR

AUXR1:

辅助控制积存器

1

SFR 地址 = 0xA2 SFR 页 = 全部复位值 = 0000-0xx0

7 6 5 4 3 2 1 0

GPWKS1 GPWKS0 P5PWM P1S0 GF2 GF GF DPS

R/W R/W R/W R/W R/W R/W R/W R/W

Bit 0: DPTR 选择位，用来在 DPTR0 和 DPTR1 之间切换。 0: 选择 DPTR0 1: 选择 DPTR1

DPS

选择 DPTR

0 DPTR0 1 DPTR1

This document information is the intellectual property of Megawin Technology.

QP-7300-03D 20/79

Preliminary, v 0.06

MA816

10. I/O 结构

MA816 有下列 I/O 端口：P0.0~P0.7, P1.0~P1.7, P2.0~P2.7, P3.0~P3.7, P4.0~P4.6, P5.0~P5.7, P6.0~P6.1 及 P7.0~P7.7。如果选择内部振荡器作系统时钟输入，XTAL2 和 XTAL1 被配置为 P6.0 和 P6.1。确切的 I/O 口数目根

据封装而不同，见下表：

表 10-1 可用到的 I/O 口数目

I/O Pins Number of I/O ports P0.0~P0.7, P1.0~P1.7, P2.0~P2.7, P3.0~P3.7, P4.0~P4.6, P5.0~P5.7, P7.0~P7.7, XTAL2(P6.0), XTAL1(P6.1)

10.1. IO 配置

除 P6.0~P6.1 和 P7.0~P7.7 外，所有 I/O 端口引脚可以配置为四种模式中的其中一种。这四种类型有：准双向口(标准 8051 的 I/O 端口)、上拉输出、集电极开路输出和输入(高阻抗输入)。P6.0 和 P6.1 只能作准双向口模式

下面描述这四种 I/O 口模式。

10.1.1. 准双向口

端口引脚工作在准双向模式时与标准 8051 端口引脚类似。一个准双向端口用作输入和输出时不需要对端口重新配置。这种可能是因为端口输出逻辑高时，弱上拉，允许外部器件拉低引脚。当输出低时，强的驱动能力可吸收大电流。在准双向输出时有三个上拉晶体管用于不同的目的。其中的一种上拉，称为微上拉，只要端口寄存器的引脚包含逻辑 1 则打开。如果引脚悬空，则这种非常弱上拉提供一个非常小的电流将引脚拉高。第二种上拉称为“弱上拉”，端口寄存器的引脚包含逻辑 1 时且引脚自身也在逻辑电平时打开。这种上拉对准双向引脚提供主要的电流源输出为 1。如果引脚被外部器件拉低，这个弱上拉关闭，只剩一个微上拉。为了在这种条件下将引脚拉低，外部器件不得不吸收超过弱上拉功率的电流，且拉低引脚在输入的极限电压之下。第三种上拉称为“强”上拉。这种上拉用于加速准双向端口的上升沿跳变，当端口寄存器从逻辑 0 到逻辑 1 时。当这发生时，强上拉打开两个 CPU 时钟，快速将端口引脚拉高。准双向端口配置如下图所示。

图 10-1 准双向 I/O 口

55 or 57 (INTOSC enabled)

VDD

Weak

Port

Port latch data

Input data

2 clocks

delay

Strong

VDDVDD

Very weak

10.1.2. 推挽输出

推挽输出配置有下拉，和开漏输出、准双向输出模式有着相同的结构，当端口寄存器包含逻辑 1 时提供一个连续的强上拉。当一个端口输出需要更大的电流时可配置为推挽输出模式。另外，在这种配置下的端口输入引脚和输入路

This document information is the intellectual property of Megawin Technology.

QP-7300-03D 21/79

Preliminary, v 0.06

MA816

径的准双向模式的配置相同。推挽输出配置如下图所示。

图 10-2 推挽输出

VDD

Strong

Port

Port latch data

Input data

10.1.3. 仅输入(高阻输入)

仅输入模式在引脚上没有任何上拉电阻，如下图所示。

图 10-3 仅输入

Input data

10.1.4. 开漏集输出

配置为开漏输出时，当端口寄存器包含逻辑 0 时，关闭所有上拉，只有端口引脚的下拉晶体管。使用这个功能配置应用，端口引脚必须有外部上拉，典型的将电阻接到 VDD。这个模式的下拉和准双向端口的模式相同。另外，在这种配置下的端口输入引脚的输入路径和准双向模式相同。

开漏输出端口配置如图 10-2 所示。

图 10-4 开漏集输出

Port

This document information is the intellectual property of Megawin Technology.

QP-7300-03D 22/79

Preliminary, v 0.06

MA816

Port

Port latch data

Input data

10.2. I/O 端口寄存器

MA816 所有端口可通过软件个别的、独立的配置为四种之中的一种类型，基于位位基础，如下表所示。这四种类型有：准双向(标准 8051 的 I/O 端口)、上拉输出、集电极开路输出和输入(高阻抗输入)。每个端口有两个模式寄存器来选择各个端口引脚的类型。

表 10-2 端口配置设定

PxM0.y PxM1.y

0 0 0 1 1 0 1 1

这里 x=0~4 (端口号)，y=0~7 (端口引脚)。寄存器 PxM0 和 PxM1 列表如下。

端口模式准双向端口推挽式输出仅输入(高阻抗输入) 开漏集输出

This document information is the intellectual property of Megawin Technology.

QP-7300-03D 23/79

Preliminary, v 0.06

MA816

10.2.1. 端口 0

端口 0寄存器

P0:

SFR 地址 = 0x80 SFR 页 = 全部复位值 = 1111-1111

7 6 5 4 3 2 1 0

P0.7 P0.6 P0.5 P0.4 P0.3 P0.2 P0.1 P0.0

R/W R/W R/W R/W R/W R/W R/W R/W

Bit 7~0: P0.7~P0.0 通过 CPU 置 1/清 0。

P0M0:

模式寄存器

0

端口

0

SFR 地址 = 0x93 SFR 页 = 全部复位值 = 0000-0000

7 6 5 4 3 2 1 0

P0M0.7 P0M0.6 P0M0.5 P0M0.4 P0M0.3 P0M0.2 P0M0.1 P0M0.0

R/W R/W R/W R/W R/W R/W R/W R/W

P0M1:

模式寄存器

1

端口

0

SFR 地址 = 0x94 SFR 页 = 全部复位值 = 0000-0000

7 6 5 4 3 2 1 0

P0M1.7 P0M1.6 P0M1.5 P0M1.4 P0M1.3 P0M1.2 P0M1.1 P0M1.0

R/W R/W R/W R/W R/W R/W R/W R/W

10.2.2. 端口 1

端口

1

P1:

寄存器

SFR 地址 = 0x90 SFR 页 = 全部复位值 = 1111-1111

7 6 5 4 3 2 1 0

P1.7 P1.6 P1.5 P1.4 P1.3 P1.2 P1.1 P1.0

R/W R/W R/W R/W R/W R/W R/W R/W

Bit 7~0: P1.7~P1.0 通过 CPU 置 1/清 0

P1M0:

模式寄存器

0

端口

1

SFR 地址 = 0x91 SFR 页 = 全部复位值 = 0000-0000

7 6 5 4 3 2 1 0

P1M0.7 P1M0.6 P1M0.5 P1M0.4 P1M0.3 P1M0.2 P1M0.1 P1M0.0

R/W R/W R/W R/W R/W R/W R/W R/W

P1M1:

模式寄存器

1

端口

1

SFR 地址 = 0x92 SFR 页 = 全部复位值 = 0000-0000

7 6 5 4 3 2 1 0

P1M1.7 P1M1.6 P1M1.5 P1M1.4 P1M1.3 P1M1.2 P1M1.1 P1M1.0

R/W R/W R/W R/W R/W R/W R/W R/W

如果 P1.1 ~ P1.5 任何一个口设置为比较器模式输入，则必须配置这个 I/O 口模式为仅输入模式为比较器得到模拟信号。

10.2.3. 端口 2

This document information is the intellectual property of Megawin Technology.

QP-7300-03D 24/79

MEGAWIN MA816 User Manual

Specifications and Main Features

Frequently Asked Questions

User Manual

1. 概述

2. 功能

3. 方框图

4. 特殊功能寄存器SFR

4.1. SFR 映射表

4.2. SFR 位分配

4.3. SFR 内存分页

5. 引脚

5.1. 封装

5.2. 引脚定义

6. 系统时钟

6.1. 时钟结构图

6.2. 时钟寄存器

7. 8051 CPU 功能描述

7.1. CPU 寄存器

7.2. CPU 时序

7.3. CPU 寻址方式

8. 存储器结构

8.1. 片上程序存储器

8.2. 片上数据存储器 RAM

8.3. 片上扩展RAM (XRAM)

8.4. 关于C51 编译器的声明识别符

9. 双数据指针寄存器 (DPTR)

10. I/O 结构

10.1. IO 配置

10.1.1. 准双向口

10.1.2. 推挽输出

10.1.3. 仅输入(高阻输入)

10.1.4. 开漏集输出

10.2. I/O 端口寄存器

10.2.1. 端口 0

10.2.2. 端口 1

10.2.3. 端口 2