O SAT através deste Manual de Serviço tem a finalidade de mostrar todas as etapas necessárias para a correta
manutenção dos produtos Gradiente.
Nossa maior preocupação é oferecer aos técnicos da rede de Serviços Autorizados Gradiente em todo território
nacional, condições de conhecer profundamente o DVD Player D-470 e assim capacitá-los a desenvolver um
serviço de qualidade junto aos nossos clientes.
Para isso, é indispensável uma leitura cuidadosa e atenta de todas as instruções contidas neste manual.
Divisão Nacional de Serviços
VISTA EXPLODIDA .............................................................................................................................. 39
PROCEDIMENTOS DE MANUTENÇÃO .....................................................................................................43
Manual de Serviço 1
PRECAUÇÕES DE SEGURANÇA
DISTÂNCIA DE FOLGA
Ao substituir componentes do circuito primário, confirme
a distância da folga especificada (d), (d’) para que seja
maior que 3,2 mm, entre terminais soldados e entre
terminais e partes metálicas.
CHECAGEM DA CORRENTE DE FUGA:
No aparelho completamente montado, conecte o cabo
de força a linha AC em uma tomada de 120V (não utilize
transformador de isolação de rede durante este teste).
Utilize um voltímetro AC com sensibilidade de no mínimo
1KΩ/V conectado conforme a figura ao lado:
Meça a tensão AC sobre o resistor conectando uma das
pontas de prova em todas as partes metálicas expostas
do aparelho (conexões de antena, plugs de entrada/
saída de áudio e vídeo, ofereçam um retorno elétrico
ao chassi. Qualquer tensão medida não deve exceder a
0,35VAC. Inverta o plug do cabo de força do aparelho
na tomada e repita o teste.
NOTAS DE SEGURANÇA
1-Antes de devolver o aparelho ao proprietário,
certifique-se de que nenhum dispositivo interno
de proteção esteja defeituoso ou tenha sido
prejudicado durante a manutenção. Componentes,
partes, e/ou fiação que estejam danificados devem
ser substituídos por componentes, partes, ou fiação
que obedeçam as especificações originais.
2-Não opere este aparelho ou deixe que seja operado
sem todos os dispositivos protetores devidamente
instalados e funcionando. Técnicos que danifiquem
as características de segurança ou falhem ao
realizar checagens de segurança são responsáveis
por qualquer defeito resultante, e poderá expor a
si próprio e aos outros a possíveis danos.
3-Leia e obedeça todas as precauções e as notas
relacionadas a segurança no lado de dentro e sobre
o gabinete do produto.
4-NOTA DE SEGURANÇA: Alguns componentes
elétricos e mecânicos têm características especiais
de segurança e são identificados no esquema e na
lista de materiais pelo símbolo
imprescindível que a substituição seja feita por
componentes originais fornecidos pela Gradiente,
a substituição por componentes fora de
especificação poderá causar, choque, incêndio, e/
ou outros riscos.
5-Componentes que não são de segurança devem
ser substituídos por componentes com as mesmas
especificações técnicas que consta na lista de
materiais.
, nesses casos é
2 Manual de Serviço
6-AVISO SOBRE ALTERAÇÕES NO APARELHO:
Não faça alterações ou modificações nos sistemas
elétricos ou mecânicos deste aparelho. Alterações
ou acréscimos de ítens como conexões auxiliares,
cabos e acessórios poderão alterar as
características de segurança deste aparelho e criar
risco para o usuário. Quaisquer alterações não
autorizadas pelo fabricante invalidarão a garantia
deste produto e farão do técnico, responsável por
danos a pessoa ou à propriedade.
PRECAUÇÕES DE MANUTENÇÃO
Nota a respeito do manuseio da unidade óptica
1. Transporte e armazenagem
a) A unidade deve permanecer em sua embalagem antí-
estática até o momento de ser usada (Fig. 1).
b) A unidade nunca deve ser submetida a pressões
externas ou impactos (Fig. 2).
2. Reparos
a) A unidade incorpora um forte magneto e nunca deve
ser envolvida em materiais magnéticos.
b) A unidade deve ser sempre manuseada de forma
adequada e cuidadosamente, evite exercer pressões
externas e impactos. Se for submetida a fortes
pressões ou impactos, o resultado pode ser um mal
funcionamento ou danos ao PCI.
c) Cada unidade é ajustada com um alto grau de
precisão, e por esta razão os parafusos de ajuste
nunca devem ser tocados.
d) O raio laser pode danificar a visão!
Nunca olhe diretamente para o raio laser.
Nunca alimente uma unidade que tenha partes
externas (lentes e etc) danificados.
3. Limpeza da lente
a) Se houver poeira na superfície da lente, esta deve
ser limpa com um jato de ar (como o usado para
lentes de câmera). A lente é suportada por uma
delicada mola. Quando for limpar a lente, um
cotonete pode ser usado com cuidado.
Manual de Serviço 3
NOTA SOBRE A MANUTENÇÃO DE CD/DVD PLAYERS
1. Preparação
a) Os CD Players incorporam um grande número de
CI’s e uma unidade óptica (diodo laser). Estes
componentes são sensíveis e facilmente afetados
por eletricidade estática. Se a eletricidade estática
for de alta voltagem, estes componentes podem ser
danficados e por isso devem ser manuseados com
cuidado.
b) A unidade é composta de alguns componentes
ópticos e outros componentes de alta precisão. É
necessário muito cuidado e deve-se evitar o reparo
ou a armazenagem em locais onde a temperatura e
a umidade forem altas, onde fortes campos
magnéticos estiverem presentes e onde houver
muita poeira.
2. Reparo
a) Antes de trocar qualquer componente desligue o
cabo de força da tomada.
b) Todos os instrumentos de medição e as ferramentas
devem estar aterradas.
c) A bancada de trabalho deve estar coberta com uma
manta condutiva anti-estática aterrada.
d) Para evitar fuga de AC, as partes metálicas do ferro
de soldar devem estar aterradas.
e) O corpo do técnico deve estar aterrado por uma
pulseira anti-estática com um resistor de 1MΩ.
f) Deve-se evitar que a unidade entre em contato com
a roupa e receba descarga de estática não desviada
pela pulseira.
g) O raio laser emitido pela unidade NUNCA deve ser
Digital Coaxial.................................................................................................................... 0,5Vp-p
Resposta de frequência*
CD (EIAT) ................................................................................................................... 20Hz~20kHz
DVD (@ 48kHz)........................................................................................................... 20Hz~22kHz
DVD (@ 96kHz)........................................................................................................... 20Hz~44kHz
Relação S/N ................................................................................................................................ >92 dB
Distorção Harmônica Total ........................................................................................................... <0,04%
* Especificação nominal.
Projeto e especificações técnicas sujeitos a alteração sem aviso prévio.
Manual de Serviço 5
DESCRIÇÃO DOS PINOS DOS PRINCIPAIS CIRCUITOS INTEGRADOS
1. Diagrama de blocos do CI MPEG
6 Manual de Serviço
ZR36768/762
Diagrama de blocos DRC
Diagrama de blocos CSTP
Manual de Serviço 7
Diagrama de blocos do Vaddis ZR36768/762
Descrição dos pinos do Vaddis 6E
PinoNomeDireçãoEstado durante/depois do RESET
Interface da CPU (15 pinos)
153DUPTD0ODurante RESET: Saida (alta)
GPCI/O[36]I/ODepois RESET: Entrada(r.t.)
DUPTD0: Primeira saída de dados de debug da UART
GPCI/O[36]:Saída/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP
152DUPRD0IDurante RESET: Entrada (p.u.)
GPCI/O[35]I/ODepois RESET: Entrada (r.t.)
DUPRD0: Primeira saída de dados de debug da UART
GPCI/O[35]: Saída/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP
156DPUTD1ODurante RESET: Entrada (p.u.)
GPCI/O[38]I/ODepois RESET: Entrada (r.t.)
DPUTD1: Segunda saída de dados de debug da UART
GPCI/O[38]: Saída/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP
155DPUTD1ODurante RESET: Entrada (p.u.)
GPCI/O[37]I/ODepois RESET: Entrada (r.t.)
DPUTD1: Segunda saída de dados de debug da UART
GPCI/O[37]: Saída/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP
106GPCI/O[20]I/ODurante RESET: Entrada (p.d.)
CPUNMIIDepois RESET: Entrada (r.t.)
SDATA[0]I
PM[0]O
GPCI/O[20]: Saída/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP
CPUNMI: Entrada de interrupção não-mascarável da CPU
SDATA[0]: Entrada de dados de amostragem do canal do SERVO para bypass do front-end analógico.
PM[0]: Saída de dados de prova do mux.
8 Manual de Serviço
Descrição dos pinos do Vaddis 6E (continuação)
PinoNomeDireçãoEstado durante/depois do RESET
Interface da CPU (15 pinos) - continuação
108ICGPCI/O[0]I/ODurante RESET: Entrada (p.d.)
AOUT[3]ODepois RESET: Entrada (r.t.)
SDATA[1]I
PM[1]O
ICGPCI/O[0]: Saída/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP. Pode ser usada
como interrupção externa de uso geral para a CPU.
AOUT[3]: Saída serial de áudio digital estéreo.
SDATA[1]: Entrada de dados de amostragem do canal do SERVO para bypass do front-end analógico.
PM[1]: Saída de dados de prova do mux.
109IDGPCI/O[0]I/ODurante RESET: Entrada (p.d.)
SDATA[2]ODepois RESET: Entrada (r.t.)
PM[2]I
IDGPCI/O[0]: Saída/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP. Pode ser usada
como interrupção externa de uso geral para a CPU.
SDATA[2]: Entrada de dados de amostragem do canal do SERVO para bypass do front-end analógico.
PM[2]: Saída de dados de prova do mux.
149GPCI/O[34]I/ODurante RESET: Entrada (p.d.)
147GPCI/O[33]I/ODepois RESET: Entrada (r.t.)
145GPCI/O[32]I/O
136GPCI/O[31]I/O
Saída/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP.
148ICGPCI/O[5]I/ODurante RESET: Entrada (p.d.)
146ICGPCI/O[4]I/ODepois RESET: Entrada (r.t.)
Saída/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP. Pode ser usada
como interrupção externa de uso geral para a CPU.
150IDGPCI/O[3]I/ODurante RESET: Entrada (p.d.)
137IDGPCI/O[2]I/ODepois RESET: Entrada (r.t.)
Saída/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP. Pode ser usada
como interrupção externa de uso geral para a CPU.
Sinais do PLL (4 pinos)
139RESET#IDEntrada
Entrada de reset. Depois que este sinal for desativado, o Vaddis 6E começa o processo de inicialização.
142GCLKPIDEntrada
Entrada de clock ou de cristal de 27,000MHz para geração de clock do processmento principal.
141XOAOSaída
Saída para um cristal que for conectado ao GCLKP. Se um cristal não for usado em GCLKP, XO deve ser
mantido desconectado.
143GCLKAIDEntrada
Entrada de clock de 27,000MHz para geração de clock de áudio principal. Deve ser conectado ao GCLKP
em operação normal.
Porta de vídeo analógica (5 pinos)
158CVBS/G/YAO
(DAC A)
Quando a saída do Vaddis 6E for vídeo composto, este sinal é CVBS.
Quando a saída do Vaddis 6E for RGB, este é o sinal verde.
Quando a saída do Vaddis 6E for YUV, este é o sinal Y.
Manual de Serviço 9
Descrição dos pinos do Vaddis 6E (continuação)
PinoNomeDireçãoEstado durante/depois do RESET
Porta de vídeo analógica (5 pinos) - Continuação
161Y/R/V/CAO
Quando a saída do Vaddis 6E for vídeo composto, este sinal é Y.
Quando a saída do Vaddis 6E for RGB, este é o sinal vermelho
Quando a saída do Vaddis 6E for YUV, este é o sinal V.
Quando a saída do Vaddis 6E for SCART, este é o sinal C.
162C/B/UAO
(DAC C)
Quando a saída do Vaddis 6E for vídeo composto, este sinal é C.
Quando a saída do Vaddis 6E for RGB, este é o sinal azul.
Quando a saída do Vaddis 6E for YUV, este é o sinal U.
159CVBS/C/YAO
(DAC D)
A saída desta linha pode ser CVBS, C ou Y. A seleção é independente da seleção dos outros três DACs.
163RSETAI
Carga resisitiva para ajuste de ganho dos DACs.
Porta de vídeo digital, CPU, DSP e debug do ADP (11 pinos)
128VID[7]ODurante RESET: Entrada (p.d.)
ICETMSIDepois RESET: Entrada (r.t.)
DJTMSI
GPCI/O[26]I/O
DACTEST[7]I
VID[7]: Saída de lum./crom. do vídeo digital, multiplexados no tempo de acordo com o padrão CCIR656.
ICETMS: Interface de debug do ADP
DJTDS: Interface de debug do DSP
GPCI/O[26]: Saída/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP
DACTEST[7]: Entrada de teste do DAC
128VID[6]ODurante RESET: Entrada (p.d.)
ICETMIIDepois RESET: Entrada (r.t.)
DJTDII
ICGPCI/O[2]I/O
DACTEST[6]I
VID[6]: Saída de lum./crom. do vídeo digital, multiplexados no tempo de acordo com o padrão CCIR656.
ICETMI: Interface de debug do ADP
DJTDI: Interface de debug do DSP
ICGPCI/O[2]: Saída/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP. Pode ser usada
como interrupção externa de uso geral para a CPU.
DACTEST[6]: Entrada de teste do DAC
130VID[5]ODurante RESET: Entrada (p.d.)
ICETDOODepois RESET: Entrada (r.t.)
DJTDOO
IDGPCI/O[1]I/O
DACTEST[5]I
VID[5]: Saída de lum./crom. do vídeo digital, multiplexados no tempo de acordo com o padrão CCIR656.
ICETDO: Interface de debug do ADP
DJTDO: Interface de debug do DSP
IDGPCI/O[1]: Saída/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP. Pode ser usada
como interrupção externa de uso geral para a CPU.
DACTEST[5]: Entrada de teste do DAC
10 Manual de Serviço
Descrição dos pinos do Vaddis 6E (continuação)
PinoNomeDireçãoEstado durante/depois do RESET
Porta de vídeo digital, CPU, DSP e debug do ADP (11 pinos) - continuação
131VID[4]ODurante RESET: Entrada (p.d.)
ICETCKIDepois RESET: Entrada (r.t.)
DJTCKI
GPCI/O[27]I/O
DACTEST[4]I
VID[4]: Saída de lum./crom. do vídeo digital, multiplexados no tempo de acordo com o padrão CCIR656.
ICETCK: Interface de debug do ADP
DJTCK: Interface de debug do DSP
GPCI/O[27]: Saída/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP.
DACTEST[4]: Entrada de teste do DAC
132VID[3]ODurante RESET: Entrada (p.d.)
DJTMSIDepois RESET: Entrada (r.t.)
GPCI/O[28]I/O
DACTEST[3]I
SERVOCLKO
VID[3]: Saída de lum./crom. do vídeo digital, multiplexados no tempo de acordo com o padrão CCIR656.
DJTMS: Interface de debug do DSP
GPCI/O[28]: Saída/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP.
DACTEST[3]: Entrada de teste do DAC
SERVOCLK: Saída de dados de amostragem do canal do SERVO para bypass do front-end analógico.
133VID[2]ODurante RESET: Entrada (p.d.)
DJTDIIDepois RESET: Entrada (r.t.)
GPCI/O[29]I/O
DACTEST[2]I
SSEL[0]O
VID[2]: Saída de lum./crom. do vídeo digital, multiplexados no tempo de acordo com o padrão CCIR656.
DJTDI: Interface de debug do DSP
GPCI/O[29]: Saída/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP.
DACTEST[2]: Entrada de teste do DAC
SSEL[0]: Saída de seleção do canal do SERVO para bypass do front-end analógico.
134VID[1]ODurante RESET: Entrada (p.d.)
DJTDOODepois RESET: Entrada (r.t.)
GPCI/O[30]I/O
DACTEST[1]I
SSEL[1]O
VID[1]: Saída de lum./crom. do vídeo digital, multiplexados no tempo de acordo com o padrão CCIR656.
DJTDO: Interface de debug do DSP
GPCI/O[30]: Saída/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP.
DACTEST[1]: Entrada de teste do DAC
SSEL[1]: Saída de seleção do canal do SERVO para bypass do front-end analógico.
135VID[0]ODurante RESET: Entrada (p.d.)
DJTCKIDepois RESET: Entrada (r.t.)
ICGPCI/O[3]I/O
DACTEST[0]I
SSEL[2]O
VID[0]: Saída de lum./crom. do vídeo digital, multiplexados no tempo de acordo com o padrão CCIR656.
DJTCK: Interface de debug do DSP
ICGPCI/O[3]: Saída/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP. Pode ser usada
como interrupção externa de uso geral para a CPU.
DACTEST[0]: Entrada de teste do DAC
SSEL[2]: Saída de seleção do canal do SERVO para bypass do front-end analógico.
Manual de Serviço 11
Descrição dos pinos do Vaddis 6E (continuação)
PinoNomeDireçãoEstado durante/depois do RESET
Porta de vídeo digital, CPU, DSP e debug do ADP (11 pinos) - continuação
126VCLKx2ODurante RESET: Entrada (p.d.)
COSYNCODepois RESET: Entrada (r.t.)
ICGPCI/O[1]I/O
CJTMSI
DACTEST[10]I
PM[11]O
VCLKx2: Saída de clock do vídeo digital. 27,000MHz.
COSYNC: Saída de sincronismo composto. Ativo somente quando a saída de analógico componente for
selecionada.
ICGPCI/O[1]: Saída/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP. Pode ser usada
como interrupção externa de uso geral para a CPU.
CJTMS: Interface de debug da CPU
DACTEST[10]: Entrada de teste do DAC
PM[11]: Saída de dados de prova do mux.
124HSYNC#ODurante RESET: Entrada (p.d.)
GPCI/O[25]I/ODepois RESET: Entrada (r.t.)
CJTDOO
DACTEST[8]I
PM[10]O
HSYNC#: Sinal de sincronismo horizontal do vídeo digital.
GPCI/O[25]: Saída/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP.
CJTDO: Interface de debug da CPU
DACTEST[8]: Entrada de teste do DAC
PM[10]: Saída de dados de prova do mux.
122VSYNC#ODurante RESET: Entrada (p.d.)
GPCI/O[24]I/ODepois RESET: Entrada (r.t.)
CJTDII
DACTEST[9]I
PM[9]O
VSYNC#: Sinal de sincronismo vertical do vídeo digital.
GPCI/O[24]: Saída/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP.
CJTDI: Interface de debug da CPU
DACTEST[9]: Entrada de teste do DAC
PM[9]: Saída de dados de prova do mux.
Porta de áudio digital e Debug da CPU (9 pinos)
120AINIDurante RESET: Entrada (p.d.)
GPCI/O[23]I/ODepois RESET: Entrada (r.t.)
CJTCKI
PM[8]O
AIN: Entrada serial do áudio digital estéreo
GPCI/O[23]: Saída/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP.
CJTCK: Interface de debug da CPU
PM[8]: Saída de dados de prova do mux.
118AMCLKI/ODurante RESET: Entrada (p.d.)
Depois RESET: Entrada (r.t.)
Entrada/saída de clock principal do áudio. 128,192,256 ou 384 vezes a frequência de amostragem.
110S/PDIFODurante RESET: Entrada (p.d.)
SDATA[3]IDepois RESET: Entrada (r.t.)
PM[3]O
S/PDIF: Saída do transmissor S/PDIF para dados de áudio digital codificado ou reconstruído.
SDATA[3]: Entrada de dados de amostragem do canal do SERVO para bypass do front-end analógico.
PM[3]: Saída de dados de prova do mux.
12 Manual de Serviço
Descrição dos pinos do Vaddis 6E (continuação)
PinoNomeDireçãoEstado durante/depois do RESET
Porta de áudio digital e Debug da CPU (9 pinos) - continuação
111AOUT[2]ODurante RESET: Entrada (p.d.)
GPCI/O[21]I/ODepois RESET: Entrada (r.t.)
SDATA[4]I
PM[4]O
AOUT[2]: Saída serial do áudio digital estéreo
GPCI/O[21]: Saída/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP.
SDATA[4]: Entrada de dados de amostragem do canal do SERVO para bypass do front-end analógico.
PM[4]: Saída de dados de prova do mux.
112AOUT[1]ODurante RESET: Entrada (p.d.)
GPCI/O[22]I/ODepois RESET: Entrada (r.t.)
SDATA[5]I
PM[5]O
AOUT[1]: Saída serial do áudio digital estéreo
GPCI/O[22]: Saída/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP.
SDATA[5]: Entrada de dados de amostragem do canal do SERVO para bypass do front-end analógico.
PM[5]: Saída de dados de prova do mux.
113AOUT[0]ODurante RESET: Entrada (p.d.)
SDATA[5]IDepois RESET: Entrada (r.t.)
PM[6]O
AOUT[0]: Saída serial do áudio digital estéreo
SDATA[5]: Entrada de dados de amostragem do canal do SERVO para bypass do front-end analógico.
PM[6]: Saída de dados de prova do mux.
115ALRCLKODurante RESET: Entrada (p.d.)
Depois RESET: Entrada (r.t.)
Saída de seleção de áudio digital esquerdo/direito para a porta de áudio. Onda quadrada, na frequência
de amostragem.
116ABCLKODurante RESET: Entrada (p.d.)
Depois RESET: Entrada (r.t.)
Saída de clock de bit para áudio digital. O dados em AOUT e AIN são enviados ou retidos, respectivamente,
na borda deste clock.
114GPAI/OI/ODurante RESET: Entrada (p.d.)
AOUT[3]ODepois RESET: Entrada (r.t.)
SDATA[7]I
PM[7]O
GPAI/O: Saída/Entrada de uso geral, monitorada/controlada pelo SW ADP.
AOUT[3]: Saída serial do áudio digital estéreo
SDATA[7]: Entrada de dados de amostragem do canal do SERVO para bypass do front-end analógico.
PM[7]: Saída de dados de prova do mux.
Interface do carregador, Interface do amplificador de RF, Interface de fluxo de AV (28 pinos)
185VBIASS[1]AI
184VBIASS[0]AI
Entradas de tensão de referência do sinal analógico do servo.
169DACDRIVE[1]AO
167DACDRIVE[0]AO
Saída de sinais do drive do DAC
Manual de Serviço 13
Descrição dos pinos do Vaddis 6E (continuação)
PinoNomeDireçãoEstado durante/depois do RESET
Interface do carregador, Interface do amplificador de RF, Interface de fluxo de AV (28 pinos)
187PWMACT[0]ODurante RESET: Entrada (p.d.)
GPCI/O[39]I/ODepois RESET: Entrada (r.t.)
DVDDAT[0]I
NRZDATAI
PWMACT[0]: Saída do sinal PWM0.
GPCI/O[39]: Saída/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP.
DVDDAT[0]: Linha de entrada de dados AV para bypass do front-end.
NRZDATA: Entrada de dados NRZ para front-end analógico e bypass do canal de leitura de dados.
188PWMACT[1]ODurante RESET: Entrada (p.d.)
GPCI/O[40]I/ODepois RESET: Entrada (r.t.)
DVDDAT[1]I
NRZCLKI
PWMACT[1]: Saída do sinal PWM1.
GPCI/O[40]: Saída/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP.
DVDDAT[1]: Linha de entrada de dados AV para bypass do front-end.
NRZCLK: Entrada de dados NRZ para front-end analógico e bypass do canal de leitura de dados.
205SLEDPULSEIDurante RESET: Entrada (p.d.)
IDGPCI/O[6]I/ODepois RESET: Entrada (r.t.)
DVDSOSI
SLEDPULSE: Entrada do codificador óptico do Sled.
IDGPCI/O[6]: Saída/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP. Pode ser usada
como interrupção externa de uso geral para o DSP.
DVDSOS: Entrada de indicação de início de setor AV para bypass do front-end.
206SPINDLEPULSEIDurante RESET: Entrada (p.d.)
IDGPCI/O[7]I/ODepois RESET: Entrada (r.t.)
SPINDLEPULSE: Entrada do codificador óptico do Spindle.
IDGPCI/O[7]: Saída/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP. Pode ser usada
como interrupção externa de uso geral para o DSP.
172RFINPAI
Entrada de sinal positivo de RF (entrada diferencial) ou entrada de sinal de RF (linha única)
173RFINNAI
Entrada de sinal negativo de RF (entrada diferencial) ou entrada de sinal de RF de referência.
176ADCIN[7]AI
AFETESTNAI/O
ADCIN[7]: Entrada de sinal do ADC do SERVO do amplificador de RF.
AFETESTN: Entrada ou saída diferencial de sinal (negativo) de teste do front-end analógico.
177ADCIN[6]AI
AFETESTPAI/O
ADCIN[6]: Entrada de sinal do ADC do SERVO do amplificador de RF.
AFETESTP: Entrada ou saída diferencial de sinal (positivo) de teste do front-end analógico.
178ADCIN[5]AI
179ADCIN[4]AI
180ADCIN[3]AI
181ADCIN[2]AI
182ADCIN[1]AI
183ADCIN[0]AI
Entradas de sinal do ADC do SERVO do amplificador de RF.
14 Manual de Serviço
Descrição dos pinos do Vaddis 6E (continuação)
PinoNomeDireçãoEstado durante/depois do RESET
Interface do carregador, Interface do amplificador de RF, Interface de fluxo de AV (28 pinos)
189PWMCO[0]ODurante RESET: Entrada (p.d.)
GPCI/O[41]I/ODepois RESET: Entrada (r.t.)
DVDDAT[2]I
NRZLOCKI
PWMCO[0]: Saída do sinal PWM2.
GPCI/O[41]: Saída/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP.
DVDDAT[2]: Linha de entrada de dados AV para bypass do front-end.
NRZLOCK: Entrada de dados NRZ para front-end analógico e bypass do canal de leitura de dados.
191PWMCO[1]ODurante RESET: Entrada (p.d.)
GPCI/O[42]I/ODepois RESET: Entrada (r.t.)
DVDDAT[3]I
NRZDFCTI
PWMCO[1]: Saída do sinal PWM3.
GPCI/O[42]: Saída/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP.
DVDDAT[3]: Entrada de dados AV para bypass do front-end.
NRZDFCT: Entrada de defeito NRZ para front-end analógico e bypass do canal de leitura de dados.
193PWMCO[2]ODurante RESET: Entrada (p.d.)
GPCI/O[43]I/ODepois RESET: Entrada (r.t.)
DVDDAT[4]I
RFDAT[0]I
PWMCO[2]: Saída do sinal PWM4.
GPCI/O[43]: Saída/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP.
DVDDAT[4]: Entrada de dados AV para bypass do front-end.
RFDAT[0]: Entrada de dados de amostragem do canal de RF para bypass do front-end analógico.
194PWMCO[3]ODurante RESET: Entrada (p.d.)
GPCI/O[44]I/ODepois RESET: Entrada (r.t.)
DVDDAT[5]I
RFDAT[1]I
PWMCO[3]: Saída do sinal PWM5.
GPCI/O[44]: Saída/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP.
DVDDAT[5]: Entrada de dados AV para bypass do front-end.
RFDAT[1]: Entrada de dados de amostragem do canal de RF para bypass do front-end analógico.
196PWMCO[4]ODurante RESET: Entrada (p.d.)
GPCI/O[45]I/ODepois RESET: Entrada (r.t.)
DVDDAT[6]I
RFDAT[2]I
PWMCO[4]: Saída do sinal PWM6.
GPCI/O[45]: Saída/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP.
DVDDAT[6]: Entrada de dados AV para bypass do front-end.
RFDAT[2]: Entrada de dados de amostragem do canal de RF para bypass do front-end analógico.
198PWMCO[5]ODurante RESET: Entrada (p.d.)
GPCI/O[46]I/ODepois RESET: Entrada (r.t.)
DVDDAT[7]I
RFDAT[3]I
PWMCO[5]: Saída do sinal PWM7.
GPCI/O[46]: Saída/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP.
DVDDAT[7]: Entrada de dados AV para bypass do front-end.
RFDAT[3]: Entrada de dados de amostragem do canal de RF para bypass do front-end analógico.
Manual de Serviço 15
Descrição dos pinos do Vaddis 6E (continuação)
PinoNomeDireçãoEstado durante/depois do RESET
Interface do carreg., Interface do amplif. de RF, Interface de fluxo de AV (28 pinos) - continuação
199PWMCO[6]ODurante RESET: Entrada (p.d.)
IDGPCI/O[4]I/ODepois RESET: Entrada (r.t.)
DVDREQO
RFDAT[4]I
PWMCO[6]: Saída do sinal PWM8.
IDGPCI/O[4]: Saída/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP. Pode ser usada
como interrupção externa de uso geral para o DSP.
DVDREQ: Saída de requisição de dados AV para bypass do front-end.
RFDAT[4]: Entrada de dados de amostragem do canal de RF para bypass do front-end analógico.
203ICGPCI/O[7]I/ODurante RESET: Entrada (p.d.)
DVDERRIDepois RESET: Entrada (r.t.)
RFCLKO
PM[12]O
ICGPCI/O[7]: Saída/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP. Pode ser usada
como interrupção externa de uso geral para o CPU.
DVDERR: Entrada de erro de AV para bypass do front-end.
RFCLK: Saída de clock de amostragem do canal de RF para bypass do front-end analógico.
PM[12]: Saída de dados de prova do mux.
200DEFECTI/ODurante RESET: Entrada (p.d.)
IDGPCI/O[5]I/ODepois RESET: Entrada (r.t.)
DVDSTRBO
RFDAT[5]I
DEFECT: Saída ou entrada de sinal de defeito do disco
IDGPCI/O[5]: Saída/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP. Pode ser usada
como interrupção externa de uso geral para o DSP.
DVDSTRB: Entrada de strobe de bit de dados (clock) para bypass do front-end.
RFDAT[5]: Entrada de dados de amostragem do canal de RF para bypass do front-end analógico.
201ICGPCI/O[6]I/ODurante RESET: Entrada (p.d.)
DVDALIDIDepois RESET: Entrada (r.t.)
RFCLKO
PM[16]O
ICGPCI/O[6]: Saída/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP. Pode ser usada
como interrupção externa de uso geral para o CPU.
DVDALID: Entrada de dados válidos de AV para bypass do front-end.
RFCLK: Saída de clock de amostragem do canal de RF para bypass do front-end analógico.
Barramento de dados bidirecional da SDRAM
69RAMADD[11]ODurante RESET: Saída (baixo)
65RAMADD[10]ODepois RESET: Saída (baixo)
67RAMADD[9]O
63RAMADD[8]O
60RAMADD[7]O
57RAMADD[6]O
55RAMADD[5]O
53RAMADD[4]O
54RAMADD[3]O
56RAMADD[2]O
59RAMADD[1]O
61RAMADD[0]O
Saída do barramento de endereço da SDRAM
74RAMRAS#ODurante RESET: Saída (alto)
Depois RESET: Saída (alto)
Seleção de linha da SDRAM.
75RAMCAS#ODurante RESET: Saída (alto)
Depois RESET: Saída (alto)
Seleção de coluna da SDRAM.
80PCLKODurante RESET: Saída
Depois RESET: Saída
Saída de clock da SDRAM (o mesmo que o clock de processamento interno).
78RAMDQMODurante RESET: Saída (alto)
Depois RESET: Saída (alto)
Mascaramento de dados da SDRAM.
71RAMBA[0]ODurante RESET: Saída (alto)
Depois RESET: Saída (alto)
Seleção de banco da SDRAM.
70RAMCS[0]#ODurante RESET: Saída (alto)
RAMBA[1]ODepois RESET: Saída (alto)
RAMCS[0]#: Seleção de chip da SDRAM.
RAMBA[1]: Seleção de banco da SDRAM.
73RAMCS[1]#ODurante RESET: Saída (alto)
Depois RESET: Saída (alto)
Seleção de chip da SDRAM.
Manual de Serviço 17
Descrição dos pinos do Vaddis 6E (continuação)
PinoNomeDireçãoEstado durante/depois do RESET
Interface da SDRAM (36 pinos) - continuação
77RAMWE#ODurante RESET: Saída (Alto)
Depois RESET: Saída (Alto)
Habilitação de escrita da SDRAM
Interface SSC (3 pinos)
208SSCTXDODurante RESET: Entrada (p.d.)
GPCI/O[16]I/ODepois RESET: Entrada (r.t.)
PM[14]O
SSCTXD: Sinal de saída de dados SSC.
GPCI/O[16]: Saída/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP.
PM[14]: Saída de dados de prova do mux.
1SSCRXDIDurante RESET: Entrada (p.d.)
GPCI/O[17]I/ODepois RESET: Entrada (r.t.)
PM[15]O
SSCRXD: Entrada de dados SSC.
GPCI/O[17]: Saída/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP.
PM[15]: Saída de dados de prova do mux.
207SSCCLKI/ODurante RESET: Entrada (p.d.)
GPCI/O[47]I/ODepois RESET: Entrada (r.t.)
PM[13]O
SSCCLK: Entrada ou saída de sinal de clock SSC.
GPCI/O[47]: Saída/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP.
PM[13]: Saída de dados de prova do mux.
MEMCS[2]#ODepois RESET: Entrada (r.t.)
GPCI/O[9]I/O
MEMAD[20]: Barramento de endereço PNVM/SRAM.
MEMCS[2]#: Seleção de chip PNVM/SRAM.
GPCI/O[9]: Saída/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP.
28MEMAD[19]ODurante RESET: Entrada (p.u.)
PLLSELIDepois RESET: Saída (Alto)
MEMAD[19]: Barramento de endereço PNVM/SRAM.
PLLSEL: Seleção de frequência do PLL - 108MHz (baixo) ou 135MHz (alto), amostrado durante o RESET.
AFETESTENIDepois RESET: Saída (baixo)
MEMAD[13]: Barramento de endereço PNVM/SRAM.
AFETESTEN: Entrada de habilitação do modo de teste do front-end analógico. Nível amostrado durante o
RESET. Em operação normal, este pino deve estar em nível baixo durante o RESET.
8MEMAD[12]ODurante RESET: Entrada (p.d.)
PLLCFGAIDepois RESET: Saída (baixo)
MEMAD[12]: Barramento de endereço PNVM/SRAM.
PLLCFGA: Entrada de configuração do PLL de áudio. Nível amostrado durante o RESET. Em operação
normal, este pino deve estar em nível baixo durante o RESET.
10MEMAD[11]ODurante RESET: Entrada (p.d.)
PLLCFGPIDepois RESET: Saída (baixo)
MEMAD[11]: Barramento de endereço PNVM/SRAM.
PLLCFGP: Entrada de configuração do PLL de processo. Nível amostrado durante o RESET. Em operação
normal, este pino deve estar em nível baixo durante o RESET.
13MEMAD[10]ODurante RESET: Entrada (p.d.)
TESTMODEIDepois RESET: Saída (baixo)
MEMAD[10]: Barramento de endereço PNVM/SRAM.
TESTMODE: Seleção de modo operacional. Nível amostrado durante o RESET. Em operação normal, este
pino deve estar em nível baixo durante o RESET.
15MEMAD[9]ODurante RESET: Saída (baixo)
17MEMAD[8]ODurante RESET: Saída (baixo)
36MEMAD[7]O
38MEMAD[6]O
40MEMAD[5]O
43MEMAD[4]O
45MEMAD[3]O
46MEMAD[2]O
Barramento de endereço PNVM/SRAM.
48MEMAD[1]ODurante RESET: Entrada (p.d.)
BOOTSEL[2]IDurante RESET: Saída (baixo)
MEMAD[1]: Barramento de endereço PNVM/SRAM.
BOOTSEL[2]: Seleção de fonte de execução e software de boot da CPU. Veja BOOTSEL[1] abaixo.
49MEMAD[0]ODurante RESET: Entrada (p.d.)
BOOTSEL[1]IDurante RESET: Saída (baixo)
MEMAD[0]: Barramento de endereço PNVM/SRAM.
BOOTSEL[1]: Seleção de fonte de execução e software de boot da CPU.
Habilitação de escrita da PNVM/SRAM.
44MEMRD#ODurante RESET: Saída (Alto)
Durante RESET: Saída (Alto)
Habilitação de leitura da PNVM/SRAM.
Manual de Serviço 19
Descrição dos pinos do Vaddis 6E (continuação)
PinoNomeDireçãoEstado durante/depois do RESET
Interface da PNVM/SRAM (41 pinos) - Continuação
47MEMCS[0]#ODurante RESET: Saída (Alto)
Depois RESET: Saída (Alto)
Seleção de chip da PNVM/SRAM.
2MEMCS[1]#ODurante RESET: Entrada (p.u.)
GPCI/O[18]I/ODepois RESET: Entrada (r.t.)
MEMCS[1]#: Seleção de chip da PNVM/SRAM.
GPCI/O[18]: Saída/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP.
Sinais de alimentação (56 pinos)
*GNDP(*pinos 12, 32, 50, 62, 72, 83, 91, 101,
107, 125, 151, 202)
Terra dos periféricos digitais da fonte de 3,3V (12 pinos)
*VDDP(* pinos 3, 21, 41, 52, 58, 68, 76, 87,
97, 105, 127, 144, 204)
Alimentação dos periféricos digitais de 3,3V (13 pinos)
*VDDIP(*pinos 51,154)
Tensão de referência de 3,3V dos periféricos (2 pinos)
117GNDPA2
Terra digital da alimentação filtrada de 3,3V para AMCLK
119VDDPA2
Alimentação digital filtrada de 3,3V para AMCLK
79GNDPCLK
Terra digital da alimentação filtrada de 3,3V para PCLK
81VDDPCLK
Alimentação digital filtrada de 3,3V para PCLK
*GNDC(*pinos 29, 66, 95, 121, 190)
Terra da alimentação de 1,8V para o núcleo digital (5 pinos)
*VDDC(*pinos 25, 64, 93, 123, 192)
Alimentação de 1,8V para o núcleo digital (5 pinos)
138GNDA
Plano terra do circuito PLL interno
140VDDA
Alimentação de 1,8V para o circuito PLL interno.
160VDDDAC
Alimentação analógica de 3,3V para os DACs
164GNDDACP
157GNDDACD
Terra para a alimentação analógica de 3,3V dos DACs
165GNDDABS2
Terra comum para os DACs de servo e vídeo.
166GNDDACPS
170GNDDACDS
Terra para a alimentação analógica de 3,3V do DAC do SERVO.
174GNDAFERF
Terra da alimentação analógica de 3,3V do RF
171VDDAFERF
Alimentação analógica de 3,3V do RF
186GNDAFES
Terra analógico da alimentação de 3,3V do SERVO
175VDDAFES
Alimentação analógica de 3,3V do SERVO
168VDDDACS
Alimentação de 3,3V do DAC do SERVO
195GNDPWMS
Terra da alimentação de 3,3V do PWM do SERVO
197VDDPWMS
Alimentação de 3,3V do PWM do SERVO
20 Manual de Serviço
CI M24C02 - WMN6T (MEM. EEPROM)
1. NM24C02 - EEPROM de 2 kbits de Interface
Serial de padrão 2-fios
Descrição geral
Os dispositivos NM24C02/03 são memórias CMOS de
2048 bits não voláteis de apagamento elétrico.
Esses dispositivos atendem a todas as especificações
do padrão de protocolo “Standard IIC 2-Wire” e são
projetados para minimizar o número de pinos e
simplificar os requisitos de layout da placa.
A metade superior (acima de 1Kbit) da memória do
NM24C03 pode ser protegida contra gravação
conectando-se o pino WP ao Vcc. Essa seção da memória
torna-se então inalterável a menos que o pino WP seja
ligado ao Vss.
Esse protocolo de comunicação usa as linhas CLOCK
(SCL) e DATA I/O (SDA) para transferir dados de modo
síncrono (entre o dispositivo mestre (por exemplo um
microprocessador) e o dispositivo EEPROM escravo.
O protocolo Standard IIC permite um máximo de 16K
de memória EEPROM que é suportada pela família
Fairchild em dispositivos de 2K,4K,8K e 16K, permitindo
ao usuário configurar a memória conforme a aplicação
requer com qualquer combinação de EEPROMs. Para
implementar densidades de memória EEPROM mais altas
no barramento IIC, o protocolo Extended IIC deve ser
usado. (Veja os datasheets do NM24C32 ou NM24C65
para mais informação.)
As EEPROMs Fairchild são projetadas e testadas para
aplicações que requerem alta durabilidade, alta
confiabilidade e baixo consumo de energia.
Características
• Larga faixa de tensão de operação 2.7V - 5.5V
• Freqüência de clock (F) de 400 KHz em 2.7V - 5.5V
• Corrente de ativo típica de 200µA
Corrente de standby típica de 10µA
Corrente de standby típica(L) de 1µA
Corrente de standby típica(LZ) de 0,1µA
• Interface compatível com IIC
– Provê protocolo de transferência de dados
bidirecional Entradas “Schmitt trigger”
• Modo de escrita em página de dezesseis bytes
– Minimiza o tempo total de escrita por byte.
• Ciclo de escrita auto-temporizado
Típico tempo do ciclo de escrita de 6ms
• Proteção de escrita por Hardware para a metade
superior (somente NM24C03)
• Durabilidade: 1,000,000 de mudanças de dados
• Retenção de dados maior que 40 anos.
• Encapsulamentos disponíveis: 8 pinos DIP, 8 pinos
SO, e 8 pinos TSSOP
• Disponível em três faixas de temperatura
- Comercial: 0° a +70°C
- Estendida (E): -40° a +85°C
- Automotiva (V): -40° a +125°C
Diagrama de Blocos
Manual de Serviço 21
Diagrama de Conexão
Encapsulamento Dual - in - line (N), Encapsulamento SO (M8) e Esncapsulamento TSSOP (MT8)
Nome dos pinos
Informações para pedido
Especificações do produto
Valores máximos absolutos
Temperatura ambiente de armazenamento -65°C a +150°C
Todas as tensões de entrada ou saída
em relação ao terra6.5V a -0.3V
Temperatura do terminal
(Soldagem, 10 segundos)+300°C
Resistência a ESD2000V min.
22 Manual de Serviço
Condições de operação
Temperatura ambiente de operação
NM24C02/030°C a +70°C
NM24C02E/03E-40°C a +85°C
NM24C02V/03V-40°C a +125°C
Alimentação positiva
NM24C02/034.5V a 5.5V
NM24C02L/03L2.7V a 5.5V
NM24C02LZ/03LZ2.7V a 5.5V
Condições de teste AC
Nível dos pulsos de entradaVCC X 0.1 to VCC x 0.9
Tempos de subida e descida da entrada10 ns
Níveis de temporização de entrada e saídaVcc x 0.3 to VCC x 0.7
Carga de saída1 TTL Gate and CL = 100 pF
Formas de onda de entrada/saída em teste AC
Símbolo
f
SCL
T
I
t
AA
t
BUF
t
HD:STA
t
LOW
t
HIGH
t
SU:STA
t
HD:DAT
t
SU:DAT
t
R
t
F
t
SU:STO
t
DH
t
WR
(Note 3)
Parâmetro
Frequência de clock SCL
Constante de tempo de supressão de
ruído em SCL, Entradas SDA (mínima
largura de pulso vin).
SCL baixo para saída de dados SDA válida
Tempo que o barramento deve ficar
livre antes que uma nova transmissão
possa começar.
Tempo de espera da condição de início
Período do clock baixo
Período do clock alto
Tempo de Setup da condição de início.
(Para uma condição de inicio repetida).
Tempo de espera de entrada de dados
Tempo de setup da entrada de dados
Tempo de subida SDA e SCL
Tempo de descida SDA e SCL
Tempo de setup da condição de parado
Tempo de espera de saída de dados
Tempo do ciclo de escrita - NM24C02/03
- NM24C02/03L, NM24C02/03LZ
100 KHz400 KHz
Min
Max
Min
100
100
0.3
4.7
4.0
4.7
4.0
4.7
20
250
3.5
0.1
1.3
0.6
1.5
0.6
0.6
20
100
1
300
4.7
300
0.6
50
10
15
Max
400
50
0.9
0.3
300
10
15
Unidades
KHz
ns
µs
µs
µs
µs
µs
µs
ns
ns
µs
ns
µs
ns
ms
Nota 3: o tempo do ciclo de escrita (twr) é o tempo de uma condição de parado válida de uma sequência de escrita até o fim do ciclo interno de
programação/apagamento. Durante esse ciclo de escrita, os circuitos de interface do NM 24C02 / 03 são desabilitados e o SDA é permitido
se manter alto pelo resistor de pull-up do barramento, e o dispositivo não responde ao endereço escravo. Veja o diagrama “Temporização
do ciclo de escrita”.
Tempo de barramento
Manual de Serviço 23
24 Manual de Serviço
CI REGULADOR RC1117M33T DE TENSÃO 3V3
CI REGULADOR RC1117ST DE TENSÃO AJUSTÁVEL
Características
- Baixa corrente de queda
- Regulagem de carga: tipicamente 0,05%
- Limite de corrente ajustado
- Limitação térmica no chip
- Encapsulamento padrões SOT-223, TO-263 e TO-252
- Tensão Ajustável pelo terceiro terminal ou fixa em
2.5V, 2.85V, 3.3V ou 5V
Aplicações
- Terminações SCSI ativas
- Reguladores lineares de alta eficiência
- Pós-reguladores para fontes chaveadas
- Carregadores de bateria
- Reguladores lineares de 5V a 3,3V
- Fontes de clock para placa-mãe
Descrição
Os RC1117 e RC1117-2.5, -2.85, -3.3 e -5 são
reguladores de três terminais de baixa queda com
capacidade de corrente de saída de 1A. Esses
dispositivos foram otimizados para baixas tensões onde
a resposta a transientes e tensão de entrada mínima
são críticas.
A versão de 2,85V foi projetada especificamente para
ser usada em Terminações Ativas para barramento SCSI.
A limitação de corrente é ajustada para garantir a
corrente de saída especificada e corrente de curto
circuito controlada. A limitação térmica no chip fornece
uma proteção contra qualquer combinação de
sobrecarga e temperatura ambiente que poderia criar
uma temperatura de junção excessiva.
Ao contrário de reguladores tipo PNP onde até 10% da
corrente de entrada é perdida como corrente de repouso,
a corrente de repouso do RC1117 flue pela carga,
aumentando a eficiência.
A série de reguladores RC1117 está disponível nos
padrões de encapsulamento de potência SOT-223, TO263 (D2PAK) e TO-252 (DPAK).
Aplicações típicas
Manual de Serviço 25
Designação dos Pinos
26 Manual de Serviço
Características elétricas
Condições de operação: V
IN ≤=7V, TJ=25°C, exceto se mencionado o contrário.
O sinal esférico denota especificações que se aplicam na faixa de temperatura especificada.
Notas:
1. Vejas as especificações de regulagem térmicas para mudanças na tensão de saída devido a efeitos térmicos. A
regulagem de linha e carga são medidas em uma temperatura de junção constante devido à baixa duração do
pulso de teste.
2. A regulagem de linha e carga são garantidas até a dissipação máxima de potência. A dissipação de potência é
determinada pela diferença de tensão entre entrada e saída e a corrente de saída. A potência de saída máxima
garantida não está disponível em toda a faixa de tensões de entrada/saída.
3. Somente RC1117.
Manual de Serviço 27
ESQUEMA ELÉTRICO MPEG MEMÓRIA SDRAM- D470
28 Manual de Serviço
Revisão: A
Data: 01/06/05
Obs.: 1º versão do Esquema elétrico
enviado pelo fornecedor
ESQUEMA ELÉTRICO MPEG PCI PRINCIPAL - D470
Revisão: A
Data: 01/06/05
Obs.: 1º versão do Esquema elétrico
enviado pelo fornecedor
Manual de Serviço 29
ESQUEMA ELÉTRICO SAÍDA DE ÁUDIO - D470
30 Manual de Serviço
Revisão: A
Data: 01/06/05
Obs.: 1º versão do Esquema elétrico
enviado pelo fornecedor
Usando memória FLASH INTEL:
R122=0 ohm, R121=NC
DIAGRAMA DO CIRCUITO MEMÓRIA MPEG - D470
Usando memória FLASH SST:
R121=0 ohm, R122=NC
Revisão: A
Data: 01/06/05
Obs.: 1º versão do Esquema elétrico
enviado pelo fornecedor
Manual de Serviço 31
DIAGRAMAMPEG- D470ELÉTRICO SAÍDA VÍDEO
32 Manual de Serviço
Revisão: A
Data: 01/06/05
Obs.: 1º versão do Esquema elétrico
enviado pelo fornecedor
Revisão: A
Data: 01/06/05
Obs.: 1º versão do Esquema elétrico
enviado pelo fornecedor
GUIA DE PLACA FONTE HY328 - D470
Revisão: A
Data: 01/06/05
Obs.: 1º versão do Esquema elétrico
enviado pelo fornecedor
Manual de Serviço 41
GUIA DE PLACA FRONTAL - D470
42 Manual de Serviço
Revisão: A
Data: 01/06/05
Obs.: 1º versão do Esquema elétrico
enviado pelo fornecedor
PROCEDIMENTOS DE MANUTENÇÃO
1.Fluxograma de manutenção da fonte de
alimentação
Problema na fonte
de alimentação
NÃO OK
Verifique a condição do F901
OK
Substitua F901
Verifique as
condições dos pinos
4/6/8 do U901
OK
Verifique a tensão de saída
em D101/D102/D103/D105
NÃO OK
Verifique o pino 1 do Q103.
(Tensão 2~5V).
NÃO OK
NÃO OK
Substitua U902
NÃO OK
Substitua U901
NÃO OK
Substitua Q103
Substitua Tr901
OK
Verifique a tensão de
saída em
CON901~904
OK
Manual de Serviço 43
2.Fluxograma de manutenção de problema de
leitura do disco
ProblemaS de leitura do disco em um player de
DVD são complexos. Este problema não está
somente relacionado ao circuito eletrônico, mas
também ao ambiente de operação.
A unidade de carregamento do DVD é uma peça
complexa que contém um grande número de
componentes ESD, que exigem técnicas,
equipamentos e ferramentas específicas para
reparo. Em geral, não é recomendado que o técnico
de manutenção desmonte a unidade de
carregamento do DVD. É recomendado fazer o
diagnóstico e substituição da unidade de
carregamento inteira, ao invés de repará-la.
Antes de iniciar o diagnóstico de uma situação de
"NO Disc", verifique e exclua todas as possibilidades
abaixo:
O disco de teste está danificado.
A tensão da rede AC caiu abaixo do nível mínimo.
A região ou sistema de cores do disco DVD não
está de acordo com o player de DVD ou configuração
do sistema.
Umidade condensada dentro da unidade. (Ligue a
unidade, sem disco, por 1/2 a 2 horas)
Problema de leitura de
disco
Verifique o conector DVD
LOADER
OK
Substitua a unidade de
carregamento do DVD
NÃO OK
Verifique o circuito de interface
ATAPI MPEG
NÃO OK
Substitua o conector
Verifique as outras peças pelo
método de substituição
44 Manual de Serviço
3.Fluxogramas de manutenção de problemas de
vídeo
Problemas de vídeo composto
NÃO OK
Verifique o item SETUP
OK
NÃO OK
Verifique o sinal de saída em
Y1
OK
NÃO OK
Verifique o sinal em C128
Veja o Manual do
Usuário
Substitua o Y1
Substitua C128/U1
OK
Verifique o sinal em C130
OK
Verifique o sinal no pino Cn8
NÃO OK
Substitua Cn8
NÃO OK
Substitua C130/L6
OK
Verifique a parte externa
Manual de Serviço 45
4.Fluxograma de manutenção de problemas de
áudio analógico composto
Problema de áudio analógico composto
NÃO OK
Verifique o sinal R8
OK
Verifique o sinal no pino 1~3
do U11
OK
Verifique sinal de +5V no
pino 7 do U11.
Substitua U1
NÃO OK
Substitua U1
NÃO OK
Verifique a fonte de
alimentação
OK
Verifique o sinal nos pinos 5/8
do U11
OK
Verifique as peças Q15/Q16 do
Mudo
NÃO OK
Substitua U11
46 Manual de Serviço
5. Fluxograma de manutenção do controle frontal
Problemas no controle
Verifique a conexão entre JP2 e a Alimentação
frontal
OK
Verifique a conexão entre JP1 e o MPEG
OK
Verifique a tensão nos pinos 14/27/38
OK
de U2
Verifique o sinal
SEG em U2
NÃO OK
Substitua
NÃO OK
NÃO OK
Veja 3.1
OK
Substitua VFD
Verifique o sinal de alimentação em U1
NÃO OK
Substitua U1
NÃO OK
OK
Substitua U2
Manual de Serviço 47
6.Fluxograma de manutenção de problemas do
Controle Remoto
48 Manual de Serviço
Gradiente e você www.gradienteservices.com.br
SAT (Serviço de Atendimento Técnico)
Setor de Treinamento Técnico
Suporte.tecnico@gradiente.com
Loading...
+ hidden pages
You need points to download manuals.
1 point = 1 manual.
You can buy points or you can get point for every manual you upload.