Freescale MC9S08DZ60, MC9S08DZ48, MC9S08DZ32, MC9S08DZ16 Service Manual
HCS08
微控制器
freescale.com
MC9S08DZ60
MC9S08DZ48
MC9S08DZ32
MC9S08DZ16
产品介绍：详细信息
MC9S08DZ60
Rev. 3
10/2007
MC9S08DZ60 系列产品的特性
8 位 HCS08 中央处理器 （CPU）
• 40-MHz HCS08 CPU （20-MHz 总线）
• HC08 指令集，带附加的 BGND 指令
• 支持最多 32 个中断 / 复位源
片内存储器
• 整个工作电压和温度范围内可读取 / 编程 / 擦除的
Flash 存储器
— MC9S08DZ60 = 60K
— MC9S08DZ48 = 48K
— MC9S08DZ32 = 32K
— MC9S08DZ16 = 16K
• 最大 2K 的 EEPROM 在线可编程内存； 支持 8 字
节单页或 4 字节双页擦除分区； 执行 Flash 程序的
同时可进行编程和擦除操作；支持擦除取消操作
• 最大 4K 的随机存取内存 （RAM）
省电模式
• 两种超低功耗停止模式
• 降低功耗的等待模式
• 超低功耗实时时钟中断，在运行、等待和停止模式
下均可操作
时钟源选项
• 振荡器 （XOSC） — 闭环控制的皮尔斯 （Pierce）
振荡器；支持范围 31.25 kHz 至 38.4 kHz 或 1
MHz 至 16MHz 之间的晶体或陶瓷谐振器
• 多功能时钟生成器 （MCG） — PLL 和 FLL 模式
（在使用内部温度补偿时 FLL 能够达到 1.5% 内的
偏差）；带微调功能的内部参考时钟源；带可选择
晶体振荡器或陶瓷谐振器的外部参考时钟源
系统保护
外围设备
•ADC —24 通道， 12 位分辨率， 2.5uS 转换时间，
自动比较功能， 1.7 mV/?C 温度传感器，包含内部
能隙参考源通道
•ACMPx —两个模拟比较器，支持比较器输出的上
升、下降或任意边沿触发的中断；可选择与内部参
考电压源进行比较
• MSCAN —CAN 协议– V2.0 A 和 B ；支持标准和
扩展数据帧；支持远程帧； 5 个带有 FIFO 存储机
制的接收缓冲器；灵活的接收识别符过滤器，可编
程如下：2 x 32 位、 4 x 16 位或 8 x 8 位
•SCIx —两个 SCI，可支持 LIN 2.0 协议和 SAE
J2602 协议；全双工；主节点支持 break 信号生成
；从节点支持 break 信号检测；支持激活边沿唤醒
• SPI —全双工或单线双向；双重缓冲发射和接收；
主从模式选择；支持高位优先或低位优先的移位
•IIC —支持最高 100kbps 的总线波特率；多主节点
模式运行；可编程的从地址；通用呼叫地址；逐字
节数据传输驱动的中断
•TPMx — 一个 6 通道 （TPM1）和一个 2 通道
（TPM2）；可支持输入捕捉，输出比较，或每个
通道带缓冲的边沿对齐 PWM 输出
•RTC —（实时时钟计数器）8 位模数计数器，带基
于二进制或十进制的预分频器；实时时钟功能，使
用外部晶体和 RTC 来确保精确时基、时间、日历
或任务调度功能；内带低功耗振荡器 （1 kHz），
用于周期唤醒而不需要外部器件
输入 / 输出
•53个通用输入 / 输出 （I/O）管脚和 1 个专用输入
管脚
•24个中断管脚，每个管脚带触发极性选择
• 所有输入管脚上带电压滞后和可配置的上下拉器件
• 所有输入管脚上可配置输出斜率和驱动强度
• 监视微控制器正常操作的看门狗 （COP）复位，
支持选择专用的后备 1-kHz 内部时钟源或总线时钟
运行
• 带复位和中断的低压检测电路；可选择的电压阀值
• 支持非法指令代码复位
• 支持非法操作地址复位
• 支持 Flash 块保护
• 支持时钟信号丢失保护
开发支持
• 单线背景调试接口
• 片上及在线仿真 （ICE），带总线实时捕获功能
封装选项
•64管脚小尺寸四方扁平封装 （LQFP）—10x10
mm
•48管脚小尺寸四方扁平封装 （LQFP） — 7x7 mm
•32管脚小尺寸四方扁平封装 （LQFP） — 7x7 mm
MC9S08DZ60 产品介绍
包括 MC9S08DZ60
MC9S08DZ48
MC9S08DZ32
MC9S08DZ16
MC9S08DZ60
第 3 版
2007 年 10 月
Freescale™ 和 Freescale 标识为飞思卡尔半导体公司的商标。
© 2007 年飞思卡尔半导体公司版权所有。保留所有权利。
Running H/F 4
修订历史
为了向您提供最新的信息，我们在万维网上发布的文档将是最新版本的。您的打印版可能是较早的版本。
要确定你的信息是否是最新信息，请访问：
http://freescale.com/
以下修订历史表总结了对本文的修改历史。
修订版本编
号
1
2
3
修订日期 修改内容描述
2006 年 6 月 面向早期样本用户的详细信息。
2007 年 9 月 产品发布。删除了 64 管脚 QFN 封装。寄存器总结部分中 MSCAN 寄存器从标准模式修改
为扩展模式。修正了 SCI 结构图。更新了最新的温度传感器信息。保留了 FTSTMOD。更
新了设备以使用 ADC 12 位模块。修改了 MCG 模块。更新
了 CPU 指令集表。将 TPM 组成模块更新为第 3 版。添加了 TPM 组成模块第 2 版作为使
用 3M05C （或更早版本的）掩码集的设备的附件。对 Electrical 附录进行了重大修改。
2007 年 10 月 删除了两个无意中添加到 MC9S08DZ6 说明书中的两个表格。
© 2007 年飞思卡尔半导体公司版权所有。保留所有权利。
本产品包含 SST 授权的 SuperFlash
# 飞思卡尔半导体公司
‚
技术。
MC9S08DZ60 系列 , 第 3 版
第 1 章
器件概述
MC9S08DZ60 系列器件可以为那些希望将 CAN 网络和内嵌的 EEPROM 结合到应用程序中的
客户带来很高的价值。这一结合将可以降低成本，提高性能和质量。
0.1 MC9S08DZ60 系列包含的器件
本产品介绍涵盖了 MC9S08DZ60 系列 MCU 产品的所有成员：
• MC9S08DZ60
• MC9S08DZ48
• MC9S08DZ32
• MC9S08DZ16
Tabl e 0-1 总结了 MC9S08DZ60 系列产品的各种特性。
MC9S08DZ60 系列 , 第 3 版
飞思卡尔半导体公司 21
t
Table 0-1. MC9S08DZ60 系列产品的特性 （按 MCU 和管脚数量分）
特性
Flash 大小 （字
节）
RAM 大小 （字
节）
EEPROM 大小
（字节）
管脚数量
ACMP1
ACMP2
ADC 通道数
DBG
IIC
IRQ
MCG
MSCAN
RTC
SCI1
SCI2
SPI
TPM1 通道数
TPM2 通道数
XOSC
COP Watchdog
1
ACMP2O 不可用。
MC9S08DZ60 MC9S08DZ48 MC9S08DZ32 MC9S08DZ16
60032 49152 33792 16896
4096 3072 2048 1024
2048 1536 1024 512
64 48 32 64 48 32 64 48 32 48 32
是
是是
1
no
是是
1
no
是是
1
no
是
1
no
24 16 10 24 16 10 24 16 10 16 10
是
是
是
是
是
是
是
是
是
66466466464
2
是
是
0.2 MCU 结构图
Figure 0-1 系列产品的系统级结构图。
MC9S08DZ60 系列 , 第 3 版
22 飞思卡尔半导体公司
模拟比较器
(ACMP1)
ACMP1O
ACMP1ACMP1+
V
SS
V
DD
IIC 模块 (IIC)
串行外围设备
接口模块 (SPI)
用户闪存
用户 RAM
MC9S08DZ60 = 60K
HCS08 CORE
CPU
BDC
6 通定时器 /PWM
模块 (TPM1)
HCS08 系统控制
复位和中断
运行模式
电源管理
稳压器
COP
IRQ
LVD
OSCILLATOR (XOSC)
多功能
时钟管理器
RESET
V
REFL
V
REFH
数模
转换器 (ADC)
MC9S08DZ60 = 4K
24 通道，12 位
BKGD/MS
接口 (SCI1)
串行通信
SDA
SCL
MISO
SS
SPSCK
TxD1
RxD1
XTAL
EXTAL
8
(MCG)
2 通道定时器 /PWM
模块 (TPM2)
实时计数器 (RTC)
调试模块 (DBG)
IRQ
PTA3/PIA3/ADP3/ACMP1O
PTA4/PIA4/ADP4
PTA5/PIA5/ADP5
PTA2/PIA2/ADP2/ACMP1PTA1/PIA1/ADP1/ACMP1+
PTA0/PIA0/ADP0/MCLK
PORT A
PTA6/PIA6/ADP6
PTA7/PIA7/ADP7/IRQ
MOSI
PTB3/PIB3/ADP11
PTB4/PIB4/ADP12
PTB5/PIB5/ADP13
PTB2/PIB2/ADP10
PTB1/PIB1/ADP9
PTB0/PIB0/ADP8
PORT B
PTB6/PIB6/ADP14
PTB7/PIB7/ADP15
PTC3/ADP19
PTC4/ADP20
PTC5/ADP21
PTC2/ADP18
PTC1/ADP17
PTC0/ADP16
PORT C
PTC6/ADP22
PTC7/ADP23
PTD3/PID3/TPM1CH1
PTD4/PID4/TPM1CH2
PTD5/PID5/TPM1CH3
PTD2/PID2/TPM1CH0
PTD1/PID1/TPM2CH1
PTD0/PID0/TPM2CH0
PORT D
PTD6/PID6/TPM1CH4
PTD7/PID7/TPM1CH5
PTE3/SPSCK
PTE4/SCL/MOSI
PTE5/SDA/MISO
PTE2/SS
PTE1/RxD1
PTE0/TxD1
PORT E
PTE6/TxD2/TXCAN
PTE7/RxD2/RXCAN
PTF3/TPM2CLK/SDA
PTF4/ACMP2+
PTF5/ACMP2-
PTF2/TPM1CLK/SCL
PTF1/RxD2
PTF0/TxD2
PORT F
PTF6/ACMP2O
PTF7
PTG1/XTAL
PTG2
PTG3
PORT G
PTG4
PTG5
PTG0/EXTAL
V
SS
V
DD
V
SSA
V
DDA
BKP
INT
模拟比较器
(ACMP2)
ACMP2O
ACMP2-
ACMP2+
接口 (SCI2)
串行通信
TxD2
RxD2
(MSCAN)
控制器区域网络
TXCAN
RxCAN
用户 EEPROM
MC9S08DZ60 = 2K
ADP7-ADP0
ADP15-ADP8
ADP23-ADP16
6
TPM1CH5 -
TPM2CH1,
TPM2CH0
TPM2CLK
TPM1CLK
TPM1CH0
- 48 管脚和 32 管脚封装内管脚不连接
- 32 管脚封装内管脚连接
- 48 管脚和 32 管脚封装中，V
REFH/VREFL
和 V
DDA/VSSA
内部连接。
- V
DD
和 VSS 管脚是通过内部方式和 32 封装的 2 个管脚连接。
MC9S08DZ48 = 48K
MC9S08DZ32 = 32K
MC9S08DZ16 = 16K
飞思卡尔半导体公司 23
Figure 0-1. MC9S08DZ60 结构图
MC9S08DZ60 系列 , 第 3 版
Tabl e 0-2 列出了片上模块的功能版本。
Table 0-2. 模块版本
模块 版本
中央处理器
多功能时钟生成器
模拟比较器
模数转换器
IIC 总线
飞思卡尔的 CANN
串行外围接口
串行通信接口
实时计数器
定时器脉宽调制器
调试模块
1
3M05C 和更早版本的掩码有 TPM 第 2 版。
(CPU) 3
(MCG) 1
(ACMP) 3
(ADC) 1
(IIC) 2
(MSCAN) 1
(SPI) 3
(SCI) 4
(RTC) 1
(TPM) 3
(DBG) 2
1
0.3 系统时钟分配
Figure 0-2 显示了一个简化的时钟连接结构图。MCU 中的某些模块具有可选择的时钟输入，如图
所示。到各模块的时钟输入显示用于驱动该模块的功能的时钟。
下面列出了本 MCU 中使用的时钟：
• BUSCLK — 总线频率始终为 MCGOUT 的一半。
•LPO — 独立的 1-kHz 时钟，可以选择作为 COP 和 RTC 模块的时钟源。
• MCGOUT — MCG 的主输出，为总线频率的两倍。
• MCGLCLK — 在 BUSCLK 被配置为以很低的频率运行的系统中，开发工具可以选择这一
时钟源来加快 BDC 通信。
• MCGERCLK — 外部参考时钟，可选择用作 RTC 时钟源。它还可以用作 ADC 和
MSCAN 的备用时钟。
• MCGIRCLK — 内部参考时钟，可选择用作 RTC 时钟源。
• MCGFFCLK — 固定频率时钟，可选择用作 TPM1 和 TPM2 的时钟源。
• TPM1CLK — TPM1 的外部输入时钟源。
• TPM2CLK — TPM2 的外部输入时钟源。
MC9S08DZ60 系列 , 第 3 版
24 飞思卡尔半导体公司
Figure 0-2. MC9S08DZ60 系统时钟分配图
TPM1 TPM2 IIC SCI1 SCI2
BDC
CPU
ADC
MSCAN FLASH
MCG
MCGOUT
÷2
BUSCLK
MCGLCLK
MCGERCLK
COP
* 固定频率时钟 （FFCLK）在内部与总线时钟保
持同步，不能超过总线时钟频率的一半。
Flash 和 EEPROM 对编
程和擦除操作有频率要
求。详细信息请参见电气
规范附录。
ADC 有最低和最高频率
要求。详细信息请参见
ADC 一章和电气规范附
录。
XOSC
EXTAL XTAL
EEPROM
SPI
FFCLK*
MCGFFCLK
RTC
1 kHZ
LPO
TPM1CLK TPM2CLK
MCGIRCLK
÷2
第 2 章
管脚和连接
这一章描述连接到产品封装管脚的信号，内容包括管脚布局图、建议的系统连接和对信号的详细
讨论。
0.4 器件管脚分配
以下部分介绍了可用的 MC9S08DZ60 系列 MCU 封装中的管脚分配情况。
飞思卡尔半导体公司 25
MC9S08DZ60 系列 , 第 3 版
1
2
3
4
5
6
7
8
9
10
11
12
13
14
64636261605958575655545352
51
17181920212223242526272829
30
4
8
4
7
4
6
4
5
4
4
4
3
4
2
4
64-Pin
LQFP
PTB1/PIB1/ADP9
PTB6/PIB6/ADP14
PTA6/PIA6/ADP6
PTE2/SS
PTC2/ADP18
PTC5/ADP21
PTA0/PIA0/ADP0/MCLK
PTA7/PIA7/ADP7/IRQ
PTC1/ADP17
PTC6/ADP22
PTB0/PIB0/ADP8
PTB7/PIB7/ADP15
PTC0/ADP16
PTC7/ADP23
BKGD/MS
V
DD
PTD7/PID7/TPM1CH5
V
SS
PTD6/PID6/TPM1CH4
PTG0/EXTAL
V
DDPTG1/XTAL
V
SSRESET
PTF7
PTF4/ACMP2+
PTD5/PID5/TPM1CH3
PTF5/ACMP2-
PTD4/PID4/TPM1CH2
PTF6/ACMP2O
PTD3/PID3/TPM1CH1
PTE0/TxD1
PTD2/PID2/TPM1CH0
PTE1/RxD1
PTB5/PIB5/ADP13
PTE3/SPSCK
PTA5/PIA5/ADP5
PTE4/SCL/MOSI
PTC4/ADP20
PTE5/SDA/MISO
PTB4/PIB4/ADP12
PTG2
PTA4/PIA4/ADP4
PTG3
V
DDA
PTF0/TxD2
V
REFH
PTF1/RxD2
V
REFL
PTF2/TPM1CLK/S
V
SSA
PTF3/TPM2CLK/S
PTA3/PIA3/ADP3/ACMP1O
PTG4
PTB3/PIB3/ADP11
PTG5
PTC3/ADP19
PTE6/TxD2/TXCAN
PTA2/PIA2/ADP2/ACMP1-
PTE7/RxD2/RXCAN
PTB2/PIB2/ADP10
PTD0/PID0/TPM2CH
PTA1/PIA1/ADP1/ACMP1+
PTD1/PID1/TPM2C
Figure 0-3. 64 管脚 LQFP
26 飞思卡尔半导体公司
MC9S08DZ60 系列 , 第 3 版
PTB1/PIB1/ADP9
PTB6/PIB6/ADP14
PTA6/PIA6/ADP6
PTE2/SS
PTA0/PIA0/ADP0/MCLK
PTA7/PIA7/ADP7/IRQ
PTB0/PIB0/ADP8
PTB7/PIB7/ADP15
BKGD/MS
V
DD
PTD7/PID7/TPM1CH5
V
SS
PTD6/PID6/TPM1CH4
PTG0/EXTAL
V
DD
PTG1/XTAL
V
SS
RESET
PTF4/ACMP2+
PTD5/PID5/TPM1CH3
PTF5/ACMP2-
PTD4/PID4/TPM1CH2
PTD3/PID3/TPM1CH1
PTE0/TxD1
PTD2/PID2/TPM1CH0
PTE1/RxD1
PTB5/PIB5/ADP13
PTE3/SPSCK
PTA5/PIA5/ADP5
PTE4/SCL/M
PTE5/SDA/MI
PTB4/PIB4/ADP12
PTA4/PIA4/ADP4
V
DDA
/V
REFH
PTF0/TxD2
PTF1/RxD2
PTF2/TPM1CLK/S V
SSA
/V
REFL
PTF3/TPM2CLK/S
PTA3/PIA3/ADP3/ACMP1O
PTB3/PIB3/ADP11
PTE6/TxD2/TXCA
PTA2/PIA2/ADP2/ACMP1-
PTE7/RxD2/RXCA
PTB2/PIB2/ADP10
PTD0/PID0/TPM2C
PTA1/PIA1/ADP1/ACMP1+
PTD1/PID1/TPM2C
1
2
3
4
5
6
7
8
9
10
11
484746454443424140
39
1314151617181920212223
3
6
3
5
3
4
3
3
3
2
3
48-Pin LQFP
V
REFH
和 V
REFL
在内部分别连接到 V
DDA
和 V
SSA
。
Figure 0-4. 48 管脚 LQFP
飞思卡尔半导体公司 27
MC9S08DZ60 系列 , 第 3 版
RESET
1
2
3
4
5
6
7
8
V
SS
PTG0/EXTAL
PTD1/PID1/TPM2C
PTD0/PID0/TPM2C
PTE7/RxD2/RXCA
PTE6/TxD2/TXCA
PTE5/SDA/MI
PTE4/SCL/M
PTD3/PID3/TPM1C
PTD4/PID4/TPM1C
PTD5/PID5/TPM1C
BKGD/MS
PTA6/PIA6/ADP6
PTA1/ADP1/ACMP
PTB1/PIB1/ADP9
22
21
20
19
18
17
10
11
12 13 14
15
25
9
24
32
PTE0/TxD1
PTE1/RxD1
16
PTD2/PID2/TPM1C
PTA2/ADP2/ACMP
V
SSA
/V
REFL
26
V
DDA
/V
REFH
27
PTG1/XTAL
PTB0/PIB0/ADP8
23
PTA0/PIA0/ADP0/M
PTA5/PIA5/ADP5
31 30 29
PTA4/PIA4/ADP4
28
PTA7/PIA7/ADP7/I
V
DD
PTE2/SS
PTE3/SPSCK
32-Pin LQFP
PTA3/ADP3/ACMP
V
REFH
和 V
REFL
在内部分别连接到 V
DDA
和 V
SSA
。
Figure 0-5. 32 管脚 LQFP
MC9S08DZ60 系列 , 第 3 版
28 飞思卡尔半导体公司
0.5 推荐的系统连接
NOTES:
1. 如果使用内部时钟选项 ,则
不需要外部晶体电路
。
2. RESRT管脚只能 用于复位到
用户模式 , 您不能使用
reset 管脚 进入背景调试模
式
。背景调式模式只能通
过以下方式进入 : 在 POR
期间 ,MS 保持低电平 , 并
同时把 SBDFR 中的 BDFR 设
为1
。
3. 建议在嘈杂的环境中在
RESET 管脚上使用 RC 过滤
器
。
4. 在32管脚和48管脚封装中:
V
DDA
和 V
SSA
通过两条线
路分别连接到 V
REFH
和
V
REFL
上。
PORT
A
C2
C1
X1
R
F
R
S
PTA0/PIA0/ADP0/MCLK
PTA1/PIA1/ADP1/ACMP1+
PTA2/PIA2/ADP2/ACMP1PTA3/PIA3/ADP3/ACMP1O
PTA4/PIA4/ADP4
PTA5/PIA5/ADP5
PTA6/PIA6/ADP6
PTA7/PIA7/ADP7/IRQ
PORT
B
PTB0/PIB0/ADP8
PTB1/PIB1/ADP9
PORT
C
PORT
D
PTD2/PID2/TPM1CH0
PTD3/PID3/TPM1CH1
PTD4/PID4/TPM1CH2
PTD5/PID5/TPM1CH3
PORT
E
PORT
G
PTG2
PTG3
PTG4
PTG5
PORT
F
IRQ
MC9S08DZ6
0
PTG0/EXTAL
PTG1/XTAL
PTF0/TxD2
PTF1/RxD2
PTF2/TPM1CLK/S
CL
PTF3/TPM2CLK/S
DA
PTF4/ACMP2+
PTF5/ACMP2–
PTE0/TxD1
PTE1/RxD1
PTE2/SS
PTE3/SPSCK
PTE4/SCL/MOSI
PTE5/SDA/MISO
PTE6/TxD2/TXCAN
PTE7/RxD2/RXCAN
PTD0/PID0/TPM2CH0
PTD1/PID1/TPM2CH1
PTB2/PIB2/ADP10
PTB3/PIB3/ADP11
PTB4/PIB4/ADP12
PTB5/PIB5/ADP13
PTB6/PIB6/ADP14
PTB7/PIB7/ADP15
PTC0/ADP16
PTC1/ADP17
PTC2/ADP18
PTC3/ADP19
PTC4/ADP20
PTC5/ADP21
PTC6/ADP22
PTC7/ADP23
PTD6/PID6/TPM1CH4
PTD7/PID7/TPM1CH5
C
BY
0.1 μF
V
REFH
V
REFL
V
SSA
V
DDA
V
DD
V
SS
C
BY
0.1 μF
C
BLK
10 μF
+
5 V
+
SYSTEM
POWER
BKGD/MS
RESET
OPTIONAL
MANUAL
RESET
V
DD
BACKGROUND HEADER
0.1 μF
V
DD
4.7 kΩ–10 k
Ω
Figure 0-6 显示了 MC9S08DZ60 系列应用系统通用的管脚连接。
飞思卡尔半导体公司 29
Figure 0-6. 基本系统连接 （显示的为 64 管脚封装）
MC9S08DZ60 系列 , 第 3 版
0.5.1 电源
VDD 和 VSS 是 MCU 基本的电源管脚。该电源为所有 I/O 缓冲器电路和一个内部稳压器提供电
源。内部稳压器为 CPU 及 MCU 的其他内部电路提供经过稳压的低电压电源。
一般来说，应用系统在电源管脚上有两个独立的电容器。在这种情况下，我们应安装一个大容量
电解电容器 （如 10uF 钽电容器）来为整个系统提供大容量电荷存储，同时应在离 MCU 电源管
脚尽可能近的地方安装一个 0.1uF 陶瓷旁路电容器来抑制高频噪音。MC9S08DZ60 系列有两个
VDD管脚 (32 管脚封装除外）。每个管脚必须有一个旁路电容器以实现最有效的噪音抑制。
V
DDA
和 V
是 MCU 的模拟电源管脚。该电源为 ADC 模块提供电源。我们应在离 MCU 电源
SSA
管脚尽可能近的地方安装一个 0.1uF 陶瓷旁路电容器来抑制高频噪音。
0.5.2 振荡器
复位完成后， MCU 立即开始使用由多功能时钟生成器 （MCG）模块提供的内部生成的时钟。
若欲了解有关 MCG 的更详尽信息，请参见 Chapter 9, “Multi-Purpose Clock Generator
(S08MCGV1).”
该 MCU 中的振荡器 （XOSC）是一个皮尔斯 （Pierce）振荡器，可以支持晶体和陶瓷谐振器。
除了晶体或陶瓷谐振器外，我们还可以将一个外部振荡器连接到 EXTAL 输入管脚上。
请参见 Figure 0-6 来了解下面讨论的内容。 RS （如果使用了的话）和 RF 应该是低感电阻器，
如碳膜电阻器。线绕和一些金属薄膜电阻器的感应系数太高。 C1 和 C2 一般应该是专为高频应
用设计的高质量陶瓷电容器。
RF用来提供偏置路径为在晶体启动过程中将 EXTAL 输入保持在线性范围内。它的值并不是在
所有情况下都非常关键。一般的系统采用的值在 1M 到 10M 之间。更高的值对湿度太敏感，而
更低的值会减少增益并 （在一些极端情况下）使启动无法正常进行。
C1 和 C2 一般在 5pF 到 25pF 的范围内，选择的原则是匹配特定晶体或谐振器的要求。请注
意，在选择 C1 和 C2 时一定要考虑印刷电路板 （PCB）的电容和 MCU 管脚的电容。晶体生产
商一般都规定了一个负载电容——C1 和 C2 （二者的尺寸通常是相同的）的系列组合。按照一
次近似原则，我们应使用 10pF 作为每个振荡器管脚 （EXTAL 和 XTAL）的管脚和 PCB 总电容
的估计值。
0.5.3 RESET （复位）
RESET 是一个专用管脚，带有内置的上拉器件。它有输入电压迟滞、大电流输出驱动器但没有
输出斜率控制。内部加电复位和低压复位电路在一般情况使我们不必使用外部复位电路。该管脚
通常连接到标准的 6 脚背景调试接头上，以保证开发系统可以直接复位 MCU 系统。如果需要，
我们可以增加一个到地线的简单开关 （拉低复位管脚以强制进行复位）来实现手动外部复位。
在任何情况下启动复位时 （不管是从外部信号上还是从内部系统中）， RESET 管脚都会下拉约
34 个总线周期。复位电路会解析复位原因并通过在系统复位状态寄存器 （SRS）中设置一个相
应的位来记录这一原因。
MC9S08DZ60 系列 , 第 3 版
30 飞思卡尔半导体公司
0.5.4 背景调试和模式选择
在进行复位的过程中， BKGD/MS 管脚作为模式选择功能管脚。在复位信号上升沿后，该管脚立
即作为背景调试管脚，用于背景调试通信。当作为背景调试或模式选择功能管脚时，该管脚包括
一个内部上拉器件、输入电压滞后、标准的输出驱动器而没有输出斜率控制功能。
如果没有任何设备连接到该管脚上， MCU 将在复位的上升沿进入正常操作模式。如果有一个调
试系统连接到 6 脚标准背景调试头上，它将在复位的上升沿将 BKGD 保持在低位，从而强迫
MCU 进入活动背景调试模式。
BKGD/MS 管脚主要用于背景调试控制器 （BDC）通信。这一通信过程中使用一种定制的协议，
该协议在每个比特时间周期内使用目标 MCU 的 BDC 时钟的 16 个时钟周期。目标 MCU 的
BDC 时钟可以和总线时钟速率一样快，因此在任何情况下都不应将大电容器件连接到
BKGD/MS 管脚 （这样会干扰背景调试串行通信）。
虽然 BKGD/MS 管脚是一种准开漏管脚，但背景调试通信协议可以提供瞬间、主动驱动的高速
脉冲来确保快速上升沿。电缆上的小电容和内部上拉器件参数都不会影响 BKGD/MS 管脚上的
上升和下降沿时间时。
0.5.5 ADC 参考管脚 (V
V
REFH
和 V
管脚分别是 ADC 模块的电压参考高端和电压参考低端的输入管脚。
REFL
REFH
, V
REFL
)
0.5.6 通用 I/O 和外围设备端口
MC9S08DZ60 系列 MCU 最多可支持 53 个通用 I/O 管脚和 1 个专用输入管脚。这些管脚是和片
上外围设备 （定时器、串行 I/O、 ADC、 MSCAN 等）共享的。
当一个端口管脚被配置为通用输出或某外围设备使用该端口管脚作为输出时，软件可以选择两个
驱动强度之一并启用或禁用斜率控制。当一个端口管脚被配置为通用输入或某外围设备使用该端
口管脚作为输入时，软件可以选择一个上拉器件。复位完成后，所有这些管脚被立即配置为高阻
抗通用输入 （内部上拉器件被禁用）。
当一个片上外围系统控制管脚时，数据方向控制位仍决定从端口数据寄存器中读取的内容，即使
该外围模块通过控制该管脚的输出缓冲器的启用来控制管脚方向时也是如此。若欲了解有关如何
控制这些管脚作为通用 I/O 管脚方面的更详尽信息，请参见 Chapter 1, “Parallel Input/Output
Control.”
注意
为了避免浮空输入管脚消耗额外的电流，应用程序中的复位初始化程
序应该启用片内上拉器件或将未使用或未绑定的管脚的方向修改为输
出以确保他们不会浮空。
MC9S08DZ60 系列 , 第 3 版
飞思卡尔半导体公司 31
Table 2-1.
管脚编号 <-- 最低 优先级 --> 最高
64 48 32
端口管脚 / 中
断
Alt 1 Alt 2
11—PTB6PIB6ADP14
2——PTC5 ADP21
3 2 1 PTA7 PIA7 ADP7 IRQ
4——PTC6 ADP22
53—PTB7PIB7ADP15
6——PTC7 ADP23
742 V
DD
853 V
SS
9 6 4 PTG0 EXTAL
10 7 5 PTG1 XTAL
11 8 6 RESET
12 9 — PTF4 ACMP2+
13 10 — PTF5 ACMP2-
14 — — PTF6 ACMP2O
15 11 7 PTE0 TxD1
16 12 8 PTE1 RxD1
17 13 9 PTE2 SS
18 14 10 PTE3 SPSCK
19 15 11 PTE4 SCL
3
MOSI
20 16 12 PTE5 SDA
3
MISO
21 — — PTG2
22 — — PTG3
23 17 — PTF0 TxD2
4
24 18 — PTF1 RxD2
4
25 19 — PTF2 TPM1CLK SCL
3
26 20 — PTF3 TPM2CLK SDA
3
27 — — PTG4
28 — — PTG5
29 21 13 PTE6 TxD2
4
TXCAN
30 22 14 PTE7 RxD2
4
RxCAN
31 23 15 PTD0 PID0 TPM2CH0
32 24 16 PTD1 PID1 TPM2CH1
33 25 17 PTD2 PID2 TPM1CH0
34 26 18 PTD3 PID3 TPM1CH1
35 27 19 PTD4 PID4 TPM1CH2
36 28 20 PTD5 PID5 TPM1CH3
37 — — PTF7
38 29 — V
SS
39 30 — V
DD
40 31 — PTD6 PID6 TPM1CH4
41 32 — PTD7 PID7 TPM1CH5
42 33 21 BKGD MS
43 — — PTC0 ADP16
44 34 22 PTB0 PIB0 ADP8
45 — — PTC1 ADP17
46 35 23 PTA0 PIA0 ADP0 MCLK
47 — — PTC2 ADP18
48 36 24 PTB1 PIB1 ADP9
49 37 25 PTA1 PIA1 ADP1
1
ACMP1+
1
50 38 — PTB2 PIB2 ADP10
51 39 26 PTA2 PIA2 ADP2 ACMP1-
1
52 — — PTC3 ADP19
53 40 — PTB3 PIB3 ADP11
54 41 27 PTA3 PIA3 ADP3 ACMP1O
55
42 28
V
SSA
56 V
REFL
57
43 29
V
REFH
58 V
DDA
59 44 30 PTA4 PIA4 ADP4
Table 2-1.
管脚编号 <-- 最低 优先级 --> 最高
64 48 32
端口管脚 / 中
断
Alt 1 Alt 2
Table 0-3. 管脚可用性 （按封装管脚数）
32 飞思卡尔半导体公司
MC9S08DZ60 系列 , 第 3 版
1. 如果这两个模拟模块都被启用，他们都将可以访问该管脚。
2. 管脚不包含到 V
V。连接到该管脚上的内部门被拉到 V
3. IIC 模块管脚可以通过 SOPT1 寄存器中的 IICPS 位进行重定位。缺省复位位置在 PTF2 和 PTF3 上。
4. SCI2 模块管脚可以通过 SOPT1 寄存器中的 SCI2PS 位进行重定位。缺省复位位置在 PTF0 和 PTF1 上。
的嵌位二极管，因此不应用在高于 VDD。 内部上拉器件被启用时在该管脚上测得的电压可能会低达 V
DD
DD
上。
DD
– 0.7
第 3 章
操作模式
0.6 简介
本章介绍 MC9S08DZ60 系列产品的操作模式，同时描述了如何进入每种模式、从每种模式中退
出及每种模式下可提供的功能。
0.7 特性
• 用于代码开发的活动后台模式
• 等待模式 — CPU 关闭以省电；系统时钟正常运行，内部稳压器正常工作
• 停止模式 — 系统时钟被关闭，内部稳压器处于待机状态
— Stop3 — 所有内部电路都接通电源以实现快速恢复
— Stop2 — 内部电路的部分电源被关闭； RAM 内容被保留
0.8 运行模式
这是 MC9S08DZ60 系列产品的正常操作模式。 BKGD/MS 管脚位于复位的上升边最高位置时选
择该模式。在这种模式下， CPU 从内部存储器中执行代码。代码执行在复位完成后从 0xFFFE
– 0xFFFF 上从内存中获取的地址上开始。
0.9 主动背景模式
主动背景模式功能通过 HCS08 内核中的背景调试控制器 （BDC）进行管理。 BDC 与片上调试
模块 （DBG）一同提供方法来在软件开发过程中分析 MCU 的运行情况。
主动背景模式可以通过以下 5 种方式中的任何一种进入：
• 当复位的上升边沿时， BKGD/MS 脚置于低电平；
• 通过 BKGD/MS 脚收到 BACKGROUND 命令时；
• 执行 BGND 指令时；
• 遇到 BDC 断点时；
• 遇到 DBG 断点时。
进入主动背景模式后， CPU 保持在挂起状态，等待串行后台命令而不是执行来自用户应用程序
的指令。
MC9S08DZ60 系列 , 第 3 版
飞思卡尔半导体公司 33
后台命令有两种类型：
• 非中断型命令，被定义为可在用户程序运行时发出的命令。 非中断型命令可在 MCU 处于
运行模式时通过 BKGD/MS 管脚发出；非中断型命令也可以在 MCU 处于主动背景模式时
执行。非中断型命令包括：
— 内存访问命令
— 带状态内存访问命令
— BDC 寄存器访问命令
— 后台命令
• 主动背景命令只能在 MCU 处于主动背景模式时执行。主动背景命令包括执行以下操作的
命令：
— 读或写 CPU 寄存器
— 在特定时间跟踪一个用户程序指令
— 退出主动背景模式，返回到用户应用程序 （GO）
主动背景模式被用于在 MCU 第一次以运行模式运行前将 Bootloader 或用户应用程序写入到
Flash 程序存储器中。MC9S08DZ60 系列产品从飞思卡尔工厂运出时，Flash 程序存储器在缺省
情况下是被擦除的，除非特别说明，以确保在 Flash 最初被编程前不会有程序在运行模式下被执
行。主动背景模式可用于擦除或重新编程先前已编程的 Flash。
若欲了解有关主动背景模式的更详尽信息，请参见 Development Support 一章。
0.10 等待模式
等待模式通过执行 WAIT 指令进入。在执行 WAIT 指令后， CPU 进入无时钟的低功耗状态。
CPU 进入等待模式后，CCR 中的 I 位被清除，进而使能中断操作。发生中断请求后，CPU 退出
等待模式并执行恢复处理，先开始执行堆栈中的中断服务程序。
MCU 处于等待模式时，背景调试命令的使用要受一些限制。 MCU 处于等待模式时，只有后台
命令和带状态内存访问命令可用。带状态内存访问命令不允许内存访问，但它们会报告错误，指
出 MCU 处于停止或等待模式。后台命令可用于从等待模式中唤醒 MCU 并使之进入主动背景模
式。
MC9S08DZ60 系列 , 第 3 版
34 飞思卡尔半导体公司
0.11 停止模式
在 SOPT1 寄存器中设置了 STOPE 位的情况下，执行 STOP 指令后会进入两种停止模式之一。
在两种停止模式下，所有内部时钟都被暂停。我们可对 MCG 模块进行适当配置以使参考时钟保
持运行。更详尽信息请参见 Chapter 9, “Multi-Purpose Clock Generator (S08MCGV1) .”。
Table 0-4 显示了影响停止模式选择的所有控制位及各种条件下选择的模式。被选择的模式在执
行一个 STOP 指令后进入。
Table 0-4. 停止模式选择
STOPE ENBDM
0x x x
11 x x
10
10
10
1
ENBDM 位于 BDCSCR （只能通过 BDC 命令访问）中。详细信息请参见第 17.4.1.1 部分 “BDC 状态和控制寄存器
（BDCSCR）”。
2
处于 Stop3 模式而且 BDM 被启用时， SIDD 将接近 RIDD 水平，因为启用了内部时钟。
1
LVD E LVDSE PPDC
两个位都必须为 1
其中一个位为 0
其中一个位为 0
停止模式
停止模式被禁用； 如果执行了 STOP 指令，则进行非法 Opcode 代码复
位
Stop3 模式， BDM 被启用
x
Stop3 模式，电压调节器处于活动状态
0
Stop3 模式
1
Stop2 模式
2
0.11.1 Stop3 模式
Stop3 模式通过在 Table 0-4 所述条件下执行 STOP 指令进入。在这种情况下，所有内部寄存器
和逻辑、 RAM 内容和 I/O 管脚状态都被维持。
从 Stop3 模式中退出的操作通过 RESET 管脚或异步中断脚实现。这些异步中断脚包括 IRQ、
PIA0 – PIA7、 PIB0 – PIB7 和 PID0 – PID7。从 Stop3 模式中退出的操作也可以通过低压检
测（LVD）复位、低压警告 （LVW）中断、 ADC 转换完成中断、实时时钟 （RTC）中断、
MSCAN 唤醒中断或 SCI 接收器中断完成。
如果通过 RESET 脚的方式退出 Stop3 模式， MCU 将复位，操作将在获取复位向量后恢复。如
果通过中断的方式退出， MCU 将获取相应的中断向量。
0.11.1.1 在 Stop3 模式中启用 LVD
在电源电压下降到 LVD 电压以下时， LVD 系统可以生成一个中断或复位。在 CPU 执行 STOP
指令时，如果 LVD 在停止模式下被启用 （SPMSC1 中的 LVDE 和 LVDSE 位均被设置），那么
内部稳压器在停止模式下将继续保持活动状态。
要使 ADC 正常运行， LVD 必须在进入 Stop3 时处于启用状态。
MC9S08DZ60 系列 , 第 3 版
飞思卡尔半导体公司 35
0.11.1.2 在 Stop3 模式中启用活动 BDM
如果 BDCSCR 中设置了 ENBDM，将启用从运行模式进入主动背景模式的操作。该寄存器在
Chapter 18, “开发支持.”中有详细描述。如果CPU执行STOP指令时设置了 ENBDM，连接到背景
调试逻辑的系统时钟将在 MCU 进入停止模式时继续保持活动状态。因此，这种情况下背景调试
通信仍可进行。此外，内部稳压器不会进入低功耗待机状态，而保持正常工作。
大多数后台命令不能在停止模式下使用。带状态内存访问命令不允许内存访问，但它们会报告错
误，支出 MCU 处于停止或等待模式。后台命令可用于从停止模式中唤醒 MCU 并使之进入主动
背景模式 （如果设置了 ENBDM 位的话）。进入背景调试模式后，所有后台命令都可以使用。
0.11.2 Stop2 模式
Stop2 模式通过在 Table 0-4 所示的情况下执行 STOP 指令进入。 MCU 的大部分内部电路在
Stop2 模式下是断电的， RAM 除外。在进入 Stop2 模式后，所有 I/O 管脚控制信号都被锁定，
以确保管脚可以在 Stop2 模式下保持原来的状态。
从 Stop2 模式中退出的操作通过输入有效 RESET 信号完成。只有在 3M05C 或更老的掩码集
中，您可以通过输入 PTA7/ADP7/IRQ 中断信号来退出 Stop2。
注意
只有在 3M05C 或更老的掩码集中， PTA7/ADP7/IRQ 是低电平唤
醒，因此在执行 STOP 指令前必须配置为输入，以避免从 Stop2 中
立即退出。如果 PTA7/ADP7/IRQ 被配置为高驱动输出，那么它可以
禁止唤醒功能。为了在 Stop2 模式下最大限度地降低功耗，该管脚
在被配置为输入时不应保持开路 （启用内部上拉器件；或连接外部
上拉 / 下拉器件；或将管脚设置为输出）。
此外，实时时钟计数器 （RTC）也可以从 Stop2 模式下唤醒 MCU （如果启用了的话）。
从 Stop2 模式中唤醒后， MCU 与加电复位 （POR）情况下一样启动：
• 所有模块控制和状态寄存器被复位
• LVD 复位功能被启用；如果 VDD低于 LVD 跳变点（由于 POR 选择的低跳变点），MCU 仍
处于复位状态
• CPU 读取复位向量
除了上面所述的以外，在从 Stop2 模式中唤醒后， SPMSC2 中的 PPDF 也会被设置。该标记用
于将用户代码引导到 Stop2 恢复程序中。 PPDF 仍保持有效且 I/O 管脚状态被锁定，直到 1 被写
入到 SPMSC2 中的 PPDACK 中。
为了在进入 Stop2 之前保持被配置为通用 I/O 的管脚的 I/O 状态，用户必须将 I/O 端口寄存器
（保存在 RAM 中）的内容恢复到端口寄存器中，然后再写入到 PPDACK 位中。如果端口寄存
器在写入到 PPDACK 中之前没有从 RAM 中恢复，那么在写入 PPDACK 时该管脚将切换到复位
状态。
MC9S08DZ60 系列 , 第 3 版
36 飞思卡尔半导体公司
对于配置为外围 I/O 的管脚，用户在写入 PPDACK 位之前必须重新配置连接到该管脚的外围模
块。如果外围模块在写入 PPDACK 之前没有启用，那么该管脚在 I/O 锁定被打开时将由相关的
端口控制寄存器控制。
0.11.3 停止模式中的片上外围模块
当 MCU 进入任何停止模式时，连接到内部外围模块的系统时钟被停止。即使在异常情况下
（ENBDM = 1）（连接到背景调试逻辑的时钟继续运行），到外围系统的时钟也将被停止以降低
功耗。若欲了解有关停止模式下系统行为的详细信息，请参见 Section 0.11.2, “Stop2 Mode”
和 Section 0.11.1, “Stop3 Mode
外围设备
” 。
Table 0-5. 停止模式行为
模式
Stop2 Stop3
CPU
RAM
Flash/EEPROM
并行端口寄存器 关闭 待机
ACMP
ADC
IIC
MCG
MSCAN
RTC
SCI
SPI
TPM
电压调节器 关闭 可选择开启
XOSC
I/O 管脚 状态被保持 状态被保持
BDM
LVD/LVW
1
要求启用同步 ADC 时钟和 LVD，否则为待机。
2
MCGC1 中设置 IRCLKEN 和 IREFSTEN，否则为待机。
3
要求启用 RTC，否则为待机。
4
要求启用 LV D 或 BDC。
5
MCGC2 中设置 ERCLKEN 和 EREFSTEN，否则为待机。在高频率范围 （MCGC2
中设置 RANGE）还要求在 Stop3 中启用 LVD。
6
如果进入 Stop2 模式时设置了 ENBDM， MCU 实际上会进入 Stop3 模式。
7
如果进入 Stop2 模式时设置了 LVDSE， MCU 实际上会进入 Stop3 模式。
关闭 待机
待机 待机
关闭 待机
关闭 关闭
关闭 可选择开启
关闭 待机
关闭 可选择开启
关闭 待机
可选择开启
关闭
关闭
3
关闭 待机
关闭 待机
关闭 待机
关闭 可选择开启
6
7
可选择开启
可选择开启
可选择开启
1
2
3
4
5
MC9S08DZ60 系列 , 第 3 版
飞思卡尔半导体公司 37
DIRECT PAGE REGISTERS
RAM
4096 BYTES
0x0000
0x007F
0x0080
0x107F
0x1800
0x17FF
0x18FF
0x1400
0xFFFF
0x1080
MC9S08DZ60
128 BYTES
EEPROM
1
2 x 1024 BYTES
HIGH PAGE REGISTERS
256 BYTES
FLASH
59136 BYTES
DIRECT PAGE REGISTERS
RAM
3072 BYTES
0x0000
0x007F
0x0080
0x0C7F
0x1800
0x17FF
0x18FF
0x1900
0xFFFF
0x1500
MC9S08DZ48
0x3FFF
0x4000
128 BYTES
HIGH PAGE REGISTERS
256 BYTES
FLASH
49152 BYTES
UNIMPLEMENTED
0x0C80
0x14FF
2176 BYTES
UNIMPLEMENTED
9984 BYTES
DIRECT PAGE REGISTERS
RAM
2048 BYTES
0x0000
0x007F
0x0080
0x087F
0x1800
0x17FF
0x18FF
0x1900
0xFFFF
0x1600
MC9S08DZ32
0x7BFF
0x7C00
128 BYTES
HIGH PAGE REGISTERS
256 BYTES
FLASH
33792 BYTES
UNIMPLEMENTED
0x0880
0x15FF
3456 BYTES
UNIMPLEMENTED
25,344 BYTES
DIRECT PAGE REGISTERS
RAM
1024 BYTES
0x0000
0x007F
0x0080
0x047F
0x1800
0x17FF
0x18FF
0x1900
0xFFFF
0x1700
MC9S08DZ16
0xBDFF
0xBE00
128 BYTES
HIGH PAGE REGISTERS
256 BYTES
FLASH
16896 BYTES
UNIMPLEMENTED
0x0480
0x16FF
4736 BYTES
UNIMPLEMENTED
42,240 BYTES
EEPROM
1
2 x 512 BYTES
EEPROM
1
2 x 256 BYTES
0x1900
FLASH
896 BYTES
0x13FF
EEPROM
1
2 x 768 BYTES
1
EEPROM 地址范围显示总 EEPROM 的一半。 详尽信息请参见 Section 0.16.10, “EEPROM 映射 ” 。
第 4 章
存储器
0.12 MC9S08DZ60 系列产品存储器映射
MC9S08DZ60 系列产品中的片上存储器包括 RAM、 EEPROM、用于非易失性数据存储的
Flash 程序存储器、 I/O 和控制 / 状态寄存器。这些寄存器可分为以下 3 组：
• 直接页面寄存器 (0x0000 through 0x007F)
• 高端页面 （High-page）寄存器 （0x1800 到 0x18FF）
• 非易失性寄存器 (0xFFB0 through 0xFFBF)
Figure 0-7. MC9S08DZ60 存储器图
MC9S08DZ60 系列 , 第 3 版
38 飞思卡尔半导体公司
0.13 复位和中断向量分配
Table 0-6 显示了复位和中断向量的地址分配情况。该表中显示的向量名称为飞思卡尔半导体提
供的 MC9S08DZ60 系列通用文件中使用的标签。
Table 0-6. 复位和中断向量
地址 （高 / 低） 向量 向量名称
0xFFC0:0xFFC1 ACMP2 Vacmp2
0xFFC2:0xFFC3 ACMP1 Vacmp1
0xFFC4:0xFFC5 MSCAN Transmit Vcantx
0xFFC6:0xFFC7 MSCAN Receive Vcanrx
0xFFC8:0xFFC9 MSCAN errors Vcanerr
0xFFCA:0xFFCB MSCAN wake up Vcanwu
0xFFCC:0xFFCD RTC Vrtc
0xFFCE:0xFFCF IIC Viic
0xFFD0:0xFFD1 ADC Conversion Vadc
0xFFD2:0xFFD3 Port A, Port B, Port D Vport
0xFFD4:0xFFD5 SCI2 Transmit Vsci2tx
0xFFD6:0xFFD7 SCI2 Receive Vsci2rx
0xFFD8:0xFFD9 SCI2 Error Vsci2err
0xFFDA:0xFFDB SCI1 Transmit Vsci1tx
0xFFDC:0xFFDD SCI1 Receive Vsci1rx
0xFFDE:0xFFDF SCI1 Error Vsci1err
0xFFE0:0xFFE1 SPI Vspi
0xFFE2:0xFFE3 TPM2 Overflow Vtpm2ovf
0xFFE4:0xFFE5 TPM2 Channel 1 Vtpm2ch1
0xFFE6:0xFFE7 TPM2 Channel 0 Vtpm2ch0
0xFFE8:0xFFE9 TPM1 Overflow Vtpm1ovf
0xFFEA:0xFFEB TPM1 Channel 5 Vtpm1ch5
0xFFEC:0xFFED TPM1 Channel 4 Vtpm1ch4
0xFFEE:0xFFEF TPM1 Channel 3 Vtpm1ch3
0xFFF0:0xFFF1 TPM1 Channel 2 Vtpm1ch2
0xFFF2:0xFFF3 TPM1 Channel 1 Vtpm1ch1
0xFFF4:0xFFF5 TPM1 Channel 0 Vtpm1ch0
0xFFF6:0xFFF7 MCG Loss of lock Vlol
0xFFF8:0xFFF9 Low-Voltage Detect Vlvd
0xFFFA:0xFFFB IRQ Virq
0xFFFC:0xFFFD SWI Vswi
0xFFFE:0xFFFF Reset Vreset
MC9S08DZ60 系列 , 第 3 版
飞思卡尔半导体公司 39
0.14 寄存器地址和位分配
MC9S08DZ60 系列产品中的寄存器可分为以下几组：
• 直接页面寄存器，位于存储器映象的前 128 个位置上。这些寄存器可以通过高效的直接寻
址模式指令访问。
• 高端页面 （High-page）寄存器，不经常使用，因此位于存储器映象中 0x1800 以上。这
样就在直接页面中为经常使用的寄存器和 RAM 留出了更多空间。
• 非易失性寄存器，由 Flash中0xFFB0–0xFFBF之间16个位置组成的位置段组成。 非易失
性寄存器位置包括：
— NVPROT 和 NVOPT 在复位时上载到工作的寄存器中。
— 一个 8 字节后门对比密钥，可选择为用户分配有控制的安全内存访问权限。
由于非易失性寄存器的位置是在 Flash 中，所以必须像其他位置 Flash 一样擦除和编程。
直接页面寄存器可以通过高效的直接寻址模式指令访问。位操作指令可用于访问任何直接页面寄
存器中的任何位。 Ta bl e 0 -7 总结了所有用户可访问的直接页面寄存器和控制位。
Table 0-7 所列的直接页面寄存器可以使用更高效的直接寻址模式 （这种模式只需要地址的较低
字节）。因此，第 1 栏中地址的较低字节用粗体显示。 在 Table 0-8 和 Table 0-10 中 , 第 1 栏中
的整个地址都用粗体显示。在 Ta ble 0 -7, Table 0-8, 和 Table 0-10 中 , 第 2 栏中的寄存器名称用
粗体显示以便与右侧的位名称区分开来。与所列出的位不相关的单元在阴影中显示。带有 0 的
阴影单元表示这个未使用的位始终应为 0。带有破折号的阴影单元表示未使用的或预留的位位
置，可以是 1 或 0。
MC9S08DZ60 系列 , 第 3 版
40 飞思卡尔半导体公司
Table 0-7. 直接页面寄存器总结 （第 1 页，共 3 页）
地址 寄存器名称 位 7
0x0000 PTAD
0x0001 PTADD
0x0002 PTBD
0x0003 PTBDD
0x0004 PTCD
0x0005 PTCDD
0x0006 PTDD
0x0007 PTDDD
0x0008 PTED
0x0009 PTEDD
0x000A PTFD
0x000B PTFDD
0x000C PTGD
0x000D PTGDD
0x000E ACMP1SC
0x000F ACMP2SC
0x0010 ADCSC1
0x0011 ADCSC2
0x0012 ADCRH
0x0013 ADCRL
0x0014 ADCCVH
0x0015 ADCCVL
0x0016 ADCCFG
0x0017 APCTL1
0x0018 APCTL2
0x0019 APCTL3
0x001A
–
预留
0x001B
0x001C IRQSC
0x001D
–
预留
0x001F
0x0020 TPM1SC
0x0021 TPM1CNTH
0x0022 TPM1CNTL
654321
PTAD7 PTAD6 PTAD5 PTAD4 PTAD3 PTAD2 PTAD1 PTAD0
PTADD7 PTADD6 PTADD5 PTADD4 PTADD3 PTADD2 PTADD1 PTADD0
PTBD7 PTBD6 PTBD5 PTBD4 PTBD3 PTBD2 PTBD1 PTBD0
PTBDD7 PTBDD6 PTBDD5 PTBDD4 PTBDD3 PTBDD2 PTBDD1 PTBDD0
PTCD7 PTCD6 PTCD5 PTCD4 PTCD3 PTCD2 PTCD1 PTCD0
PTCDD7 PTCDD6 PTCDD5 PTCDD4 PTCDD3 PTCDD2 PTCDD1 PTCDD0
PTDD7 PTDD6 PTDD5 PTDD4 PTDD3 PTDD2 PTDD1 PTDD0
PTDDD7 PTDDD6 PTDDD5 PTDDD4 PTDDD3 PTDDD2 PTDDD1 PTDDD0
PTED7 PTED6 PTED5 PTED4 PTED3 PTED2 PTED1 PTED0
PTEDD7 PTEDD6 PTEDD5 PTEDD4 PTEDD3 PTEDD2 PTEDD1 PTEDD0
PTFD7 PTFD6 PTFD5 PTFD4 PTFD3 PTFD2 PTFD1 PTFD0
PTFDD7 PTFDD6 PTFDD5 PTFDD4 PTFDD3 PTFDD2 PTFDD1 PTFDD0
0 0 PTGD5 PTGD4 PTGD3 PTGD2 PTGD1 PTGD0
0 0 PTGDD5 PTGDD4 PTGDD3 PTGDD2 PTGDD1 PTGDD0
ACME ACBGS ACF ACIE ACO ACOPE ACMOD1 ACMOD0
ACME ACBGS ACF ACIE ACO ACOPE ACMOD1 ACMOD0
COCO AIEN ADCO ADCH
ADACT ADTRG ACFE ACFGT 0 0 — —
0 0 0 0 ADR11 ADR10 ADR9 ADR8
ADR7 ADR6 ADR5 ADR4 ADR3 ADR2 ADR1 ADR0
0 0 0 0 ADCV11 ADCV10 ADCV9 ADCV8
ADCV7 ADCV6 ADCV5 ADCV4 ADCV3 ADCV2 ADCV1 ADCV0
ADLPC ADIV ADLSMP MODE ADICLK
ADPC7 ADPC6 ADPC5 ADPC4 ADPC3 ADPC2 ADPC1 ADPC0
ADPC15 ADPC14 ADPC13 ADPC12 ADPC11 ADPC10 ADPC9 ADPC8
ADPC23 ADPC22 ADPC21 ADPC20 ADPC19 ADPC18 ADPC17 ADPC16
—
—
0 IRQPDD IRQEDG IRQPE IRQF IRQACK IRQIE IRQMOD
—
—
TOF TOIE CPWMS CLKSB CLKSA PS2 PS1 PS0
Bit 15 14 13 12 11 10 9 Bit 8
Bit 7654321Bit 0
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
位 0
—
—
—
—
MC9S08DZ60 系列 , 第 3 版
飞思卡尔半导体公司 41
Table 0-7. 直接页面寄存器总结 （第 1 页，共 3 页）
地址 寄存器名称 位 7
0x0023 TPM1MODH
0x0024 TPM1MODL
0x0025 TPM1C0SC
0x0026 TPM1C0VH
0x0027 TPM1C0VL
0x0028 TPM1C1SC
0x0029 TPM1C1VH
0x002A TPM1C1VL
0x002B TPM1C2SC
0x002C TPM1C2VH
0x002D TPM1C2VL
0x002E TPM1C3SC
0x002F TPM1C3VH
0x0030 TPM1C3VL
0x0031 TPM1C4SC
0x0032 TPM1C4VH
0x0033 TPM1C4VL
0x0034 TPM1C5SC
0x0035 TPM1C5VH
0x0036 TPM1C5VL
0x0037
预留
0x0038 SCI1BDH
0x0039 SCI1BDL
0x003A SCI1C1
0x003B SCI1C2
0x003C SCI1S1
0x003D SCI1S2
0x003E SCI1C3
0x003F SCI1D
0x0040 SCI2BDH
0x0041 SCI2BDL
0x0042 SCI2C1
0x0043 SCI2C2
0x0044 SCI2S1
0x0045 SCI2S2
0x0046 SCI2C3
0x0047 SCI2D
0x0048 MCGC1
0x0049 MCGC2
0x004A MCGTRM
654321
Bit 15 14 13 12 11 10 9 Bit 8
Bit 7654321Bit 0
CH0F CH0IE MS0B MS0A ELS0B ELS0A 0 0
Bit 15 14 13 12 11 10 9 Bit 8
Bit 7654321Bit 0
CH1F CH1IE MS1B MS1A ELS1B ELS1A 0 0
Bit 15 14 13 12 11 10 9 Bit 8
Bit 7654321Bit 0
CH2F CH2IE MS2B MS2A ELS2B ELS2A 0 0
Bit 15 14 13 12 11 10 9 Bit 8
Bit 7654321Bit 0
CH3F CH3IE MS3B MS3A ELS3B ELS3A 0 0
Bit 15 14 13 12 11 10 9 Bit 8
Bit 7654321Bit 0
CH4F CH4IE MS4B MS4A ELS4B ELS4A 0 0
Bit 15 14 13 12 11 10 9 Bit 8
Bit 7654321Bit 0
CH5F CH5IE MS5B MS5A ELS5B ELS5A 0 0
Bit 15 14 13 12 11 10 9 Bit 8
Bit 7654321Bit 0
— — — — — — — —
LBKDIE RXEDGIE 0 SBR12 SBR11 SBR10 SBR9 SBR8
SBR7 SBR6 SBR5 SBR4 SBR3 SBR2 SBR1 SBR0
LOOPS SCISWAI RSRC M WAKE ILT PE PT
TIE TCIE RIE ILIE TE RE RWU SBK
TDRE TC RDRF IDLE OR NF FE PF
LBKDIF RXEDGIF 0 RXINV RWUID BRK13 LBKDE RAF
R8 T8 TXDIR TXINV ORIE NEIE FEIE PEIE
Bit 7654321Bit 0
LBKDIE RXEDGIE 0 SBR12 SBR11 SBR10 SBR9 SBR8
SBR7 SBR6 SBR5 SBR4 SBR3 SBR2 SBR1 SBR0
LOOPS SCISWAI RSRC M WAKE ILT PE PT
TIE TCIE RIE ILIE TE RE RWU SBK
TDRE TC RDRF IDLE OR NF FE PF
LBKDIF RXEDGIF 0 RXINV RWUID BRK13 LBKDE RAF
R8 T8 TXDIR TXINV ORIE NEIE FEIE PEIE
Bit 7654321Bit 0
CLKS RDIV IREFS IRCLKEN IREFSTEN
BDIV RANGE HGO LP EREFS ERCLKEN EREFSTEN
TRIM
位 0
MC9S08DZ60 系列 , 第 3 版
42 飞思卡尔半导体公司
Table 0-7. 直接页面寄存器总结 （第 1 页，共 3 页）
地址 寄存器名称 位 7
0x004B MCGSC
0x004C MCGC3
0x004D
–
预留
0x004F
0x0050 SPIC1
0x0051 SPIC2
0x0052 SPIBR
0x0053 SPIS
0x0054
预留
0x0055 SPID
0x0056
–
0x0057
预留
0x0058 IICA
0x0059 IICF
0x005A IICC1
0x005B IICS
0x005C IICD
0x005D IICC2
0x005E
–
预留
0x005F
0x0060 TPM2SC
0x0061 TPM2CNTH
0x0062 TPM2CNTL
0x0063 TPM2MODH
0x0064 TPM2MODL
0x0065 TPM2C0SC
0x0066 TPM2C0VH
0x0067 TPM2C0VL
0x0068 TPM2C1SC
0x0069 TPM2C1VH
0x006A TPM2C1VL
654321
LOLS LOCK PLLST IREFST CLKST OSCINIT FTRIM
LOLIE PLLS CME 0VDIV
—
—
SPIE SPE SPTIE MSTR CPOL CPHA SSOE LSBFE
0 0 0 MODFEN BIDIROE 0 SPISWAI SPC0
0 SPPR2 SPPR1 SPPR0 0 SPR2 SPR1 SPR0
SPRF 0SPTEFMODF 0 0 0 0
0 0 0 0 0 0 0 0
Bit 7654321Bit 0
—
—
AD7 AD6 AD5 AD4 AD3 AD2 AD1 0
MULT ICR
IICEN IICIE MST TX TXAK RSTA 0 0
TCF IAAS BUSY ARBL 0 SRW IICIF RXAK
GCAEN ADEXT 0 0 0 AD10 AD9 AD8
—
—
TOF TOIE CPWMS CLKSB CLKSA PS2 PS1 PS0
Bit 15 14 13 12 11 10 9 Bit 8
Bit 7654321Bit 0
Bit 15 14 13 12 11 10 9 Bit 8
Bit 7654321Bit 0
CH0F CH0IE MS0B MS0A ELS0B ELS0A 0 0
Bit 15 14 13 12 11 10 9 Bit 8
Bit 7654321Bit 0
CH1F CH1IE MS1B MS1A ELS1B ELS1A 0 0
Bit 15 14 13 12 11 10 9 Bit 8
Bit 7654321Bit 0
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
DATA
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
位 0
—
—
—
—
—
—
MC9S08DZ60 系列 , 第 3 版
飞思卡尔半导体公司 43
Table 0-7. 直接页面寄存器总结 （第 1 页，共 3 页）
地址 寄存器名称 位 7
0x006B
预留
0x006C RTCSC
0x006D RTCCNT
0x006E RTCMOD
0x006F
预留
0x0070
–
预留
0x007F
— — — — — — — —
RTIF RTCLKS RTIE RTCPS
— — — — — — — —
—
—
654321
RTCCNT
RTCMOD
—
—
—
—
—
—
—
—
—
—
—
—
Table 0-8 中显示的高端页面寄存器的访问频率与其它 I/O 和控制寄存器相比要低得多，因此存
放在可直接寻址的内存空间外，从 0x1800 开始。
Table 0-8. 高端页面寄存器总结 （第 1 页，共 3 页）
地址 寄存器名称 位 7
0x1800 SRS
0x1801 SBDFR
0x1802 SOPT1
0x1803 SOPT2
0x1804 –
0x1805
预留
0x1806 SDIDH
0x1807 SDIDL
0x1808
预留
0x1809 SPMSC1
0x180A SPMSC2
0x180B–
0x180F
预留
0x1810 DBGCAH
0x1811 DBGCAL
0x1812 DBGCBH
0x1813 DBGCBL
0x1814 DBGFH
0x1815 DBGFL
0x1816 DBGC
0x1817 DBGT
0x1818 DBGS
0x1819–
0x181F
预留
0x1820 FCDIV
0x1821 FOPT
0x1822
预留
0x1823 FCNFG
POR PIN COP ILOP ILAD LOCS LVD 0
0 0 0 0 0 0 0BDFR
COPT STOPE SCI2PS IICPS 0 0 0
COPCLKS COPW 0 ADHTS 0 MCSEL
—
—
— — — — ID11 ID10 ID9 ID8
ID7 ID6 ID5 ID4 ID3 ID2 ID1 ID0
— — — — — — — —
LVWF LVWACK LVWIE LVDRE LVDSE LVDE 0BGBE
0 0 LVDV LVWV PPDF PPDACK 0 PPDC
—
—
Bit 15 14 13 12 11 10 9 Bit 8
Bit 7654321Bit 0
Bit 15 14 13 12 11 10 9 Bit 8
Bit 7654321Bit 0
Bit 15 14 13 12 11 10 9 Bit 8
Bit 7654321Bit 0
DBGEN ARM TAG BRKEN RWA RWAEN RWB RWBEN
TRGSEL BEGIN 0 0 TRG3 TRG2 TRG1 TRG0
AF BF ARMF 0 CNT3 CNT2 CNT1 CNT0
—
—
DIVLD PRDIV8 DIV
KEYEN FNORED EPGMOD 0 0 0 SEC
— — — — — — — —
0 EPGSEL KEYACC Reserved
654321
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
1
0 0 0 1
—
—
—
—
—
—
—
—
—
—
—
—
位 0
—
—
—
—
—
—
位 0
—
—
MC9S08DZ60 系列 , 第 3 版
44 飞思卡尔半导体公司
Table 0-8. 高端页面寄存器总结 （第 1 页，共 3 页）
地址 寄存器名称 位 7
0x1824 FPROT
0x1825 FSTAT
0x1826 FCMD
0x1827–
0x183F
预留
0x1840 PTAPE
0x1841 PTASE
0x1842 PTADS
0x1843
预留
0x1844 PTASC
0x1845 PTAPS
0x1846 PTAES
0x1847
预留
0x1848 PTBPE
0x1849 PTBSE
0x184A PTBDS
0x184B
预留
0x184C PTBSC
0x184D PTBPS
0x184E PTBES
0x184F
预留
0x1850 PTCPE
0x1851 PTCSE
0x1852 PTCDS
0x1853–
0x1857
预留
0x1858 PTDPE
0x1859 PTDSE
0x185A PTDDS
0x185B
预留
0x185C PTDSC
0x185D PTDPS
0x185E PTDES
0x185F
预留
0x1860 PTEPE
0x1861 PTESE
0x1862 PTEDS
0x1863–
0x1867
预留
0x1868 PTFPE
654321
EPS FPS
FCBEF FCCF FPVIOL FACCERR 0 FBLANK 0 0
FCMD
—
—
PTAPE7 PTAPE6 PTAPE5 PTAPE4 PTAPE3 PTAPE2 PTAPE1 PTAPE0
PTASE7 PTASE6 PTASE5 PTASE4 PTASE3 PTASE2 PTASE1 PTASE0
PTADS7 PTADS6 PTADS5 PTADS4 PTADS3 PTADS2 PTADS1 PTADS0
— — — — — — — —
0 0 0 0 PTAIF PTAACK PTAIE PTAMOD
PTAPS7 PTAPS6 PTAPS5 PTAPS4 PTAPS3 PTAPS2 PTAPS1 PTAPS0
PTAES7 PTAES6 PTAES5 PTAES4 PTAES3 PTAES2 PTAES1 PTAES0
— — — — — — — —
PTBPE7 PTBPE6 PTBPE5 PTBPE4 PTBPE3 PTBPE2 PTBPE1 PTBPE0
PTBSE7 PTBSE6 PTBSE5 PTBSE4 PTBSE3 PTBSE2 PTBSE1 PTBSE0
PTBDS7 PTBDS6 PTBDS5 PTBDS4 PTBDS3 PTBDS2 PTBDS1 PTBDS0
— — — — — — — —
0 0 0 0 PTBIF PTBACK PTBIE PTBMOD
PTBPS7 PTBPS6 PTBPS5 PTBPS4 PTBPS3 PTBPS2 PTBPS1 PTBPS0
PTBES7 PTBES6 PTBES5 PTBES4 PTBES3 PTBES2 PTBES1 PTBES0
— — — — — — — —
PTCPE7 PTCPE6 PTCPE5 PTCPE4 PTCPE3 PTCPE2 PTCPE1 PTCPE0
PTCSE7 PTCSE6 PTCSE5 PTCSE4 PTCSE3 PTCSE2 PTCSE1 PTCSE0
PTCDS7 PTCDS6 PTCDS5 PTCDS4 PTCDS3 PTCDS2 PTCDS1 PTCDS0
—
—
PTDPE7 PTDPE6 PTDPE5 PTDPE4 PTDPE3 PTDPE2 PTDPE1 PTDPE0
PTDSE7 PTDSE6 PTDSE5 PTDSE4 PTDSE3 PTDSE2 PTDSE1 PTDSE0
PTDDS7 PTDDS6 PTDDS5 PTDDS4 PTDDS3 PTDDS2 PTDDS1 PTDDS0
— — — — — — — —
0 0 0 0 PTDIF PTDACK PTDIE PTDMOD
PTDPS7 PTDPS6 PTDPS5 PTDPS4 PTDPS3 PTDPS2 PTDPS1 PTDPS0
PTDES7 PTDES6 PTDES5 PTDES4 PTDES3 PTDES2 PTDES1 PTDES0
— — — — — — — —
PTEPE7 PTEPE6 PTEPE5 PTEPE4 PTEPE3 PTEPE2 PTEPE1 PTEPE0
PTESE7 PTESE6 PTESE5 PTESE4 PTESE3 PTESE2 PTESE1 PTESE0
PTEDS7 PTEDS6 PTEDS5 PTEDS4 PTEDS3 PTEDS2 PTEDS1 PTEDS0
—
—
PTFPE7 PTFPE6 PTFPE5 PTFPE4 PTFPE3 PTFPE2 PTFPE1 PTFPE0
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
位 0
—
—
—
—
—
—
MC9S08DZ60 系列 , 第 3 版
飞思卡尔半导体公司 45
Table 0-8. 高端页面寄存器总结 （第 1 页，共 3 页）
地址 寄存器名称 位 7
0x1869 PTFSE
0x186A PTFDS
0x186B–
0x186F
预留
0x1870 PTGPE
0x1871 PTGSE
0x1872 PTGDS
0x1873–
0x187F
预留
0x1880 CANCTL0
0x1881 CANCTL1
0x1882 CANBTR0
0x1883 CANBTR1
0x1884 CANRFLG
0x1885 CANRIER
0x1886 CANTFLG
0x1887 CANTIER
0x1888 CANTARQ
0x1889 CANTAAK
0x188A CANTBSEL
0x188B CANIDAC
0x188C
预留
0x188D CANMISC
0x188E CANRXERR
0x188F CANTXERR
0x1890 –
0x1893
0x1894 –
0x1897
0x1898 –
0x189B
0x189C–
0x189F
CANIDAR0 –
CANIDAR3
CANIDMR0 –
CANIDMR3
CANIDAR4 –
CANIDAR7
CANIDMR4 –
CANIDMR7
0x18BE CANTTSRH
0x18BF CANTTSRL
0x18C0–
0x18FF
1
该位被预留。用户必须在该位上写一个 1。如果不能这样做，可能会导致意外的行为。
预留
PTFSE7 PTFSE6 PTFSE5 PTFSE4 PTFSE3 PTFSE2 PTFSE1 PTFSE0
PTFDS7 PTFDS6 PTFDS5 PTFDS4 PTFDS3 PTFDS2 PTFDS1 PTFDS0
—
—
0 0 PTGPE5 PTGPE4 PTGPE3 PTGPE2 PTGPE1 PTGPE0
0 0 PTGSE5 PTGSE4 PTGSE3 PTGSE2 PTGSE1 PTGSE0
0 0 PTGDS5 PTGDS4 PTGDS3 PTGDS2 PTGDS1 PTGDS0
—
—
RXFRM RXACT CSWAI SYNCH TIME WUPE SLPRQ INITRQ
CANE CLKSRC LOOPB LISTEN BORM WUPM SLPAK INITAK
SJW1 SJW0 BRP5 BRP4 BRP3 BRP2 BRP1 BRP0
SAMP TSEG22 TSEG21 TSEG20 TSEG13 TSEG12 TSEG11 TSEG10
WUPIF CSCIF RSTAT1 RSTAT0 TSTAT1 TSTAT0 OVRIF RXF
WUPIE CSCIE RSTATE1 RSTATE0 TSTATE1 TSTATE0 OVRIE RXFIE
0 0 0 0 0 TXE2 TXE1 TXE0
0 0 0 0 0 TXEIE2 TXEIE1 TXEIE0
0 0 0 0 0 ABTRQ2 ABTRQ1 ABTRQ0
0 0 0 0 0 ABTAK2 ABTAK1 ABTAK0
0 0 0 0 0 TX2 TX1 TX0
0 0IDAM1IDAM00 IDHIT2 IDHIT1 IDHIT0
0 0 0 0 0 0 0 0
0 0 0 0 0 0 0BOHOLD
RXERR7 RXERR6 RXERR5 RXERR4 RXERR3 RXERR2 RXERR1 RXERR0
TXERR7 TXERR6 TXERR5 TXERR4 TXERR3 TXERR2 TXERR1 TXERR0
AC7 AC6 AC5 AC4 AC3 AC2 AC1 AC0
AM7 AM6 AM5 AM4 AM3 AM2 AM1 AM0
AC7 AC6 AC5 AC4 AC3 AC2 AC1 AC0
AM7 AM6 AM5 AM4 AM3 AM2 AM1 AM0
TSR15 TSR14 TSR13 TSR12 TSR11 TSR10 TSR9 TSR8
TSR7 TSR6 TSR5 TSR4 TSR3 TSR2 TSR1 TSR0
—
—
654321
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
位 0
—
—
—
—
—
—
MC9S08DZ60 系列 , 第 3 版
46 飞思卡尔半导体公司
Loading...