How it Works
Freescale
Loading...
MC68HC908JB16
Data Sheet
332 pgs3.55 Mb0
Table of contents
Loading...

Freescale MC68HC908JB16 Data Sheet

MC68HC908JB16 Technical Data
M68HC08 Microcontrollers
Rev. 1.1 MC68HC908JB16/D August 1, 2005
freescale.com
MC68HC908JB16
Technical Data
Freescale reserves the right to make changes without further notice to any products herein. Freescale makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does Freescale assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation consequential or incidental damages. "Typical" parameters which may be provided in FreescaleFreescale data sheets and/or specifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including "Typicals" must be validated for each customer application by customer's technical experts. Freescale does not convey any license under its patent rights nor the rights of others. Freescale products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other applicat ions intended to suppo rt or sustain life, or for any other application in which the failure of the Freescale product could create a situation where personal injury or death may occur. Should Buyer purchase or use Freescale products for any such unintended or unauthorized application, Buyer shall indemnify and hold Freescale and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or death associ ated with such u nintended or unauthor ized use, even if such claim alleges that Freescale was negligent regarding the design or manufacture of the part. Freescale, Inc. is an Equal Opportunity/Affirmative Action Employer.
© Freescale, Inc., 2002
Freescale Semiconductor 3
Revision History
To provide the most up-to-date information, the revision of our documents on the World Wide Web will be the most current. Your printed copy may be an earlier revision. To verify you have the latest information available, refer to:
http://freescale.com
The following revision history table summarizes changes contained in this document. For your convenience, the page number designators have been linked to the appropriate location.
Revision History
Date
May
2002
Revision
Level
1 First general release. —
Description
Page
Number(s)
Technical Data MC68HC908JB16 — Rev. 1.1
4 Freescale Semiconductor
Technical Data — MC68HC908JB16
Section 1. General Description . . . . . . . . . . . . . . . . . . . . . . . 29
Section 2. Memory Map. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
Section 3. Random-Access Memory (RAM) . . . . . . . . . . . . . 57
Section 4. FLASH Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . 59
Section 5. Configuration Register (CONFIG) . . . . . . . . . . . . 71
Section 6. Central Processor Unit (CPU). . . . . . . . . . . . . . . . 75
Section 7. Oscillator (OSC). . . . . . . . . . . . . . . . . . . . . . . . . . . 93
Section 8. System Integration Module (SIM). . . . . . . . . . . . . 97
Section 9. Monitor ROM (MON) . . . . . . . . . . . . . . . . . . . . . . 123
Section 10. Timer Interface Module (TIM) . . . . . . . . . . . . . . 137

List of Sections

Section 11. Universal Serial Bus Module (USB) . . . . . . . . . 161
Section 12. Serial Communications Interface
Module (SCI). . . . . . . . . . . . . . . . . . . . . . . . . . . 207
Section 13. Clock Generator Module (CGM) . . . . . . . . . . . . 247
Section 14. Input/Output (I/O) Ports. . . . . . . . . . . . . . . . . . . 263
Section 15. External Interrupt (IRQ). . . . . . . . . . . . . . . . . . . 281
Section 16. Keyboard Interrupt Module (KBI). . . . . . . . . . . 289
Section 17. Computer Operating Properly (COP). . . . . . . . 297
Section 18. Low-Voltage Inhibit (LVI) . . . . . . . . . . . . . . . . . 303
Section 19. Break Module (BRK) . . . . . . . . . . . . . . . . . . . . . 307
Section 20. Electrical Specifications . . . . . . . . . . . . . . . . . . 315
Section 21. Mechanical Specifications . . . . . . . . . . . . . . . . 325
Section 22. Ordering Information. . . . . . . . . . . . . . . . . . . . . 329
Freescale Semiconductor List of Sections 5
List of Sections
Technical Data MC68HC908JB16 — Rev. 1.1
6 List of Sections Freescale Semiconductor
Technical Data — MC68HC908JB16
Section 1. General Description
1.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .29
1.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .29
1.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .30
1.4 MCU Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .31
1.5 Pin Assignments. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .33
1.6 Pin Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .34
1.6.1 Power Supply Pins (VDD, VSS). . . . . . . . . . . . . . . . . . . . . . .34
1.6.2 Voltage Regulator Output Pin (V
1.6.3 Oscillator Pins (OSC1 and OSC2) . . . . . . . . . . . . . . . . . . . .35
1.6.4 External Reset Pin (RST). . . . . . . . . . . . . . . . . . . . . . . . . . .35
1.6.5 External Interrupt Pins (IRQ, PTE4/D–) . . . . . . . . . . . . . . . .35
1.6.6 CGM Power Supply Pins (V
1.6.7 CGM Voltage Regulator Out (V
1.6.8 CGM Voltage Regulator In (V
1.6.9 External Filter Capacitor Pins (CGMXFC1, CGMXFC2) . . .36
1.6.10 CGM Clock Output Pins (CGMOUT1, CGMOUT2) . . . . . . .36
1.6.11 Port A Input/Output (I/O) Pins (PTA7/KBA7–PTA0/KBA0). .36
1.6.12 Port C I/O Pins (PTC1/RxD, PTC0/TxD) . . . . . . . . . . . . . . .37
1.6.13 Port D I/O Pins (PTD5–PTD0) . . . . . . . . . . . . . . . . . . . . . . .37
1.6.14 Port E I/O Pins (PTE4/D–, PTE3/D+, PTE2/T2CH01,
PTE1/T1CH01, PTE0/TCLK). . . . . . . . . . . . . . . . . . . . . .37

Table of Contents

). . . . . . . . . . . . . . . . . .34
REG
DDA
REGA1
, V
REGA0
SSA0
, V
) . . . . . . . . .36
SSA1
). . . . . . . . . . . . . . . . .36
) . . . . . . . . . . . . . . . . . .36
Section 2. Memory Map
2.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .41
2.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .41
2.3 Unimplemented Memory Locations . . . . . . . . . . . . . . . . . . . . .41
Freescale Semiconductor Table of Contents 7
Table of Contents
2.4 Reserved Memory Locations . . . . . . . . . . . . . . . . . . . . . . . . . .42
2.5 Input/Output (I/O) Section. . . . . . . . . . . . . . . . . . . . . . . . . . . . .42
Section 3. Random-Access Memory (RAM)
3.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .57
3.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .57
3.3 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .57
Section 4. FLASH Memory
4.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .59
4.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .59
4.3 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .60
4.4 FLASH Control Register. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .61
4.5 FLASH Block Erase Operation. . . . . . . . . . . . . . . . . . . . . . . . .62
4.6 FLASH Mass Erase Operation . . . . . . . . . . . . . . . . . . . . . . . . .63
4.7 FLASH Program Operation. . . . . . . . . . . . . . . . . . . . . . . . . . . .64
4.8 FLASH Protection. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .66
4.8.1 FLASH Block Protect Register. . . . . . . . . . . . . . . . . . . . . . .66
4.9 ROM-Resident Routines. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .67
4.9.1 Variables . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .68
4.9.2 ERASE Routine . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .68
4.9.3 PROGRAM Routine . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .69
4.9.4 VERIFY Routine. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .69
Section 5. Configuration Register (CONFIG)
5.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .71
5.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .71
5.3 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .71
5.4 Configuration Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .72
Technical Data MC68HC908JB16 — Rev. 1.1
8 Table of Contents Freescale Semiconductor
Table of Contents
Section 6. Central Processor Unit (CPU)
6.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .75
6.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .76
6.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .76
6.4 CPU Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .77
6.4.1 Accumulator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .77
6.4.2 Index Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .78
6.4.3 Stack Pointer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .78
6.4.4 Program Counter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .79
6.4.5 Condition Code Register . . . . . . . . . . . . . . . . . . . . . . . . . . .80
6.5 Arithmetic/Logic Unit (ALU) . . . . . . . . . . . . . . . . . . . . . . . . . . .82
6.6 Low-Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .82
6.6.1 Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .82
6.6.2 Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .83
6.7 CPU During Break Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . .83
6.8 Instruction Set Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . .83
6.9 Opcode Map. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .83
Section 7. Oscillator (OSC)
7.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .93
7.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .93
7.3 Oscillator External Connections . . . . . . . . . . . . . . . . . . . . . . . .94
7.4 I/O Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .95
7.4.1 Crystal Amplifier Input Pin (OSC1). . . . . . . . . . . . . . . . . . . .95
7.4.2 Crystal Amplifier Output Pin (OSC1) . . . . . . . . . . . . . . . . . .95
7.4.3 Oscillator Enable Signal (SIMOSCEN). . . . . . . . . . . . . . . . .95
7.4.4 Crystal Output Frequency Signal (OSCXCLK). . . . . . . . . . .95
7.4.5 Clock Doubler Out (OSCDCLK). . . . . . . . . . . . . . . . . . . . . .95
7.4.6 Oscillator Out (OSCOUT). . . . . . . . . . . . . . . . . . . . . . . . . . .96
7.5 Low-Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .96
7.5.1 Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .96
Freescale Semiconductor Table of Contents 9
Table of Contents
7.5.2 Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .96
7.6 Oscillator During Break Mode. . . . . . . . . . . . . . . . . . . . . . . . . .96
Section 8. System Integration Module (SIM)
8.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .97
8.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .98
8.3 SIM Bus Clock Control and Generation . . . . . . . . . . . . . . . . .100
8.3.1 Bus Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .101
8.3.2 Clock Startup from POR or LVI Reset . . . . . . . . . . . . . . . .101
8.3.3 Clocks in Stop Mode and Wait Mode. . . . . . . . . . . . . . . . .101
8.4 Reset and System Initialization. . . . . . . . . . . . . . . . . . . . . . . .101
8.4.1 External Pin Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .102
8.4.2 Active Resets from Internal Sources . . . . . . . . . . . . . . . . .103
8.4.2.1 Power-On Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .104
8.4.2.2 Computer Operating Properly (COP) Reset. . . . . . . . . .105
8.4.2.3 Illegal Opcode Reset . . . . . . . . . . . . . . . . . . . . . . . . . . .105
8.4.2.4 Illegal Address Reset. . . . . . . . . . . . . . . . . . . . . . . . . . .105
8.4.2.5 Low-Voltage Inhibit (LVI) Reset . . . . . . . . . . . . . . . . . . .106
8.4.2.6 Universal Serial Bus (USB) Reset . . . . . . . . . . . . . . . . .106
8.4.2.7 Registers Values After Different Resets. . . . . . . . . . . . .106
8.5 SIM Counter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .107
8.5.1 SIM Counter During Power-On Reset . . . . . . . . . . . . . . . .107
8.5.2 SIM Counter During Stop Mode Recovery. . . . . . . . . . . . .108
8.5.3 SIM Counter and Reset States. . . . . . . . . . . . . . . . . . . . . .108
8.6 Exception Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .108
8.6.1 Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .108
8.6.1.1 Hardware Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . .111
8.6.1.2 SWI Instruction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .112
8.6.2 Interrupt Status Registers. . . . . . . . . . . . . . . . . . . . . . . . . .112
8.6.2.1 Interrupt Status Register 1. . . . . . . . . . . . . . . . . . . . . . .112
8.6.2.2 Interrupt Status Register 2. . . . . . . . . . . . . . . . . . . . . . .114
8.6.3 Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .114
8.6.4 Break Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .114
8.6.5 Status Flag Protection in Break Mode . . . . . . . . . . . . . . . .114
Technical Data MC68HC908JB16 — Rev. 1.1
10 Table of Contents Freescale Semiconductor
Table of Contents
8.7 Low-Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .115
8.7.1 Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .115
8.7.2 Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .116
8.8 SIM Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .118
8.8.1 SIM Break Status Register (SBSR) . . . . . . . . . . . . . . . . . .118
8.8.2 SIM Reset Status Register (SRSR) . . . . . . . . . . . . . . . . . .119
8.8.3 SIM Break Flag Control Register (SBFCR) . . . . . . . . . . . .120
Section 9. Monitor ROM (MON)
9.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .123
9.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .123
9.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .124
9.4 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .124
9.4.1 Entering Monitor Mode. . . . . . . . . . . . . . . . . . . . . . . . . . . .126
9.4.2 Data Format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .129
9.4.3 Break Signal. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .129
9.4.4 Baud Rate . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .129
9.4.5 Commands. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .130
9.5 Security. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .135
9.5.1 Extended Security . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .136
Section 10. Timer Interface Module (TIM)
10.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .137
10.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .138
10.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .138
10.4 Pin Name Conventions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .139
10.5 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .139
10.5.1 TIM Counter Prescaler. . . . . . . . . . . . . . . . . . . . . . . . . . . .143
10.5.2 Input Capture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .143
10.5.3 Output Compare. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .144
10.5.3.1 Unbuffered Output Compare . . . . . . . . . . . . . . . . . . . . .144
10.5.3.2 Buffered Output Compare . . . . . . . . . . . . . . . . . . . . . . .145
Freescale Semiconductor Table of Contents 11
Table of Contents
10.5.4 Pulse Width Modulation (PWM) . . . . . . . . . . . . . . . . . . . . .145
10.5.4.1 Unbuffered PWM Signal Generation . . . . . . . . . . . . . . .146
10.5.4.2 Buffered PWM Signal Generation . . . . . . . . . . . . . . . . .147
10.5.4.3 PWM Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . .148
10.6 Interrupts. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .149
10.7 Low-Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .149
10.7.1 Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .150
10.7.2 Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .150
10.8 TIM During Break Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . .150
10.9 I/O Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .151
10.9.1 TIM Clock Pin (PTE0/TCLK) . . . . . . . . . . . . . . . . . . . . . . .151
10.9.2 TIM Channel I/O Pins (PTE1/T1CH01:PTE2/T2CH01) . . .151
10.10 I/O Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .152
10.10.1 TIM Status and Control Register . . . . . . . . . . . . . . . . . . . .152
10.10.2 TIM Counter Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . .154
10.10.3 TIM Counter Modulo Registers . . . . . . . . . . . . . . . . . . . . .155
10.10.4 TIM Channel Status and Control Registers . . . . . . . . . . . .156
10.10.5 TIM Channel Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . .159
Section 11. Universal Serial Bus Module (USB)
11.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .161
11.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .162
11.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .163
11.4 Pin Name Conventions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .164
11.5 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .168
11.5.1 USB Protocol . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .169
11.5.1.1 Sync Pattern . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .170
11.5.1.2 Packet Identifier Field . . . . . . . . . . . . . . . . . . . . . . . . . .171
11.5.1.3 Address Field (ADDR) . . . . . . . . . . . . . . . . . . . . . . . . . .172
11.5.1.4 Endpoint Field (ENDP). . . . . . . . . . . . . . . . . . . . . . . . . .172
11.5.1.5 Cyclic Redundancy Check (CRC) . . . . . . . . . . . . . . . . .172
11.5.1.6 End-of-Packet (EOP) . . . . . . . . . . . . . . . . . . . . . . . . . . .172
11.5.2 Reset Signaling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .173
Technical Data MC68HC908JB16 — Rev. 1.1
12 Table of Contents Freescale Semiconductor
Table of Contents
11.5.3 Suspend. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .174
11.5.4 Resume After Suspend . . . . . . . . . . . . . . . . . . . . . . . . . . .175
11.5.4.1 Host Initiated Resume . . . . . . . . . . . . . . . . . . . . . . . . . .175
11.5.4.2 USB Reset Signalling. . . . . . . . . . . . . . . . . . . . . . . . . . .175
11.5.4.3 Remote Wakeup . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .175
11.5.5 Low-Speed Device. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .176
11.6 Clock Requirements . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .176
11.7 Hardware Description. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .177
11.7.1 Voltage Regulator. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .177
11.7.2 USB Transceiver . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .177
11.7.2.1 Output Driver Characteristics. . . . . . . . . . . . . . . . . . . . .178
11.7.2.2 Low Speed (1.5 Mbps) Driver Characteristics . . . . . . . .178
11.7.2.3 Receiver Data Jitter . . . . . . . . . . . . . . . . . . . . . . . . . . . .179
11.7.2.4 Data Source Jitter . . . . . . . . . . . . . . . . . . . . . . . . . . . . .179
11.7.2.5 Data Signal Rise and Fall Time . . . . . . . . . . . . . . . . . . .180
11.7.3 USB Control Logic . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .181
11.8 I/O Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .181
11.8.1 USB Address Register . . . . . . . . . . . . . . . . . . . . . . . . . . . .182
11.8.2 USB Interrupt Register 0 . . . . . . . . . . . . . . . . . . . . . . . . . .183
11.8.3 USB Interrupt Register 1 . . . . . . . . . . . . . . . . . . . . . . . . . .185
11.8.4 USB Interrupt Register 2 . . . . . . . . . . . . . . . . . . . . . . . . . .188
11.8.5 USB Control Register 0 . . . . . . . . . . . . . . . . . . . . . . . . . . .189
11.8.6 USB Control Register 1 . . . . . . . . . . . . . . . . . . . . . . . . . . .190
11.8.7 USB Control Register 2 . . . . . . . . . . . . . . . . . . . . . . . . . . .191
11.8.8 USB Control Register 3 . . . . . . . . . . . . . . . . . . . . . . . . . . .193
11.8.9 USB Control Register 4 . . . . . . . . . . . . . . . . . . . . . . . . . . .195
11.8.10 USB Status Register 0 . . . . . . . . . . . . . . . . . . . . . . . . . . . .196
11.8.11 USB Status Register 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . .197
11.8.12 USB Endpoint 0 Data Registers. . . . . . . . . . . . . . . . . . . . .198
11.8.13 USB Endpoint 1 Data Registers. . . . . . . . . . . . . . . . . . . . .199
11.8.14 USB Endpoint 2 Data Registers. . . . . . . . . . . . . . . . . . . . .200
11.9 USB Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .201
11.9.1 USB End-of-Transaction Interrupt . . . . . . . . . . . . . . . . . . .201
11.9.1.1 Receive Control Endpoint 0 . . . . . . . . . . . . . . . . . . . . . .202
11.9.1.2 Transmit Control Endpoint 0 . . . . . . . . . . . . . . . . . . . . .204
11.9.1.3 Transmit Endpoint 1. . . . . . . . . . . . . . . . . . . . . . . . . . . .205
Freescale Semiconductor Table of Contents 13
Table of Contents
11.9.1.4 Transmit Endpoint 2. . . . . . . . . . . . . . . . . . . . . . . . . . . .206
11.9.1.5 Receive Endpoint 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . .206
11.9.2 Resume Interrupt . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .206
11.9.3 End-of-Packet Interrupt . . . . . . . . . . . . . . . . . . . . . . . . . . .206
Section 12. Serial Communications Interface Module
(SCI)
12.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .207
12.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .208
12.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .208
12.4 Pin Name Conventions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .210
12.5 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .210
12.5.1 Data Format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .213
12.5.2 Transmitter. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .213
12.5.2.1 Character Length . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .215
12.5.2.2 Character Transmission. . . . . . . . . . . . . . . . . . . . . . . . .215
12.5.2.3 Break Characters. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .216
12.5.2.4 Idle Characters. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .216
12.5.2.5 Inversion of Transmitted Output. . . . . . . . . . . . . . . . . . .217
12.5.2.6 Transmitter Interrupts. . . . . . . . . . . . . . . . . . . . . . . . . . .217
12.5.3 Receiver. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .218
12.5.3.1 Character Length . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .218
12.5.3.2 Character Reception . . . . . . . . . . . . . . . . . . . . . . . . . . .218
12.5.3.3 Data Sampling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .220
12.5.3.4 Framing Errors. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .222
12.5.3.5 Baud Rate Tolerance. . . . . . . . . . . . . . . . . . . . . . . . . . .222
12.5.3.6 Receiver Wakeup. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .225
12.5.3.7 Receiver Interrupts. . . . . . . . . . . . . . . . . . . . . . . . . . . . .226
12.5.3.8 Error Interrupts. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .226
12.6 Low-Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .227
12.6.1 Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .227
12.6.2 Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .227
12.7 SCI During Break Module Interrupts. . . . . . . . . . . . . . . . . . . .228
12.8 I/O Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .228
Technical Data MC68HC908JB16 — Rev. 1.1
14 Table of Contents Freescale Semiconductor
Table of Contents
12.8.1 TxD (Transmit Data). . . . . . . . . . . . . . . . . . . . . . . . . . . . . .228
12.8.2 RxD (Receive Data) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .228
12.9 I/O Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .229
12.9.1 SCI Control Register 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . .229
12.9.2 SCI Control Register 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . .232
12.9.3 SCI Control Register 3 . . . . . . . . . . . . . . . . . . . . . . . . . . .235
12.9.4 SCI Status Register 1. . . . . . . . . . . . . . . . . . . . . . . . . . . . .238
12.9.5 SCI Status Register 2. . . . . . . . . . . . . . . . . . . . . . . . . . . . .242
12.9.6 SCI Data Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .243
12.9.7 SCI Baud Rate Register. . . . . . . . . . . . . . . . . . . . . . . . . . .244
Section 13. Clock Generator Module (CGM)
13.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .247
13.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .248
13.3 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .249
13.3.1 Reference Frequency Source (OSCXCLK) . . . . . . . . . . . .250
13.3.2 Voltage Controlled Oscillator . . . . . . . . . . . . . . . . . . . . . . .250
13.3.3 Reference Divider. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .251
13.3.4 VCO Frequency Divider . . . . . . . . . . . . . . . . . . . . . . . . . . .251
13.3.5 Phase Detector. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .251
13.3.6 Phase Detector Filter . . . . . . . . . . . . . . . . . . . . . . . . . . . . .251
13.3.7 Lock Detector. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .251
13.4 I/O Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .252
13.4.1 CGM Power Supply Pins (V
13.4.2 CGM1 Voltage Regulator Out (V
13.4.3 CGM2 Voltage Regulator In (V
DDA
, V
SSA0
REGA0
REGA1
, V
) . . . . . . . .252
SSA1
). . . . . . . . . . . . . . .252
) . . . . . . . . . . . . . . . .252
13.4.4 External Filter Capacitor Pins (CGMXFC1, CGMXFC2) . .253
13.4.5 CGM Clock Output Pins (CGMOUT1, CGMOUT2) . . . . . .253
13.5 CGMXFC External Connections. . . . . . . . . . . . . . . . . . . . . . .253
13.6 CGMOUT External Connections. . . . . . . . . . . . . . . . . . . . . . .254
13.7 Calculation of VCO Frequency. . . . . . . . . . . . . . . . . . . . . . . .254
13.8 Programming the PLL. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .255
13.9 CGM I/O Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .255
Freescale Semiconductor Table of Contents 15
Table of Contents
13.9.1 Bandwidth Control Register . . . . . . . . . . . . . . . . . . . . . . . .256
13.9.2 VCO Control Register (PVCR). . . . . . . . . . . . . . . . . . . . . .256
13.9.3 VCO and Reference Divider Select Registers High. . . . . .257
13.9.4 VCO Divider Select Register Low . . . . . . . . . . . . . . . . . . .258
13.9.5 Reference Divider Select Register Low . . . . . . . . . . . . . . .259
13.9.6 Phase Detector Control Register (PDCR) . . . . . . . . . . . . .260
13.10 Pre-Defined VCO Output Frequency Settings . . . . . . . . . . . .260
13.11 Low-Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .261
13.11.1 Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .261
13.11.2 Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .261
Section 14. Input/Output (I/O) Ports
14.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .263
14.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .263
14.3 Port A . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .266
14.3.1 Port A Data Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . .266
14.3.2 Data Direction Register A . . . . . . . . . . . . . . . . . . . . . . . . .267
14.4 Port C . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .269
14.4.1 Port C Data Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . .269
14.4.2 Data Direction Register C. . . . . . . . . . . . . . . . . . . . . . . . . .270
14.5 Port D . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .272
14.5.1 Port D Data Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . .272
14.5.2 Data Direction Register D. . . . . . . . . . . . . . . . . . . . . . . . . .273
14.6 Port E . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .275
14.6.1 Port E Data Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . .275
14.6.2 Data Direction Register E. . . . . . . . . . . . . . . . . . . . . . . . . .277
14.7 Port Options . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .278
14.7.1 Port Option Control Register . . . . . . . . . . . . . . . . . . . . . . .279
Section 15. External Interrupt (IRQ)
15.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .281
15.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .281
Technical Data MC68HC908JB16 — Rev. 1.1
16 Table of Contents Freescale Semiconductor
Table of Contents
15.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .281
15.4 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .282
15.5 IRQ Pin. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .284
15.6 PTE4/D– Pin. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .285
15.7 IRQ Module During Break Interrupts . . . . . . . . . . . . . . . . . . .285
15.8 IRQ Status and Control Register . . . . . . . . . . . . . . . . . . . . . .286
15.9 IRQ Option Control Register. . . . . . . . . . . . . . . . . . . . . . . . . .287
Section 16. Keyboard Interrupt Module (KBI)
16.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .289
16.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .289
16.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .290
16.4 Pin Name Conventions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .290
16.5 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .291
16.6 Keyboard Initialization. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .293
16.7 I/O Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .293
16.7.1 Keyboard Status and Control Register. . . . . . . . . . . . . . . .294
16.7.2 Keyboard Interrupt Enable Register. . . . . . . . . . . . . . . . . .295
16.8 Low-Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .295
16.8.1 Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .295
16.8.2 Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .295
16.9 Keyboard Module During Break Interrupts . . . . . . . . . . . . . . .296
Section 17. Computer Operating Properly (COP)
17.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .297
17.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .297
17.3 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .298
17.4 I/O Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .299
Freescale Semiconductor Table of Contents 17
Table of Contents
17.4.1 OSCDCLK . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .299
17.4.2 STOP Instruction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .299
17.4.3 COPCTL Write . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .299
17.4.4 Power-On Reset. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .299
17.4.5 Internal Reset. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .300
17.4.6 Reset Vector Fetch. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .300
17.4.7 COPD (COP Disable). . . . . . . . . . . . . . . . . . . . . . . . . . . . .300
17.4.8 COPRS (COP Rate Select) . . . . . . . . . . . . . . . . . . . . . . . .300
17.5 COP Control Register. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .301
17.6 Interrupts. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .301
17.7 Monitor Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .301
17.8 Low-Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .301
17.8.1 Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .302
17.8.2 Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .302
17.9 COP Module During Break Mode. . . . . . . . . . . . . . . . . . . . . .302
Section 18. Low-Voltage Inhibit (LVI)
18.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .303
18.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .303
18.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .303
18.4 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .304
18.4.1 Low VDD Detector. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .304
18.4.2 Low V
18.5 LVI Control and Configuration . . . . . . . . . . . . . . . . . . . . . . . .305
18.6 Low-Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .306
18.6.1 Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .306
18.6.2 Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .306
Detector. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .305
REG
Section 19. Break Module (BRK)
19.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .307
19.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .307
Technical Data MC68HC908JB16 — Rev. 1.1
18 Table of Contents Freescale Semiconductor
Table of Contents
19.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .308
19.4 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .308
19.4.1 Flag Protection During Break Interrupts. . . . . . . . . . . . . . .310
19.4.2 CPU During Break Interrupts . . . . . . . . . . . . . . . . . . . . . . .310
19.4.3 TIM During Break Interrupts. . . . . . . . . . . . . . . . . . . . . . . .310
19.4.4 COP During Break Interrupts . . . . . . . . . . . . . . . . . . . . . . .310
19.5 Low-Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .310
19.5.1 Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .310
19.5.2 Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .311
19.6 Break Module Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . .311
19.6.1 Break Status and Control Register. . . . . . . . . . . . . . . . . . .311
19.6.2 Break Address Registers . . . . . . . . . . . . . . . . . . . . . . . . . .312
19.6.3 SIM Break Status Register. . . . . . . . . . . . . . . . . . . . . . . . .312
19.6.4 SIM Break Flag Control Register . . . . . . . . . . . . . . . . . . . .314
Section 20. Electrical Specifications
20.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .315
20.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .316
20.3 Absolute Maximum Ratings . . . . . . . . . . . . . . . . . . . . . . . . . .316
20.4 Functional Operating Range. . . . . . . . . . . . . . . . . . . . . . . . . .317
20.5 Thermal Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . .317
20.6 DC Electrical Characteristics . . . . . . . . . . . . . . . . . . . . . . . . .318
20.7 Control Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .319
20.8 Oscillator Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . .319
20.9 TImer Interface Module Characteristics . . . . . . . . . . . . . . . . .320
20.10 USB DC Electrical Characteristics . . . . . . . . . . . . . . . . . . . . .320
20.11 USB Low-Speed Source Electrical Characteristics . . . . . . . .321
20.12 USB Signaling Levels. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .322
20.13 CGM Electrical Characteristics. . . . . . . . . . . . . . . . . . . . . . . .322
20.14 FLASH Memory Characteristics . . . . . . . . . . . . . . . . . . . . . . .324
Freescale Semiconductor Table of Contents 19
Table of Contents
Section 21. Mechanical Specifications
21.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .325
21.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .325
21.3 32-Pin Low-Profile Quad Flat Pack (LQFP) . . . . . . . . . . . . . .326
21.4 28-Pin Small Outline Integrated Circuit (SOIC) . . . . . . . . . . .327
Section 22. Ordering Information
22.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .329
22.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .329
22.3 MC Order Numbers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .329
Technical Data MC68HC908JB16 — Rev. 1.1
20 Table of Contents Freescale Semiconductor
Technical Data — MC68HC908JB16
Figure Title Page
1-1 MC68HC908JB16 MCU Block Diagram. . . . . . . . . . . . . . . . . .32
1-2 32-Pin LQFP Pin Assignment. . . . . . . . . . . . . . . . . . . . . . . . . .33
1-3 28-Pin SOIC Pin Assignment . . . . . . . . . . . . . . . . . . . . . . . . . .33
1-4 Power Supply Bypassing . . . . . . . . . . . . . . . . . . . . . . . . . . . . .34
1-5 Regulator Supply Capacitor Configuration . . . . . . . . . . . . . . . .35
2-1 Memory Map. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .43
2-2 Control, Status, and Data Registers. . . . . . . . . . . . . . . . . . . . .44
4-1 FLASH I/O Register Summary . . . . . . . . . . . . . . . . . . . . . . . . .60
4-2 FLASH Control Register (FLCR) . . . . . . . . . . . . . . . . . . . . . . .61
4-3 FLASH Programming Flowchart. . . . . . . . . . . . . . . . . . . . . . . .65
4-4 FLASH Block Protect Register (FLBPR). . . . . . . . . . . . . . . . . .66
4-5 FLASH Block Protect Start Address. . . . . . . . . . . . . . . . . . . . .66

List of Figures

5-1 Configuration Register (CONFIG). . . . . . . . . . . . . . . . . . . . . . .72
6-1 CPU Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .77
6-2 Accumulator (A) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .77
6-3 Index Register (H:X). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .78
6-4 Stack Pointer (SP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .78
6-5 Program Counter (PC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .79
6-6 Condition Code Register (CCR) . . . . . . . . . . . . . . . . . . . . . . . .80
7-1 Oscillator External Connections . . . . . . . . . . . . . . . . . . . . . . . .94
8-1 SIM Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .99
8-2 SIM I/O Register Summary. . . . . . . . . . . . . . . . . . . . . . . . . . .100
8-3 SIM Clock Signals. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .100
8-4 External Reset Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .102
Freescale Semiconductor List of Figures 21
List of Figures
Figure Title Page
8-5 Internal Reset Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .103
8-6 Sources of Internal Reset. . . . . . . . . . . . . . . . . . . . . . . . . . . .103
8-7 POR Recovery . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .104
8-8 Interrupt Processing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .109
8-9 Interrupt Entry. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .110
8-10 Interrupt Recovery . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .110
8-11 Interrupt Recognition Example. . . . . . . . . . . . . . . . . . . . . . . .111
8-12 Interrupt Status Register 1 (INT1). . . . . . . . . . . . . . . . . . . . . .112
8-13 Interrupt Status Register 2 (INT2). . . . . . . . . . . . . . . . . . . . . .114
8-14 Wait Mode Entry Timing. . . . . . . . . . . . . . . . . . . . . . . . . . . . .116
8-15 Wait Recovery from Interrupt or Break. . . . . . . . . . . . . . . . . .116
8-16 Wait Recovery from Internal Reset. . . . . . . . . . . . . . . . . . . . .116
8-17 Stop Mode Entry Timing. . . . . . . . . . . . . . . . . . . . . . . . . . . . .117
8-18 Stop Mode Recovery from Interrupt or Break. . . . . . . . . . . . .117
8-19 SIM Break Status Register (SBSR) . . . . . . . . . . . . . . . . . . . .118
8-20 SIM Reset Status Register (SRSR) . . . . . . . . . . . . . . . . . . . .119
8-21 SIM Break Flag Control Register (SBFCR) . . . . . . . . . . . . . .120
9-1 Monitor Mode Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .125
9-2 Low-Voltage Monitor Mode Entry Flowchart. . . . . . . . . . . . . .127
9-3 Monitor Data Format. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .129
9-4 Break Transaction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .129
9-5 Read Transaction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .130
9-6 Write Transaction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .131
9-7 Stack Pointer at Monitor Mode Entry . . . . . . . . . . . . . . . . . . .134
9-8 Monitor Mode Entry Timing. . . . . . . . . . . . . . . . . . . . . . . . . . .135
10-1 TIM Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .140
10-2 TIM I/O Register Summary. . . . . . . . . . . . . . . . . . . . . . . . . . .141
10-3 PWM Period and Pulse Width . . . . . . . . . . . . . . . . . . . . . . . .146
10-4 TIM Status and Control Register (TSC) . . . . . . . . . . . . . . . . .152
10-5 TIM Counter Registers High (TCNTH) . . . . . . . . . . . . . . . . . .154
10-6 TIM Counter Registers Low (TCNTL). . . . . . . . . . . . . . . . . . .155
10-7 TIM Counter Modulo Register High (TMODH) . . . . . . . . . . . .155
10-8 TIM Counter Modulo Register Low (TMODL). . . . . . . . . . . . .155
10-9 TIM Channel 0 Status and Control Register (TSC0) . . . . . . .156
Technical Data MC68HC908JB16 — Rev. 1.1
22 List of Figures Freescale Semiconductor
List of Figures
Figure Title Page
10-10 TIM Channel 1 Status and Control Register (TSC1) . . . . . . .156
10-11 CHxMAX Latency. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .159
10-12 TIM Channel 0 Register High (TCH0H) . . . . . . . . . . . . . . . . .160
10-13 TIM Channel 0 Register Low (TCH0L). . . . . . . . . . . . . . . . . .160
10-14 TIM Channel 1 Register High (TCH1H) . . . . . . . . . . . . . . . . .160
10-15 TIM Channel 1 Register Low (TCH1L). . . . . . . . . . . . . . . . . .160
11-1 USB I/O Register Summary . . . . . . . . . . . . . . . . . . . . . . . . . .164
11-2 USB Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .168
11-3 Supported Transaction Types Per Endpoint. . . . . . . . . . . . . .169
11-4 Supported USB Packet Types . . . . . . . . . . . . . . . . . . . . . . . .170
11-5 Sync Pattern. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .170
11-6 SOP, Sync Signaling, and Voltage Levels . . . . . . . . . . . . . . .171
11-7 EOP Transaction Voltage Levels . . . . . . . . . . . . . . . . . . . . . .173
11-8 EOP Width Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .173
11-9 External Low-Speed Device Configuration. . . . . . . . . . . . . . .176
11-10 Regulator Electrical Connections . . . . . . . . . . . . . . . . . . . . . .177
11-11 Receiver Characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . .178
11-12 Differential Input Sensitivity Range. . . . . . . . . . . . . . . . . . . . .179
11-13 Data Jitter. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .180
11-14 Data Signal Rise and Fall Time . . . . . . . . . . . . . . . . . . . . . . .180
11-15 USB Address Register (UADDR) . . . . . . . . . . . . . . . . . . . . . .182
11-16 USB Interrupt Register 0 (UIR0). . . . . . . . . . . . . . . . . . . . . . .183
11-17 USB Interrupt Register 1 (UIR1). . . . . . . . . . . . . . . . . . . . . . .185
11-18 USB Interrupt Register 2 (UIR2). . . . . . . . . . . . . . . . . . . . . . .188
11-19 USB Control Register 0 (UCR0). . . . . . . . . . . . . . . . . . . . . . .189
11-20 USB Control Register 1 (UCR1). . . . . . . . . . . . . . . . . . . . . . .190
11-21 USB Control Register 2 (UCR2). . . . . . . . . . . . . . . . . . . . . . .191
11-22 USB Control Register 3 (UCR3). . . . . . . . . . . . . . . . . . . . . . .193
11-23 USB Control Register 4 (UCR4). . . . . . . . . . . . . . . . . . . . . . .195
11-24 USB Status Register 0 (USR0). . . . . . . . . . . . . . . . . . . . . . . .196
11-25 USB Status Register 2 (USR1). . . . . . . . . . . . . . . . . . . . . . . .197
11-26 USB Endpoint 0 Data Registers (UE0D0–UE0D7 ). . . . . . . . .198
11-27 USB Endpoint 1 Data Registers (UE1D0–UE1D7 ). . . . . . . . .199
11-28 USB Endpoint 2 Data Registers (UE2D0–UE2D7 ). . . . . . . . .200
11-29 OUT Token Data Flow for Receive Endpoint 0. . . . . . . . . . . .202
Freescale Semiconductor List of Figures 23
List of Figures
Figure Title Page
11-30 SETUP Token Data Flow for Receive Endpoint 0 . . . . . . . . .203
11-31 IN Token Data Flow for Transmit Endpoint 0 . . . . . . . . . . . . .204
11-32 IN Token Data Flow for Transmit Endpoint 1 . . . . . . . . . . . . .205
12-1 SCI Module Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . .211
12-2 SCI I/O Register Summary. . . . . . . . . . . . . . . . . . . . . . . . . . .212
12-3 SCI Data Formats. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .213
12-4 SCI Transmitter. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .214
12-5 SCI Receiver Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . .219
12-6 Receiver Data Sampling. . . . . . . . . . . . . . . . . . . . . . . . . . . . .220
12-7 Slow Data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .223
12-8 Fast Data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .224
12-9 SCI Control Register 1 (SCC1). . . . . . . . . . . . . . . . . . . . . . . .230
12-10 SCI Control Register 2 (SCC2). . . . . . . . . . . . . . . . . . . . . . . .233
12-11 SCI Control Register 3 (SCC3). . . . . . . . . . . . . . . . . . . . . . . .235
12-12 SCI Status Register 1 (SCS1) . . . . . . . . . . . . . . . . . . . . . . . .238
12-13 Flag Clearing Sequence. . . . . . . . . . . . . . . . . . . . . . . . . . . . .241
12-14 SCI Status Register 2 (SCS2) . . . . . . . . . . . . . . . . . . . . . . . .242
12-15 SCI Data Register (SCDR). . . . . . . . . . . . . . . . . . . . . . . . . . .243
12-16 SCI Baud Rate Register (SCBR) . . . . . . . . . . . . . . . . . . . . . .244
13-1 CGM I/O Register Summary. . . . . . . . . . . . . . . . . . . . . . . . . .248
13-2 CGM Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .250
13-3 CGM Power Supply Connection. . . . . . . . . . . . . . . . . . . . . . .252
13-4 CGMXFC External Connections. . . . . . . . . . . . . . . . . . . . . . .253
13-5 CGMOUT External Connections. . . . . . . . . . . . . . . . . . . . . . .254
13-6 PLL Bandwidth Control Register (PBCR). . . . . . . . . . . . . . . .256
13-7 VCO Control Register (PVCR) . . . . . . . . . . . . . . . . . . . . . . . .256
13-8 PLL1 N & R Divider Select Register High (PNRH1). . . . . . . .257
13-9 PLL2 N & R Divider Select Register High (PNRH2). . . . . . . .257
13-10 PLL1 N Divider Select Register Low (PNSL1) . . . . . . . . . . . .258
13-11 PLL2 N Divider Select Register Low (PNSL2) . . . . . . . . . . . .258
13-12 PLL1 R Divider Select Register Low (PRSL1) . . . . . . . . . . . .259
13-13 PLL2 R Divider Select Register Low (PRSL2) . . . . . . . . . . . .259
13-14 Phase Detector Control Register (PDCR) . . . . . . . . . . . . . . .260
Technical Data MC68HC908JB16 — Rev. 1.1
24 List of Figures Freescale Semiconductor
List of Figures
Figure Title Page
14-1 I/O Port Register Summary. . . . . . . . . . . . . . . . . . . . . . . . . . .264
14-2 Port A Data Register (PTA) . . . . . . . . . . . . . . . . . . . . . . . . . .266
14-3 Data Direction Register A (DDRA) . . . . . . . . . . . . . . . . . . . . .267
14-4 Port A I/O Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .267
14-5 Port C Data Register (PTC) . . . . . . . . . . . . . . . . . . . . . . . . . .269
14-6 Data Direction Register C (DDRC). . . . . . . . . . . . . . . . . . . . .270
14-7 Port C I/O Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .270
14-8 Port D Data Register (PTD) . . . . . . . . . . . . . . . . . . . . . . . . . .272
14-9 Data Direction Register D (DDRD). . . . . . . . . . . . . . . . . . . . .273
14-10 Port D I/O Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .274
14-11 Port E Data Register (PTE) . . . . . . . . . . . . . . . . . . . . . . . . . .275
14-12 Data Direction Register E (DDRE) . . . . . . . . . . . . . . . . . . . . .277
14-13 Port E I/O Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .278
14-14 Port Option Control Register (POCR). . . . . . . . . . . . . . . . . . .279
15-1 IRQ Module Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . .283
15-2 IRQ I/O Register Summary. . . . . . . . . . . . . . . . . . . . . . . . . . .283
15-3 IRQ Status and Control Register (ISCR) . . . . . . . . . . . . . . . .286
15-4 IRQ Option Control Register (IOCR) . . . . . . . . . . . . . . . . . . .287
16-1 I/O Register Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .290
16-2 Keyboard Module Block Diagram. . . . . . . . . . . . . . . . . . . . . .291
16-3 Keyboard Status and Control Register (KBSCR) . . . . . . . . . .294
16-4 Keyboard Interrupt Enable Register (KBIER). . . . . . . . . . . . .295
17-1 COP Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .298
17-2 Configuration Register (CONFIG). . . . . . . . . . . . . . . . . . . . . .300
17-3 COP Control Register (COPCTL). . . . . . . . . . . . . . . . . . . . . .301
18-1 LVI Module Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . .304
18-2 Configuration Register (CONFIG). . . . . . . . . . . . . . . . . . . . . .305
19-1 Break Module Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . .309
19-2 Break Module I/O Register Summary. . . . . . . . . . . . . . . . . . .309
19-3 Break Status and Control Register (BRKSCR). . . . . . . . . . . .311
19-4 Break Address Register High (BRKH) . . . . . . . . . . . . . . . . . .312
Freescale Semiconductor List of Figures 25
List of Figures
Figure Title Page
19-5 Break Address Register Low (BRKL) . . . . . . . . . . . . . . . . . . .312
19-6 SIM Break Status Register (SBSR) . . . . . . . . . . . . . . . . . . . .313
19-7 SIM Break Flag Control Register (SBFCR) . . . . . . . . . . . . . .314
21-1 32-Pin LQFP (Case #873A) . . . . . . . . . . . . . . . . . . . . . . . . . .326
21-2 28-Pin SOIC (Case #751F). . . . . . . . . . . . . . . . . . . . . . . . . . .327
Technical Data MC68HC908JB16 — Rev. 1.1
26 List of Figures Freescale Semiconductor
Technical Data — MC68HC908JB16
Table Title Page
1-1 Summary of Pin Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . .38
2-1 Vector Addresses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .56
4-1 ROM-Resident Routines. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .67
4-2 Summary of FLASH Routine Variables . . . . . . . . . . . . . . . . . .68
4-3 ERASE Routine . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .68
4-4 PROGRAM Routine . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .69
4-5 VERIFY Routine . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .69

List of Tables

6-1 Instruction Set Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . .84
6-2 Opcode Map. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .92
8-1 SIM Module Signal Name Conventions . . . . . . . . . . . . . . . . . .99
8-2 PIN Bit Set Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .102
8-3 Registers not Affected by Normal Reset. . . . . . . . . . . . . . . . .107
8-4 Interrupt Sources . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .113
9-1 Mode Entry Requirements and Options . . . . . . . . . . . . . . . . .126
9-2 Monitor Mode Vector Differences. . . . . . . . . . . . . . . . . . . . . .128
9-3 Monitor Baud Rate Selection . . . . . . . . . . . . . . . . . . . . . . . . .129
9-4 READ (Read Memory) Command . . . . . . . . . . . . . . . . . . . . .131
9-5 WRITE (Write Memory) Command. . . . . . . . . . . . . . . . . . . . .132
9-6 IREAD (Indexed Read) Command . . . . . . . . . . . . . . . . . . . . .132
9-7 IWRITE (Indexed Write) Command . . . . . . . . . . . . . . . . . . . .133
9-8 READSP (Read Stack Pointer) Command. . . . . . . . . . . . . . .133
9-9 RUN (Run User Program) Command. . . . . . . . . . . . . . . . . . .134
9-10 Monitor Mode Security . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .136
Freescale Semiconductor List of Tables 27
List of Tables
Table Title Page
10-1 Pin Name Conventions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .139
10-2 Prescaler Selection. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .154
10-3 Mode, Edge, and Level Selection. . . . . . . . . . . . . . . . . . . . . .158
11-1 USB Module Pin Name Conventions . . . . . . . . . . . . . . . . . . .164
11-2 Supported Packet Identifiers. . . . . . . . . . . . . . . . . . . . . . . . . .171
12-1 Pin Name Conventions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .210
12-2 Start Bit Verification . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .221
12-3 Data Bit Recovery. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .221
12-4 Stop Bit Recovery. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .222
12-5 Character Format Selection . . . . . . . . . . . . . . . . . . . . . . . . . .232
12-6 SCI Baud Rate Prescaling . . . . . . . . . . . . . . . . . . . . . . . . . . .244
12-7 SCI Baud Rate Selection . . . . . . . . . . . . . . . . . . . . . . . . . . . .245
12-8 SCI Baud Rate Selection Examples. . . . . . . . . . . . . . . . . . . .246
13-1 Predefined Programming Setting for PLL. . . . . . . . . . . . . . . .260
14-1 Port Control Register Bits Summary. . . . . . . . . . . . . . . . . . . .265
14-2 Port A Pin Functions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .268
14-3 Port C Pin Functions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .271
14-4 Port D Pin Functions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .274
14-5 Port E Pin Functions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .278
16-1 Pin Name Conventions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .290
22-1 MC Order Numbers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .329
Technical Data MC68HC908JB16 — Rev. 1.1
28 List of Tables Freescale Semiconductor
Technical Data — MC68HC908JB16

1.1 Contents

1.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .29
1.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .30
1.4 MCU Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .31
1.5 Pin Assignments. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .33
1.6 Pin Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .34
1.6.1 Power Supply Pins (VDD, VSS). . . . . . . . . . . . . . . . . . . . . . .34
1.6.2 Voltage Regulator Output Pin (V
1.6.3 Oscillator Pins (OSC1 and OSC2) . . . . . . . . . . . . . . . . . . . .35
1.6.4 External Reset Pin (RST). . . . . . . . . . . . . . . . . . . . . . . . . . .35
1.6.5 External Interrupt Pins (IRQ, PTE4/D–) . . . . . . . . . . . . . . . .35
1.6.6 CGM Power Supply Pins (V
1.6.7 CGM Voltage Regulator Out (V
1.6.8 CGM Voltage Regulator In (V
1.6.9 External Filter Capacitor Pins (CGMXFC1, CGMXFC2) . . .36
1.6.10 CGM Clock Output Pins (CGMOUT1, CGMOUT2) . . . . . . .36
1.6.11 Port A Input/Output (I/O) Pins (PTA7/KBA7–PTA0/KBA0). .36
1.6.12 Port C I/O Pins (PTC1/RxD, PTC0/TxD) . . . . . . . . . . . . . . .37
1.6.13 Port D I/O Pins (PTD5–PTD0) . . . . . . . . . . . . . . . . . . . . . . .37
1.6.14 Port E I/O Pins (PTE4/D–, PTE3/D+, PTE2/T2CH01,
PTE1/T1CH01, PTE0/TCLK). . . . . . . . . . . . . . . . . . . . . .37

Section 1. General Description

). . . . . . . . . . . . . . . . . .34
REG
DDA
REGA1
, V
REGA0
SSA0
, V
) . . . . . . . . .36
SSA1
). . . . . . . . . . . . . . . . .36
) . . . . . . . . . . . . . . . . . .36

1.2 Introduction

The MC68HC908JB16 is a member of the low-cost, high-performance M68HC08 Family of 8-bit microcontroller units (MCUs). The M68HC08 Family is based on the customer-specified integrated circuit (CSIC) design strategy.
Freescale Semiconductor General Description 29
General Description

1.3 Features

Features of the MC68HC908JB16 MCU include the following:
• High-performance M68HC08 architecture
• Fully upward-compatible object code with M6805, M146805, and M68HC05 families
• Low-power design; fully static with stop and wait modes
• 6-MHz internal bus frequency
• 16,384 bytes of on-chip FLASH memory with security1 feature
• 384 bytes of on-chip random access memory (RAM)
• Up to 21 general-purpose input/output (I/O) pins, including: – 15 shared-function I/O pins – 8-bit keyboard interrupt port – 1 0mA high current drive for PS/2 connection on 2 pins
(with USB module disabled)
– 1 dedicated I/O pin, with 25mA direct drive for infrared LED
(32-pin package)
– 6 dedicated I/O pins, with 25mA direct drive for infrared LED
on 2 pins and 10mA direct drive for normal LED on 4 pins (28-pin package)
• Two 16-bit, 2-channel timer interface modules (TIM1 and TIM2) with selectable input capture, output compare, PWM capability on each channel, and external clock input option (TCLK)
• Universal Serial Bus specification 2.0 low-speed functions: – 1.5Mbps data rate – On-chip 3.3V regulator – Endpoint 0 with 8-byte transmit buffer and 8-byte receive buffer – Endpoint 1 with 8-byte transmit buffer – Endpoint 2 with 8-byte transmit buffer and 8-byte receive buffer
1. No security feature is absolutely secure. However, Freescale’s strategy is to make reading or copying the FLASH difficult for unauthorized users.
Technical Data MC68HC908JB16 — Rev. 1.1
30 General Description Freescale Semiconductor
Loading...
+ 302 hidden pages
Buy Points How it Works FAQ Contact Us Questions and Suggestions Privacy Policy Cookie Policy Terms of Use