Freescale MC68HC908SR12, MC68HC08SR12 User Manual
MC68HC908SR12
MC68HC08SR12
Data Sheet
M68HC08
Microcontrollers
MC68HC908SR12
Rev. 5.0
07/2004
freescale.com
MC68HC908SR12
MC68HC08SR12
Data Sheet
To provide the most up-to-date information, the revision of our
documents on the World Wide Web will be the most current. Your printed
copy may be an earlier revision. To verify you have the latest information
available, refer to:
http://www.freescale.com
The following revision history table summarizes changes contained in
this document. For your convenience, the page number designators
have been linked to the appropriate location.
Freescale and the Freescale logo are trademarks of Freescale Semiconductor, Inc.
This product incorporates SuperFlash® technology licensed from SST. © Freescale Semiconductor, Inc., 2004
MC68HC908SR12•MC68HC08SR12 — Rev. 5.0 Data Sheet
Freescale Semiconductor 3
Revision History
Revision History
Date
July 2004 5
February,
2002
Revision
Level
4
Description
Table 24-2 . Operating Range and Table 24-11 . 3V ADC
Electrical Characteristics — changed minimum V
operation to 3V.
15.8.4 ADC Auto-Scan Mode Data Registers (ADRL1–ADRL3)
— Corrected ADRL–ADRL3 register bits.
PTB0/SDA0, PTB1/SCL0, PTB2/SDA1/TxD, and
PTB3/SCL1/RxD pins — clarified these open-drain pins
throughout this document.
8.4.6 Programming the PLL — deleted redundant step in
programming the PLL.
Figure 10-1 . Monitor Mode Circuit — corrected connections for
PTA1 and PTA2.
Table 10-1 . Monitor Mode Signal Requirements and Options
— clarified clock input requirements for monitor mode entry.
Section 11. Timer Interface Module (TIM) — timer
discrepancies corrected throughout this section.
18.5.1 Port C Data Register (PTC) and 18.5.2 Data Direction
Register C (DDRC)
for ADC
DD
Page
Number(s)
373, 381
248
323, 254, 293
120
167
169
181
Data Sheet MC68HC908SR12•MC68HC08SR12 — Rev. 5.0
4 Freescale Semiconductor
Data Sheet — MC68HC908SR12•MC68HC08SR12
Section 1. General Description . . . . . . . . . . . . . . . . . . . . 35
Section 2. Memory Map . . . . . . . . . . . . . . . . . . . . . . . . . . 45
Section 3. Random-Access Memory (RAM) . . . . . . . . . . 61
Section 4. FLASH Memory . . . . . . . . . . . . . . . . . . . . . . . .63
Section 5. Configuration and Mask Option Registers
(CONFIG & MOR). . . . . . . . . . . . . . . . . . . . . . 73
Section 6. Central Processor Unit (CPU) . . . . . . . . . . . . 81
Section 7. Oscillator (OSC) . . . . . . . . . . . . . . . . . . . . . .101
List of Sections
Section 8. Clock Generator Module (CGM). . . . . . . . . . 111
Section 9. System Integration Module (SIM) . . . . . . . .141
Section 10. Monitor ROM (MON) . . . . . . . . . . . . . . . . . . 165
Section 11. Timer Interface Module (TIM) . . . . . . . . . . .181
Section 12. Timebase Module (TBM). . . . . . . . . . . . . . . 205
Section 13. Pulse Width Modulator (PWM) . . . . . . . . . . 211
Section 14. Analog Module . . . . . . . . . . . . . . . . . . . . . .221
Section 15. Analog-to-Digital Converter (ADC) . . . . . .231
Section 16. Serial Communications Interface (SCI). . . 251
Section 17. Multi-Master IIC Interface (MMIIC) . . . . . . .291
Section 18. Input/Output (I/O) Ports . . . . . . . . . . . . . . . 317
Section 19. External Interrupt (IRQ) . . . . . . . . . . . . . . .335
MC68HC908SR12•MC68HC08SR12 — Rev. 5.0 Data Sheet
Freescale Semiconductor List of Sections 5
List of Sections
Section 20. Keyboard Interrupt Module (KBI). . . . . . . . 343
Section 21. Computer Operating Properly (COP) . . . .351
Section 22. Low-Voltage Inhibit (LVI) . . . . . . . . . . . . . . 357
Section 23. Break Module (BRK) . . . . . . . . . . . . . . . . . .363
Section 24. Electrical Specifications. . . . . . . . . . . . . . . 371
Section 25. Mechanical Specifications . . . . . . . . . . . . .387
Section 26. Ordering Information . . . . . . . . . . . . . . . . . 391
Appendix A. MC68HC08SR12 . . . . . . . . . . . . . . . . . . . .393
Data Sheet MC68HC908SR12•MC68HC08SR12 — Rev. 5.0
6 List of Sections Freescale Semiconductor
Data Sheet — MC68HC908SR12•MC68HC08SR12
Section 1. General Description
1.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .35
1.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .36
1.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .36
1.4 MCU Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .38
1.5 Pin Assignments. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .40
1.6 Pin Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .41
1.6.1 Power Supply Pins (VDD and VSS). . . . . . . . . . . . . . . . . . . .42
1.6.2 Oscillator Pins (OSC1 and OSC2) . . . . . . . . . . . . . . . . . . . .42
1.6.3 External Reset Pin (RST). . . . . . . . . . . . . . . . . . . . . . . . . . .43
1.6.4 External Interrupt Pin (IRQ1) . . . . . . . . . . . . . . . . . . . . . . . .43
1.6.5 Analog Power Supply Pin (V
1.6.6 Analog Ground Pin (V
1.6.7 ADC Voltage Low Reference Pin (V
1.6.8 ADC Voltage High Reference Pin (V
1.6.9 External Filter Capacitor Pin (CGMXFC) . . . . . . . . . . . . . . .43
1.6.10 Analog Input Pins (OPIN1/ATD0, OPIN2/ATD1, V
1.6.11 Port A Input/Output (I/O) Pins (PTA7–PTA0). . . . . . . . . . . .44
1.6.12 Port B I/O Pins (PTB6–PTB0) . . . . . . . . . . . . . . . . . . . . . . .44
1.6.13 Port C I/O Pins (PTC7–PTC0) . . . . . . . . . . . . . . . . . . . . . . .44
1.6.14 Port D I/O Pins (PTD7/KBI7–PTD0/KBI0) . . . . . . . . . . . . . .44
) . . . . . . . . . . . . . . . . . . . . . . . . . .43
SSA
Table of Contents
). . . . . . . . . . . . . . . . . . . . .43
DDA
) . . . . . . . . . . . . . .43
REFL
). . . . . . . . . . . . . .43
REFH
SSAM
). . .44
Section 2. Memory Map
2.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .45
2.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .45
2.3 Unimplemented Memory Locations . . . . . . . . . . . . . . . . . . . . .45
MC68HC908SR12•MC68HC08SR12 — Rev. 5.0 Data Sheet
Freescale Semiconductor Table of Contents 7
Table of Contents
2.4 Reserved Memory Locations . . . . . . . . . . . . . . . . . . . . . . . . . .46
2.5 Input/Output (I/O) Section. . . . . . . . . . . . . . . . . . . . . . . . . . . . .46
Section 3. Random-Access Memory (RAM)
3.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .61
3.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .61
3.3 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .61
Section 4. FLASH Memory
4.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .63
4.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .63
4.3 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .64
4.4 FLASH Control Register. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .65
4.5 FLASH Page Erase Operation . . . . . . . . . . . . . . . . . . . . . . . . .66
4.6 FLASH Mass Erase Operation . . . . . . . . . . . . . . . . . . . . . . . . .67
4.7 FLASH Program Operation. . . . . . . . . . . . . . . . . . . . . . . . . . . .68
4.8 FLASH Protection. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .70
4.8.1 FLASH Block Protect Register. . . . . . . . . . . . . . . . . . . . . . .70
Section 5. Configuration and Mask Option Registers
(CONFIG & MOR)
5.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .73
5.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .73
5.3 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .74
5.4 Configuration Register 1 (CONFIG1) . . . . . . . . . . . . . . . . . . . .75
5.5 Configuration Register 2 (CONFIG2) . . . . . . . . . . . . . . . . . . . .77
5.6 Mask Option Register (MOR) . . . . . . . . . . . . . . . . . . . . . . . . . .79
Data Sheet MC68HC908SR12•MC68HC08SR12 — Rev. 5.0
8 Table of Contents Freescale Semiconductor
Table of Contents
Section 6. Central Processor Unit (CPU)
6.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .81
6.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .81
6.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .82
6.4 CPU Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .82
6.4.1 Accumulator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .83
6.4.2 Index Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .84
6.4.3 Stack Pointer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .84
6.4.4 Program Counter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .85
6.4.5 Condition Code Register . . . . . . . . . . . . . . . . . . . . . . . . . . .85
6.5 Arithmetic/Logic Unit (ALU) . . . . . . . . . . . . . . . . . . . . . . . . . . .88
6.6 Low-Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .88
6.6.1 Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .88
6.6.2 Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .89
6.7 CPU During Break Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . .89
6.8 Instruction Set Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . .89
6.9 Opcode Map. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .89
Section 7. Oscillator (OSC)
7.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .101
7.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .102
7.3 Clock Selection. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .103
7.3.1 CGM Reference Clock Selection . . . . . . . . . . . . . . . . . . . .104
7.3.2 TBM Reference Clock Selection . . . . . . . . . . . . . . . . . . . .105
7.4 Internal Oscillator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .105
7.5 RC Oscillator. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .106
7.6 X-tal Oscillator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .107
7.7 I/O Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .108
7.7.1 Crystal Amplifier Input Pin (OSC1). . . . . . . . . . . . . . . . . . .108
7.7.2 Crystal Amplifier Output Pin (OSC2) . . . . . . . . . . . . . . . . .109
MC68HC908SR12•MC68HC08SR12 — Rev. 5.0 Data Sheet
Freescale Semiconductor Table of Contents 9
Table of Contents
7.7.3 Oscillator Enable Signal (SIMOSCEN). . . . . . . . . . . . . . . .109
7.7.4 CGM Oscillator Clock (CGMXCLK) . . . . . . . . . . . . . . . . . .109
7.7.5 CGM Reference Clock (CGMRCLK) . . . . . . . . . . . . . . . . .109
7.7.6 Oscillator Clock to Time Base Module (OSCCLK). . . . . . .109
7.8 Low Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .109
7.8.1 Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .110
7.8.2 Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .110
7.9 Oscillator During Break Mode. . . . . . . . . . . . . . . . . . . . . . . . .110
Section 8. Clock Generator Module (CGM)
8.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .111
8.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .112
8.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .113
8.4 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .113
8.4.1 Oscillator Module . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .116
8.4.2 Phase-Locked Loop Circuit (PLL) . . . . . . . . . . . . . . . . . . .116
8.4.3 PLL Circuits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .116
8.4.4 Acquisition and Tracking Modes . . . . . . . . . . . . . . . . . . . .118
8.4.5 Manual and Automatic PLL Bandwidth Modes. . . . . . . . . .118
8.4.6 Programming the PLL . . . . . . . . . . . . . . . . . . . . . . . . . . . .120
8.4.7 Special Programming Exceptions . . . . . . . . . . . . . . . . . . .124
8.4.8 Base Clock Selector Circuit . . . . . . . . . . . . . . . . . . . . . . . .124
8.4.9 CGM External Connections . . . . . . . . . . . . . . . . . . . . . . . .125
8.5 I/O Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .125
8.5.1 External Filter Capacitor Pin (CGMXFC) . . . . . . . . . . . . . .126
8.5.2 PLL Analog Power Pin (V
8.5.3 PLL Analog Ground Pin (V
) . . . . . . . . . . . . . . . . . . . . . .126
DDA
) . . . . . . . . . . . . . . . . . . . . .126
SSA
8.5.4 Oscillator Output Frequency Signal (CGMXCLK) . . . . . . .126
8.5.5 CGM Reference Clock (CGMRCLK) . . . . . . . . . . . . . . . . .126
8.5.6 CGM VCO Clock Output (CGMVCLK). . . . . . . . . . . . . . . .127
8.5.7 CGM Base Clock Output (CGMOUT). . . . . . . . . . . . . . . . .127
8.5.8 CGM CPU Interrupt (CGMINT) . . . . . . . . . . . . . . . . . . . . .127
8.6 CGM Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .127
8.6.1 PLL Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . .128
Data Sheet MC68HC908SR12•MC68HC08SR12 — Rev. 5.0
10 Table of Contents Freescale Semiconductor
Table of Contents
8.6.2 PLL Bandwidth Control Register . . . . . . . . . . . . . . . . . . . .130
8.6.3 PLL Multiplier Select Registers . . . . . . . . . . . . . . . . . . . . .132
8.6.4 PLL VCO Range Select Register. . . . . . . . . . . . . . . . . . . .133
8.6.5 PLL Reference Divider Select Register . . . . . . . . . . . . . . .134
8.7 Interrupts. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .135
8.8 Special Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .135
8.8.1 Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .135
8.8.2 Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .136
8.8.3 CGM During Break Interrupts. . . . . . . . . . . . . . . . . . . . . . .136
8.9 Acquisition/Lock Time Specifications . . . . . . . . . . . . . . . . . . .137
8.9.1 Acquisition/Lock Time Definitions. . . . . . . . . . . . . . . . . . . .137
8.9.2 Parametric Influences on Reaction Time . . . . . . . . . . . . . .137
8.9.3 Choosing a Filter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .139
Section 9. System Integration Module (SIM)
9.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .141
9.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .142
9.3 SIM Bus Clock Control and Generation . . . . . . . . . . . . . . . . .144
9.3.1 Bus Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .145
9.3.2 Clock Start-up from POR or LVI Reset. . . . . . . . . . . . . . . .145
9.3.3 Clocks in Stop Mode and Wait Mode. . . . . . . . . . . . . . . . .146
9.4 Reset and System Initialization. . . . . . . . . . . . . . . . . . . . . . . .146
9.4.1 External Pin Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .147
9.4.2 Active Resets from Internal Sources . . . . . . . . . . . . . . . . .147
9.4.2.1 Power-On Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .148
9.4.2.2 Computer Operating Properly (COP) Reset. . . . . . . . . .149
9.4.2.3 Illegal Opcode Reset . . . . . . . . . . . . . . . . . . . . . . . . . . .150
9.4.2.4 Illegal Address Reset. . . . . . . . . . . . . . . . . . . . . . . . . . .150
9.4.2.5 Low-Voltage Inhibit (LVI) Reset. . . . . . . . . . . . . . . . . . .150
9.4.2.6 Monitor Mode Entry Module Reset. . . . . . . . . . . . . . . . .150
9.5 SIM Counter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .151
9.5.1 SIM Counter During Power-On Reset . . . . . . . . . . . . . . . .151
9.5.2 SIM Counter During Stop Mode Recovery. . . . . . . . . . . . .151
9.5.3 SIM Counter and Reset States. . . . . . . . . . . . . . . . . . . . . .151
MC68HC908SR12•MC68HC08SR12 — Rev. 5.0 Data Sheet
Freescale Semiconductor Table of Contents 11
Table of Contents
9.6 Exception Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .152
9.6.1 Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .152
9.6.1.1 Hardware Interrupts. . . . . . . . . . . . . . . . . . . . . . . . . . . .154
9.6.1.2 SWI Instruction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .155
9.6.1.3 Interrupt Status Registers . . . . . . . . . . . . . . . . . . . . . . .155
9.6.1.4 Interrupt Status Register 1. . . . . . . . . . . . . . . . . . . . . . .155
9.6.1.5 Interrupt Status Register 2. . . . . . . . . . . . . . . . . . . . . . .157
9.6.1.6 Interrupt Status Register 3. . . . . . . . . . . . . . . . . . . . . . .157
9.6.2 Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .158
9.6.3 Break Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .158
9.6.4 Status Flag Protection in Break Mode . . . . . . . . . . . . . . . .158
9.7 Low-Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .159
9.7.1 Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .159
9.7.2 Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .160
9.8 SIM Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .161
9.8.1 SIM Break Status Register. . . . . . . . . . . . . . . . . . . . . . . . .162
9.8.2 SIM Reset Status Register . . . . . . . . . . . . . . . . . . . . . . . .163
9.8.3 SIM Break Flag Control Register . . . . . . . . . . . . . . . . . . . .164
Section 10. Monitor ROM (MON)
10.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .165
10.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .165
10.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .166
10.4 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .166
10.4.1 Entering Monitor Mode. . . . . . . . . . . . . . . . . . . . . . . . . . . .168
10.4.2 Data Format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .172
10.4.3 Break Signal. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .172
10.4.4 Baud Rate . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .173
10.4.5 Commands. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .173
10.5 Security. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .178
Data Sheet MC68HC908SR12•MC68HC08SR12 — Rev. 5.0
12 Table of Contents Freescale Semiconductor
Table of Contents
Section 11. Timer Interface Module (TIM)
11.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .181
11.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .182
11.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .182
11.4 Pin Name Conventions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .183
11.5 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .183
11.5.1 TIM Counter Prescaler. . . . . . . . . . . . . . . . . . . . . . . . . . . .187
11.5.2 Input Capture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .187
11.5.3 Output Compare. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .188
11.5.3.1 Unbuffered Output Compare . . . . . . . . . . . . . . . . . . . . .188
11.5.3.2 Buffered Output Compare . . . . . . . . . . . . . . . . . . . . . . .189
11.5.4 Pulse Width Modulation (PWM) . . . . . . . . . . . . . . . . . . . . .189
11.5.4.1 Unbuffered PWM Signal Generation . . . . . . . . . . . . . . .190
11.5.4.2 Buffered PWM Signal Generation . . . . . . . . . . . . . . . . .191
11.5.4.3 PWM Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . .192
11.6 Interrupts. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .193
11.7 Low-Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .193
11.7.1 Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .194
11.7.2 Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .194
11.8 TIM During Break Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . .194
11.9 I/O Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .195
11.10 I/O Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .195
11.10.1 TIM Status and Control Register . . . . . . . . . . . . . . . . . . . .196
11.10.2 TIM Counter Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . .198
11.10.3 TIM Counter Modulo Registers . . . . . . . . . . . . . . . . . . . . .199
11.10.4 TIM Channel Status and Control Registers . . . . . . . . . . . .200
11.10.5 TIM Channel Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . .203
Section 12. Timebase Module (TBM)
12.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .205
12.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .205
MC68HC908SR12•MC68HC08SR12 — Rev. 5.0 Data Sheet
Freescale Semiconductor Table of Contents 13
Table of Contents
12.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .205
12.4 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .206
12.5 Timebase Register Description. . . . . . . . . . . . . . . . . . . . . . . .207
12.6 Interrupts. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .208
12.7 Low-Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .209
12.7.1 Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .209
12.7.2 Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .209
Section 13. Pulse Width Modulator (PWM)
13.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .211
13.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .211
13.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .212
13.4 PWM Period and Resolution. . . . . . . . . . . . . . . . . . . . . . . . . .214
13.5 PWM Automatic Phase Control . . . . . . . . . . . . . . . . . . . . . . .215
13.6 Low-Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .216
13.7 Wait Mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .216
13.8 Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .216
13.9 I/O Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .217
13.10 I/O Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .217
13.10.1 PWM Control Register (PWMCR) . . . . . . . . . . . . . . . . . . .217
13.10.2 PWM Clock Control Register (PWMCCR) . . . . . . . . . . . . .218
13.10.3 PWM Data Registers (PWMDR0–PWMDR2) . . . . . . . . . .219
13.10.4 PWM Phase Control Register . . . . . . . . . . . . . . . . . . . . . .220
Section 14. Analog Module
14.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .221
14.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .221
14.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .222
14.4 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .223
Data Sheet MC68HC908SR12•MC68HC08SR12 — Rev. 5.0
14 Table of Contents Freescale Semiconductor
Table of Contents
14.4.1 On-Chip Temperature Sensor . . . . . . . . . . . . . . . . . . . . . .223
14.4.2 Two-Stage Amplifier. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .224
14.4.3 Amplifier Response Time. . . . . . . . . . . . . . . . . . . . . . . . . .224
14.4.4 Current Flow Detection Amplifier . . . . . . . . . . . . . . . . . . . .225
14.4.5 Current Flow Detect Output . . . . . . . . . . . . . . . . . . . . . . . .225
14.5 Interrupts. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .225
14.6 Low-Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .225
14.6.1 Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .225
14.6.2 Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .225
14.7 Analog Module I/O Registers . . . . . . . . . . . . . . . . . . . . . . . . .226
14.7.1 Analog Module Control Register (AMCR) . . . . . . . . . . . . .226
14.7.2 Analog Module Gain Control Register (AMGCR). . . . . . . .227
14.7.3 Analog Module Status and Control Register (AMSCR) . . .228
Section 15. Analog-to-Digital Converter (ADC)
15.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .231
15.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .232
15.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .232
15.4 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .234
15.4.1 ADC Port I/O Pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .234
15.4.2 Voltage Conversion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .235
15.4.3 Conversion Time . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .236
15.4.4 Continuous Conversion . . . . . . . . . . . . . . . . . . . . . . . . . . .237
15.4.5 Auto-scan Mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .237
15.4.6 Result Justification . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .238
15.4.7 Data Register Interlocking . . . . . . . . . . . . . . . . . . . . . . . . .239
15.4.8 Monotonicity. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .239
15.5 Interrupts. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .239
15.6 Low-Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .239
15.6.1 Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .239
15.6.2 Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .240
15.7 I/O Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .240
15.7.1 ADC Voltage In (V
MC68HC908SR12•MC68HC08SR12 — Rev. 5.0 Data Sheet
Freescale Semiconductor Table of Contents 15
) . . . . . . . . . . . . . . . . . . . . . . . . . . .240
ADIN
Table of Contents
15.7.2 ADC Analog Power Pin (V
15.7.3 ADC Analog Ground Pin (V
15.7.4 ADC Voltage Reference High Pin (V
15.7.5 ADC Voltage Reference Low Pin (V
) . . . . . . . . . . . . . . . . . . . . .240
DDA
). . . . . . . . . . . . . . . . . . . . .240
SSA
). . . . . . . . . . . . .241
REFH
) . . . . . . . . . . . . .241
REFL
15.8 I/O Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .241
15.8.1 ADC Status and Control Register. . . . . . . . . . . . . . . . . . . .242
15.8.2 ADC Clock Control Register. . . . . . . . . . . . . . . . . . . . . . . .244
15.8.3 ADC Data Register 0 (ADRH0 and ADRL0). . . . . . . . . . . .246
15.8.4 ADC Auto-Scan Mode Data Registers (ADRL1–ADRL3). .248
15.8.5 ADC Auto-Scan Control Register (ADASCR). . . . . . . . . . .248
Section 16. Serial Communications Interface (SCI)
16.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .251
16.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .252
16.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .252
16.4 Pin Name Conventions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .254
16.5 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .254
16.5.1 Data Format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .257
16.5.2 Transmitter. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .257
16.5.2.1 Character Length. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .259
16.5.2.2 Character Transmission. . . . . . . . . . . . . . . . . . . . . . . . .259
16.5.2.3 Break Characters. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .260
16.5.2.4 Idle Characters. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .260
16.5.2.5 Inversion of Transmitted Output. . . . . . . . . . . . . . . . . . .261
16.5.2.6 Transmitter Interrupts. . . . . . . . . . . . . . . . . . . . . . . . . . .261
16.5.3 Receiver. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .262
16.5.3.1 Character Length. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .262
16.5.3.2 Character Reception . . . . . . . . . . . . . . . . . . . . . . . . . . .262
16.5.3.3 Data Sampling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .264
16.5.3.4 Framing Errors. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .266
16.5.3.5 Baud Rate Tolerance. . . . . . . . . . . . . . . . . . . . . . . . . . .266
16.5.3.6 Receiver Wakeup. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .269
16.5.3.7 Receiver Interrupts. . . . . . . . . . . . . . . . . . . . . . . . . . . . .270
16.5.3.8 Error Interrupts. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .270
Data Sheet MC68HC908SR12•MC68HC08SR12 — Rev. 5.0
16 Table of Contents Freescale Semiconductor
Table of Contents
16.6 Low-Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .271
16.6.1 Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .271
16.6.2 Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .271
16.7 SCI During Break Module Interrupts. . . . . . . . . . . . . . . . . . . .272
16.8 I/O Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .272
16.8.1 TxD (Transmit Data). . . . . . . . . . . . . . . . . . . . . . . . . . . . . .272
16.8.2 RxD (Receive Data) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .273
16.9 I/O Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .273
16.9.1 SCI Control Register 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . .273
16.9.2 SCI Control Register 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . .276
16.9.3 SCI Control Register 3 . . . . . . . . . . . . . . . . . . . . . . . . . . .279
16.9.4 SCI Status Register 1. . . . . . . . . . . . . . . . . . . . . . . . . . . . .282
16.9.5 SCI Status Register 2. . . . . . . . . . . . . . . . . . . . . . . . . . . . .286
16.9.6 SCI Data Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .287
16.9.7 SCI Baud Rate Register. . . . . . . . . . . . . . . . . . . . . . . . . . .288
Section 17. Multi-Master IIC Interface (MMIIC)
17.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .291
17.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .292
17.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .293
17.4 I/O Pins. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .293
17.5 Multi-Master IIC System Configuration. . . . . . . . . . . . . . . . . .295
17.6 Multi-Master IIC Bus Protocol. . . . . . . . . . . . . . . . . . . . . . . . .295
17.6.1 START Signal. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .296
17.6.2 Slave Address Transmission . . . . . . . . . . . . . . . . . . . . . . .296
17.6.3 Data Transfer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .296
17.6.4 Repeated START Signal . . . . . . . . . . . . . . . . . . . . . . . . . .297
17.6.5 STOP Signal. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .297
17.6.6 Arbitration Procedure . . . . . . . . . . . . . . . . . . . . . . . . . . . . .297
17.6.7 Clock Synchronization . . . . . . . . . . . . . . . . . . . . . . . . . . . .298
17.6.8 Handshaking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .298
17.6.9 Packet Error Code . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .299
17.7 MMIIC I/O Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .299
MC68HC908SR12•MC68HC08SR12 — Rev. 5.0 Data Sheet
Freescale Semiconductor Table of Contents 17
Table of Contents
17.7.1 MMIIC Address Register (MMADR). . . . . . . . . . . . . . . . . .299
17.7.2 MMIIC Control Register 1 (MMCR1) . . . . . . . . . . . . . . . . .301
17.7.3 MMIIC Control Register 2 (MMCR2) . . . . . . . . . . . . . . . . .303
17.7.4 MMIIC Status Register (MMSR). . . . . . . . . . . . . . . . . . . . .305
17.7.5 MMIIC Data Transmit Register (MMDTR) . . . . . . . . . . . . .307
17.7.6 MMIIC Data Receive Register (MMDRR). . . . . . . . . . . . . .308
17.7.7 MMIIC CRC Data Register (MMCRCDR). . . . . . . . . . . . . .309
17.7.8 MMIIC Frequency Divider Register (MMFDR) . . . . . . . . . .310
17.8 Program Algorithm. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .311
17.8.1 Data Sequence. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .312
17.9 SMBus Protocols with PEC and without PEC. . . . . . . . . . . . .313
17.9.1 Quick Command. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .313
17.9.2 Send Byte. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .313
17.9.3 Receive Byte . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .313
17.9.4 Write Byte/Word. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .314
17.9.5 Read Byte/Word. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .314
17.9.6 Process Call. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .315
17.9.7 Block Read/Write . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .315
17.10 SMBus Protocol Implementation . . . . . . . . . . . . . . . . . . . . . .316
Section 18. Input/Output (I/O) Ports
18.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .317
18.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .317
18.3 Port A . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .320
18.3.1 Port A Data Register (PTA) . . . . . . . . . . . . . . . . . . . . . . . .320
18.3.2 Data Direction Register A (DDRA). . . . . . . . . . . . . . . . . . .321
18.3.3 Port A LED Control Register (LEDA) . . . . . . . . . . . . . . . . .323
18.4 Port B . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .323
18.4.1 Port B Data Register (PTB) . . . . . . . . . . . . . . . . . . . . . . . .324
18.4.2 Data Direction Register B (DDRB). . . . . . . . . . . . . . . . . . .325
18.5 Port C . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .327
18.5.1 Port C Data Register (PTC) . . . . . . . . . . . . . . . . . . . . . . . .327
18.5.2 Data Direction Register C (DDRC). . . . . . . . . . . . . . . . . . .329
18.5.3 Port C LED Control Register (LEDC). . . . . . . . . . . . . . . . .330
Data Sheet MC68HC908SR12•MC68HC08SR12 — Rev. 5.0
18 Table of Contents Freescale Semiconductor
Table of Contents
18.6 Port D . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .331
18.6.1 Port D Data Register (PTD) . . . . . . . . . . . . . . . . . . . . . . . .331
18.6.2 Data Direction Register D (DDRD). . . . . . . . . . . . . . . . . . .332
Section 19. External Interrupt (IRQ)
19.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .335
19.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .335
19.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .335
19.4 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .336
19.5 IRQ1 and IRQ2 Pins. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .338
19.6 IRQ Module During Break Interrupts . . . . . . . . . . . . . . . . . . .339
19.7 IRQ Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .340
19.7.1 IRQ1 Status and Control Register . . . . . . . . . . . . . . . . . . .340
19.7.2 IRQ2 Status and Control Register . . . . . . . . . . . . . . . . . . .341
Section 20. Keyboard Interrupt Module (KBI)
20.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .343
20.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .343
20.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .344
20.4 I/O Pins. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .344
20.5 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .345
20.5.1 Keyboard Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . .347
20.6 Keyboard Interrupt Registers . . . . . . . . . . . . . . . . . . . . . . . . .347
20.6.1 Keyboard Status and Control Register. . . . . . . . . . . . . . . .348
20.6.2 Keyboard Interrupt Enable Register. . . . . . . . . . . . . . . . . .349
20.7 Low-Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .349
20.7.1 Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .349
20.7.2 Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .349
20.10 Keyboard Module During Break Interrupts . . . . . . . . . . . . . . .350
MC68HC908SR12•MC68HC08SR12 — Rev. 5.0 Data Sheet
Freescale Semiconductor Table of Contents 19
Table of Contents
Section 21. Computer Operating Properly (COP)
21.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .351
21.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .351
21.3 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .352
21.4 I/O Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .353
21.4.1 ICLK . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .353
21.4.2 STOP Instruction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .353
21.4.3 COPCTL Write . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .353
21.4.4 Power-On Reset. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .353
21.4.5 Internal Reset. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .354
21.4.6 Reset Vector Fetch. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .354
21.4.7 COPD (COP Disable). . . . . . . . . . . . . . . . . . . . . . . . . . . . .354
21.4.8 COPRS (COP Rate Select) . . . . . . . . . . . . . . . . . . . . . . . .354
21.5 COP Control Register. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .355
21.6 Interrupts. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .355
21.7 Monitor Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .355
21.8 Low-Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .355
21.8.1 Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .356
21.8.2 Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .356
21.9 COP Module During Break Mode. . . . . . . . . . . . . . . . . . . . . .356
Section 22. Low-Voltage Inhibit (LVI)
22.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .357
22.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .357
22.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .357
22.4 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .358
22.4.1 Polled LVI Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . .359
22.4.2 Forced Reset Operation. . . . . . . . . . . . . . . . . . . . . . . . . . .360
22.4.3 Voltage Hysteresis Protection . . . . . . . . . . . . . . . . . . . . . .360
22.4.4 LVI Trip Selection. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .360
22.5 LVI Status Register. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .361
Data Sheet MC68HC908SR12•MC68HC08SR12 — Rev. 5.0
20 Table of Contents Freescale Semiconductor
Table of Contents
22.6 LVI Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .361
22.7 Low-Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .361
22.7.1 Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .362
22.7.2 Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .362
Section 23. Break Module (BRK)
23.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .363
23.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .363
23.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .364
23.4 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .364
23.4.1 Flag Protection During Break Interrupts. . . . . . . . . . . . . . .366
23.4.2 CPU During Break Interrupts . . . . . . . . . . . . . . . . . . . . . . .366
23.4.3 TIM1 and TIM2 During Break Interrupts. . . . . . . . . . . . . . .366
23.4.4 COP During Break Interrupts . . . . . . . . . . . . . . . . . . . . . . .366
23.5 Low-Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .366
23.5.1 Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .366
23.5.2 Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .367
23.6 Break Module Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . .367
23.6.1 Break Status and Control Register. . . . . . . . . . . . . . . . . . .367
23.6.2 Break Address Registers . . . . . . . . . . . . . . . . . . . . . . . . . .368
23.6.3 SIM Break Status Register. . . . . . . . . . . . . . . . . . . . . . . . .368
23.6.4 SIM Break Flag Control Register . . . . . . . . . . . . . . . . . . . .370
Section 24. Electrical Specifications
24.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .371
24.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .372
24.3 Absolute Maximum Ratings . . . . . . . . . . . . . . . . . . . . . . . . . .372
24.4 Functional Operating Range. . . . . . . . . . . . . . . . . . . . . . . . . .373
24.5 Thermal Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . .373
24.6 5.0V DC Electrical Characteristics . . . . . . . . . . . . . . . . . . . . .374
24.7 3.0V DC Electrical Characteristics . . . . . . . . . . . . . . . . . . . . .376
MC68HC908SR12•MC68HC08SR12 — Rev. 5.0 Data Sheet
Freescale Semiconductor Table of Contents 21
Table of Contents
24.8 5.0V Control Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .377
24.9 3.0V Control Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .377
24.10 5.0V Oscillator Characteristics . . . . . . . . . . . . . . . . . . . . . . . .378
24.11 3.0V Oscillator Characteristics . . . . . . . . . . . . . . . . . . . . . . . .379
24.12 5.0V ADC Electrical Characteristics . . . . . . . . . . . . . . . . . . . .380
24.13 3.0V ADC Electrical Characteristics . . . . . . . . . . . . . . . . . . . .381
24.14 Analog Module Electrical Characteristics . . . . . . . . . . . . . . . .382
24.14.1 Temperature Sensor Electrical Characteristics . . . . . . . . .382
24.14.2 Current Detection Electrical Characteristics. . . . . . . . . . . .382
24.14.3 Two-Stage Amplifier Electrical Characteristics. . . . . . . . . .382
24.15 Timer Interface Module Characteristics . . . . . . . . . . . . . . . . .383
24.16 MMIIC Electrical Characteristics. . . . . . . . . . . . . . . . . . . . . . .383
24.17 CGM Electrical Specifications. . . . . . . . . . . . . . . . . . . . . . . . .385
24.18 FLASH Memory Characteristics . . . . . . . . . . . . . . . . . . . . . . .386
Section 25. Mechanical Specifications
25.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .387
25.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .387
25.3 48-Pin Plastic Low Quad Flat Pack (LQFP) . . . . . . . . . . . . . .388
25.4 42-Pin Shrink Dual In-Line Package (SDIP). . . . . . . . . . . . . .389
Section 26. Ordering Information
26.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .391
26.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .391
26.3 MC Order Numbers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .391
Data Sheet MC68HC908SR12•MC68HC08SR12 — Rev. 5.0
22 Table of Contents Freescale Semiconductor
Table of Contents
Appendix A. MC68HC08SR12
A.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .393
A.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .394
A.3 MCU Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .394
A.4 Memory Map. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .394
A.5 Mask Option Register. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .397
A.6 Reserved Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .397
A.7 Monitor ROM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .397
A.8 Electrical Specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . . .397
A.8.1 5.0V DC Electrical Characteristics . . . . . . . . . . . . . . . . . . .398
A.8.2 3.0V DC Electrical Characteristics . . . . . . . . . . . . . . . . . . .399
A.8.3 Memory Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . .401
A.9 ROM Order Numbers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .401
MC68HC908SR12•MC68HC08SR12 — Rev. 5.0 Data Sheet
Freescale Semiconductor Table of Contents 23
Table of Contents
Data Sheet MC68HC908SR12•MC68HC08SR12 — Rev. 5.0
24 Table of Contents Freescale Semiconductor
Data Sheet — MC68HC908SR12•MC68HC08SR12
Figure Title Page
1-1 MC68HC908SR12 Block Diagram . . . . . . . . . . . . . . . . . . . . . .39
1-2 48-Pin LQFP Pin Assignments. . . . . . . . . . . . . . . . . . . . . . . . .40
1-3 42-Pin SDIP Pin Assignment . . . . . . . . . . . . . . . . . . . . . . . . . .41
1-4 Power Supply Bypassing . . . . . . . . . . . . . . . . . . . . . . . . . . . . .42
2-1 Memory Map. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .47
2-2 Control, Status, and Data Registers . . . . . . . . . . . . . . . . . . . . .48
4-1 FLASH I/O Register Summary . . . . . . . . . . . . . . . . . . . . . . . . .64
4-2 FLASH Control Register (FLCR) . . . . . . . . . . . . . . . . . . . . . . .65
4-3 FLASH Programming Flowchart. . . . . . . . . . . . . . . . . . . . . . . .69
4-4 FLASH Block Protect Register (FLBPR). . . . . . . . . . . . . . . . . .70
4-5 FLASH Block Protect Start Address . . . . . . . . . . . . . . . . . . . . .70
List of Figures
5-1 CONFIG and MOR Register Summary. . . . . . . . . . . . . . . . . . .74
5-2 Configuration Register 1 (CONFIG1) . . . . . . . . . . . . . . . . . . . .75
5-3 Configuration Register 2 (CONFIG2) . . . . . . . . . . . . . . . . . . . .77
5-4 Mask Option Register (MOR) . . . . . . . . . . . . . . . . . . . . . . . . . .79
6-1 CPU Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .83
6-2 Accumulator (A) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .83
6-3 Index Register (H:X) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .84
6-4 Stack Pointer (SP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .85
6-5 Program Counter (PC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .85
6-6 Condition Code Register (CCR) . . . . . . . . . . . . . . . . . . . . . . . .86
7-1 Oscillator Module Block Diagram . . . . . . . . . . . . . . . . . . . . . .103
7-2 Mask Option Register (MOR) . . . . . . . . . . . . . . . . . . . . . . . . .104
7-3 Configuration Register 2 (CONFIG2) . . . . . . . . . . . . . . . . . . .105
7-4 Internal Oscillator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .106
MC68HC908SR12•MC68HC08SR12 — Rev. 5.0 Data Sheet
Freescale Semiconductor List of Figures 25
List of Figures
Figure Title Page
7-5 RC Oscillator. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .107
7-6 Crystal Oscillator. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .108
8-1 CGM Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .114
8-2 CGM I/O Register Summary. . . . . . . . . . . . . . . . . . . . . . . . . .115
8-3 CGM External Connections . . . . . . . . . . . . . . . . . . . . . . . . . .125
8-4 PLL Control Register (PCTL) . . . . . . . . . . . . . . . . . . . . . . . . .128
8-5 PLL Bandwidth Control Register (PBWCR) . . . . . . . . . . . . . .131
8-6 PLL Multiplier Select Register High (PMSH) . . . . . . . . . . . . .132
8-7 PLL Multiplier Select Register Low (PMSL) . . . . . . . . . . . . . .132
8-8 PLL VCO Range Select Register (PMRS) . . . . . . . . . . . . . . .133
8-9 PLL Reference Divider Select Register (PMDS) . . . . . . . . . .134
8-10 PLL Filter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .139
9-1 SIM Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .143
9-2 SIM I/O Register Summary. . . . . . . . . . . . . . . . . . . . . . . . . . .144
9-3 CGM Clock Signals. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .145
9-4 External Reset Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .147
9-5 Internal Reset Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .148
9-6 Sources of Internal Reset. . . . . . . . . . . . . . . . . . . . . . . . . . . .148
9-7 POR Recovery . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .149
9-8 Interrupt Entry Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .152
9-9 Interrupt Recovery Timing . . . . . . . . . . . . . . . . . . . . . . . . . . .152
9-10 Interrupt Processing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .153
9-11 Interrupt Recognition Example. . . . . . . . . . . . . . . . . . . . . . . .154
9-12 Interrupt Status Register 1 (INT1). . . . . . . . . . . . . . . . . . . . . .155
9-13 Interrupt Status Register 2 (INT2). . . . . . . . . . . . . . . . . . . . . .157
9-14 Interrupt Status Register 3 (INT3). . . . . . . . . . . . . . . . . . . . . .157
9-15 Wait Mode Entry Timing. . . . . . . . . . . . . . . . . . . . . . . . . . . . .159
9-16 Wait Recovery from Interrupt or Break. . . . . . . . . . . . . . . . . .160
9-17 Wait Recovery from Internal Reset. . . . . . . . . . . . . . . . . . . . .160
9-18 Stop Mode Entry Timing. . . . . . . . . . . . . . . . . . . . . . . . . . . . .161
9-19 Stop Mode Recovery from Interrupt or Break. . . . . . . . . . . . .161
9-20 SIM Break Status Register (SBSR) . . . . . . . . . . . . . . . . . . . .162
9-21 SIM Reset Status Register (SRSR) . . . . . . . . . . . . . . . . . . . .163
9-22 SIM Break Flag Control Register (SBFCR) . . . . . . . . . . . . . .164
Data Sheet MC68HC908SR12•MC68HC08SR12 — Rev. 5.0
26 List of Figures Freescale Semiconductor
List of Figures
Figure Title Page
10-1 Monitor Mode Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .167
10-2 Low-Voltage Monitor Mode Entry Flowchart. . . . . . . . . . . . . .171
10-3 Monitor Data Format. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .172
10-4 Break Transaction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .172
10-5 Read Transaction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .174
10-6 Write Transaction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .174
10-7 Stack Pointer at Monitor Mode Entry . . . . . . . . . . . . . . . . . . .178
10-8 Monitor Mode Entry Timing. . . . . . . . . . . . . . . . . . . . . . . . . . .179
11-1 TIM Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .184
11-2 TIM I/O Register Summary. . . . . . . . . . . . . . . . . . . . . . . . . . .185
11-3 PWM Period and Pulse Width . . . . . . . . . . . . . . . . . . . . . . . .190
11-4 TIM Status and Control Register (TSC) . . . . . . . . . . . . . . . . .196
11-5 TIM Counter Registers High (TCNTH) . . . . . . . . . . . . . . . . . .198
11-6 TIM Counter Registers Low (TCNTL). . . . . . . . . . . . . . . . . . .198
11-7 TIM Counter Modulo Register High (TMODH) . . . . . . . . . . . .199
11-8 TIM Counter Modulo Register Low (TMODL). . . . . . . . . . . . .199
11-9 TIM Channel 0 Status and Control Register (TSC0) . . . . . . .200
11-10TIM Channel 1 Status and Control Register (TSC1) . . . . . . .200
11-11CHxMAX Latency. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .203
11-12TIM Channel 0 Register High (TCH0H) . . . . . . . . . . . . . . . . .204
11-13TIM Channel 0 Register Low (TCH0L). . . . . . . . . . . . . . . . . .204
11-14TIM Channel 1 Register High (TCH1H) . . . . . . . . . . . . . . . . .204
11-15TIM Channel 1 Register Low (TCH1L). . . . . . . . . . . . . . . . . .204
12-1 Timebase Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . .206
12-2 Timebase Control Register (TBCR) . . . . . . . . . . . . . . . . . . . .207
13-1 PWM I/O Register Summary . . . . . . . . . . . . . . . . . . . . . . . . .212
13-2 PWM Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .213
13-3 PWM Output Waveforms . . . . . . . . . . . . . . . . . . . . . . . . . . . .214
13-4 PWM Automatic Phase Control . . . . . . . . . . . . . . . . . . . . . . .215
13-5 PWM Control Register (PWMCR). . . . . . . . . . . . . . . . . . . . . .217
13-6 PWM Clock Control Register (PWMCCR) . . . . . . . . . . . . . . .218
13-7 PWM Data Register 0 (PWMDR0) . . . . . . . . . . . . . . . . . . . . .219
13-8 PWM Data Register 1 (PWMDR1) . . . . . . . . . . . . . . . . . . . . .219
MC68HC908SR12•MC68HC08SR12 — Rev. 5.0 Data Sheet
Freescale Semiconductor List of Figures 27
List of Figures
Figure Title Page
13-9 PWM Data Register 2 (PWMDR2) . . . . . . . . . . . . . . . . . . . . .219
13-10PWM Phase Control Register (PWMPCR). . . . . . . . . . . . . . .220
14-1 Analog Module Block Diagram . . . . . . . . . . . . . . . . . . . . . . . .222
14-2 Analog Module I/O Register Summary. . . . . . . . . . . . . . . . . .223
14-3 Analog Module Control Register (AMCR). . . . . . . . . . . . . . . .226
14-4 Analog Module Gain Control Register (AMGCR) . . . . . . . . . .227
14-5 Analog Module Status and Control Register (AMSCR) . . . . .229
15-1 ADC I/O Register Summary . . . . . . . . . . . . . . . . . . . . . . . . . .233
15-2 ADC Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .235
15-3 ADC Status and Control Register (ADSCR). . . . . . . . . . . . . .242
15-4 ADC Clock Control Register (ADICLK). . . . . . . . . . . . . . . . . .244
15-5 ADRH0 and ADRL0 in 8-Bit Truncated Mode. . . . . . . . . . . . .246
15-6 ADRH0 and ADRL0 in Right Justified Mode. . . . . . . . . . . . . .246
15-7 ADRH0 and ADRL0 in Left Justified Mode. . . . . . . . . . . . . . .247
15-8 ADRH0 and ADRL0 in Left Justified Sign Data Mode . . . . . .247
15-9 ADC Data Register Low 1 to 3 (ADRL1–ADRL3). . . . . . . . . .248
15-10ADC Scan Control Register (ADASCR) . . . . . . . . . . . . . . . . .248
16-1 SCI Module Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . .255
16-2 SCI I/O Register Summary. . . . . . . . . . . . . . . . . . . . . . . . . . .256
16-3 SCI Data Formats. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .257
16-4 SCI Transmitter. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .258
16-5 SCI Receiver Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . .263
16-6 Receiver Data Sampling. . . . . . . . . . . . . . . . . . . . . . . . . . . . .264
16-7 Slow Data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .267
16-8 Fast Data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .268
16-9 SCI Control Register 1 (SCC1). . . . . . . . . . . . . . . . . . . . . . . .274
16-10SCI Control Register 2 (SCC2). . . . . . . . . . . . . . . . . . . . . . . .277
16-11SCI Control Register 3 (SCC3). . . . . . . . . . . . . . . . . . . . . . . .279
16-12SCI Status Register 1 (SCS1) . . . . . . . . . . . . . . . . . . . . . . . .282
16-13Flag Clearing Sequence. . . . . . . . . . . . . . . . . . . . . . . . . . . . .285
16-14SCI Status Register 2 (SCS2) . . . . . . . . . . . . . . . . . . . . . . . .286
16-15SCI Data Register (SCDR). . . . . . . . . . . . . . . . . . . . . . . . . . .287
16-16SCI Baud Rate Register (SCBR) . . . . . . . . . . . . . . . . . . . . . .288
Data Sheet MC68HC908SR12•MC68HC08SR12 — Rev. 5.0
28 List of Figures Freescale Semiconductor
List of Figures
Figure Title Page
17-1 MMIIC I/O Register Summary. . . . . . . . . . . . . . . . . . . . . . . . .294
17-2 Multi-Master IIC Bus Transmission Signal Diagram. . . . . . . .295
17-3 Clock Synchronization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .298
17-4 MMIIC Address Register (MMADR) . . . . . . . . . . . . . . . . . . . .299
17-5 MMIIC Control Register 1 (MMCR1). . . . . . . . . . . . . . . . . . . .301
17-6 MMIIC Control Register 2 (MMCR2). . . . . . . . . . . . . . . . . . . .303
17-7 MMIIC Status Register (MMSR). . . . . . . . . . . . . . . . . . . . . . .305
17-8 MMIIC Data Transmit Register (MMDTR) . . . . . . . . . . . . . . .307
17-9 MMIIC Data Receive Register (MMDRR). . . . . . . . . . . . . . . .308
17-10MMIIC CRC Data Register (MMCRCDR). . . . . . . . . . . . . . . .309
17-11MMIIC Frequency Divider Register (MMFDR) . . . . . . . . . . . .310
17-12Data Transfer Sequences for Master/Slave
Transmit/Receive Modes. . . . . . . . . . . . . . . . . . . . . . . . . .312
17-13Quick Command. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .313
17-14Send Byte. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .313
17-15Receive Byte. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .313
17-16Write Byte/Word . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .314
17-17Read Byte/Word. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .314
17-18Process Call . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .315
17-19Block Read/Write . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .315
17-20SMBus Protocol Implementation . . . . . . . . . . . . . . . . . . . . . .316
18-1 I/O Port Register Summary. . . . . . . . . . . . . . . . . . . . . . . . . . .318
18-2 Port A Data Register (PTA) . . . . . . . . . . . . . . . . . . . . . . . . . .320
18-3 Data Direction Register A (DDRA) . . . . . . . . . . . . . . . . . . . . .321
18-4 Port A I/O Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .322
18-5 Port A LED Control Register (LEDA) . . . . . . . . . . . . . . . . . . .323
18-6 Port B Data Register (PTB) . . . . . . . . . . . . . . . . . . . . . . . . . .324
18-7 Data Direction Register B (DDRB) . . . . . . . . . . . . . . . . . . . . .325
18-8 Port B I/O Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .326
18-9 Port C Data Register (PTC) . . . . . . . . . . . . . . . . . . . . . . . . . .327
18-10Data Direction Register B (DDRB) . . . . . . . . . . . . . . . . . . . . .329
18-11Port C I/O Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .329
18-12Port A LED Control Register (LEDA) . . . . . . . . . . . . . . . . . . .330
18-13Port D Data Register (PTD) . . . . . . . . . . . . . . . . . . . . . . . . . .331
18-14Data Direction Register D (DDRD). . . . . . . . . . . . . . . . . . . . .332
18-15Port D I/O Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .332
MC68HC908SR12•MC68HC08SR12 — Rev. 5.0 Data Sheet
Freescale Semiconductor List of Figures 29
List of Figures
Figure Title Page
19-1 External Interrupt I/O Register Summary . . . . . . . . . . . . . . . .336
19-2 IRQ1 Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .337
19-3 IRQ2 Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .338
19-4 IRQ1 Status and Control Register (INTSCR1) . . . . . . . . . . . .340
19-5 IRQ2 Status and Control Register (INTSCR2) . . . . . . . . . . . .341
20-1 KBI I/O Register Summary . . . . . . . . . . . . . . . . . . . . . . . . . . .344
20-2 Keyboard Interrupt Block Diagram . . . . . . . . . . . . . . . . . . . . .345
20-3 Keyboard Status and Control Register (KBSCR) . . . . . . . . . .348
20-4 Keyboard Interrupt Enable Register (KBIER). . . . . . . . . . . . .349
21-1 COP Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .352
21-2 Configuration Register 1 (CONFIG1) . . . . . . . . . . . . . . . . . . .354
21-3 COP Control Register (COPCTL). . . . . . . . . . . . . . . . . . . . . .355
22-1 LVI I/O Register Summary . . . . . . . . . . . . . . . . . . . . . . . . . . .358
22-2 LVI Module Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . .358
22-3 LVI Status Register. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .361
23-1 Break Module Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . .365
23-2 Break Module I/O Register Summary. . . . . . . . . . . . . . . . . . .365
23-3 Break Status and Control Register (BRKSCR). . . . . . . . . . . .367
23-4 Break Address Register High (BRKH) . . . . . . . . . . . . . . . . . .368
23-5 Break Address Register Low (BRKL) . . . . . . . . . . . . . . . . . . .368
23-6 SIM Break Status Register (SBSR) . . . . . . . . . . . . . . . . . . . .369
23-7 SIM Break Flag Control Register (SBFCR) . . . . . . . . . . . . . .370
24-1 RC vs. Bus Frequency (5V @25°C). . . . . . . . . . . . . . . . . . . .378
24-2 RC vs. Bus Frequency (3V @25°C). . . . . . . . . . . . . . . . . . . .379
24-3 MMIIC Signal Timings. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .383
25-1 48-Pin LQFP (Case #932-02). . . . . . . . . . . . . . . . . . . . . . . . .388
25-2 42-Pin SDIP (Case #858-01) . . . . . . . . . . . . . . . . . . . . . . . . .389
A-1 MC68HC08SR12 Block Diagram . . . . . . . . . . . . . . . . . . . . . 395
A-2 MC68HC08SR12 Memory Map . . . . . . . . . . . . . . . . . . . . . . 396
Data Sheet MC68HC908SR12•MC68HC08SR12 — Rev. 5.0
30 List of Figures Freescale Semiconductor
Loading...