Datasheet ssm2603 Datasheet (ANALOG DEVICES)

低功耗音频编解码器

特性

24位立体声模数和数模转换器
DAC SNR：100 dB(A加权)；THD：−80 dB(48 kHz、3.3 V)
ADC SNR：90 dB(A加权)；THD：−80 dB(48 kHz、3.3 V)

高效率耳机放大器
立体声线路输入和单声道麦克风输入
低功耗

7 mW立体声回放（1.8 V/1.5 V电源）
14 mW录音和回放（1.8 V/1.5 V电源）

低电源电压
模拟：1.8 V至3.6 V
数字内核：1.5 V至3.6 V
数字I/O：1.8 V至3.6 V
正常模式下过采样速率：256/384；USB模式下过采样速率：
250/272
音频采样速率：8 kHz、11.025 kHz、12 kHz、16 kHz、

22.05 kHz、24 kHz、32 kHz、44.1 kHz、48 kHz、

88.2 kHz和96 kHz

28引脚5 mm × 5 mm LFCSP (QFN)封装

应用

移动电话
MP3播放器
便携式游戏机
便携式电子设备
教育玩具

SSM2603

概述

SSM2603是一款低功耗、高质量立体声音频编解码器，配
有一组立体声可编程增益放大器(PGA)线路输入和一个单
声道麦克风输入，适合便携式数字音频应用。它具有两个
24位模数转换器(ADC)通道和两个24位数模转换器(DAC)
通道。

SSM2603可以作为主机或从机工作。它支持各种主时钟频
率，包括：用于USB设备的12 MHz或24 MHz；标准256 fS
或384 fS速率，例如12.288 MHz和24.576 MHz；以及许多常
用音频采样速率，例如96 kHz、88.2 kHz、48 kHz、44.1

kHz、32 kHz、24 kHz、22.05 kHz、16 kHz、12 kHz、

11.025 kHz和8 kHz。

SSM2603的模拟电路可以采用低至1.8 V的电源供电，数字

电路可以采用低至1.5 V的电源供电。所有电源的最大电源
电压均为3.6 V。

SSM2603提供软件可编程立体声输出选项，因而用户能够
实现许多应用。音量控制功能可在较大的增益控制范围内
控制音频信号。

SSM2603的额定温度范围为−40°C至+85°C工业温度范围，
采用28引脚、5 mm × 5 mm引脚架构芯片级封装(LFCSP)。

功能框图

AVDDVMID AGND DBVDD DGND DCVDD HPVDD PGND

MICBIAS

–34.5dB TO +33dB,

1.5dB STEP

RLINEIN

MICIN

0dB/20dB/

40dB BOOST

LLINEIN

–34.5dB TO +33dB,

1.5dB STEP

CLK

MCLK/

XTO CLKOUT

XTI

Rev. A

Information furnished by Analog Devices is believed to be accurate and reliable. However, no
responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other
rights of third parties that may result from its use. Specications subject to change without notice. No
license is granted by implication or otherwise under any patent or patent rights of Analog Devices.
Trademarks and registered trademark

ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供
的最新英文版数据手册。

s are the property of their respective owners.

MUX

MUX

BYPASS

SIDETONE

ADC

ADC

SIDETONE

BYPASS

PBDAT RECDAT BCLK PBLRC RECLRC

–6dB TO –15dB/MUTE –3dB STEP

DIGITAL

PROCESSOR

–6dB TO –15dB/MUTE –3dB STEP

DIGITAL AUDIO INTERFACE

DAC

DAC

图1

One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A.
Tel: [phone] www.analog.com
Fax: [phone] ©2008–2009 Analog Devices, Inc. All rights reserved.

MUTE CSB SDIN SCLK

SSM2603

–73dB TO +6dB,
1dB STEP

–73dB TO +6dB,
1dB STEP

CONTROL INTERFACE

RHPOUT

ROUT

LOUT

LHPOUT

07241-001

SSM2603

目录

特性.....................................................................................................1

应用.....................................................................................................1

概述.....................................................................................................1

功能框图............................................................................................1

修订历史............................................................................................2

技术规格............................................................................................3

数字滤波器特性...........................................................................4

时序特性........................................................................................5

绝对最大额定值............................................................................... 7

热阻.................................................................................................7

ESD警告.........................................................................................7

引脚配置和功能描述 ......................................................................8

典型工作特性 ...................................................................................9

转换器滤波器响应 ......................................................................9

数字去加重..................................................................................10

工作原理..........................................................................................11

数字内核时钟 .............................................................................11

ADC和DAC.................................................................................11

ADC高通滤波器和DAC去加重滤波器.................................11

硬件静音引脚 .............................................................................11

自动电平控制(ALC) ................................................................12

模拟接口......................................................................................13

数字音频接口 .............................................................................15

软件控制接口 .............................................................................17

控制寄存器设置序列................................................................17

典型应用电路 .................................................................................18

寄存器映射......................................................................................19

寄存器映射详解.............................................................................20

左声道ADC输入音量，地址0x00..........................................20

右声道ADC输入音量，地址0x01..........................................21

左声道DAC音量，地址0x02...................................................22

右声道DAC音量，地址0x03...................................................22

模拟音频路径，地址0x04........................................................23

数字音频路径，地址0x05........................................................23

电源管理，地址0x06 ................................................................24

数字音频I/F，地址0x07 ...........................................................25

采样速率，地址0x08 ................................................................25

激活，地址0x09 .........................................................................28

软件复位，地址0x0F ................................................................28

ALC控制1，地址0x10...............................................................29

ALC控制2，地址0x11...............................................................29

噪声门，地址0x12.....................................................................30

外形尺寸..........................................................................................31

订购指南......................................................................................31

修订历史

2009年8月—修订版0至修订版A

更改概述部分和图1 ........................................................................1

更改技术规格部分中的表1 ...........................................................3

更改表2中的主时钟容差的频率范围参数.................................4

增加表2的尾注1...............................................................................4

更改表6 ..............................................................................................6

更改图6和表9 ...................................................................................8

更改数字内核时钟部分................................................................11

更改数字音频数据采样速率部分 ..............................................15

更改图31 ..........................................................................................18

增加控制寄存器设置顺序部分 ..................................................17

更改表10 ..........................................................................................19

更改表15、表16、表17和表18 ...................................................22

更改表37 ..........................................................................................29

外形尺寸部分中增加裸露焊盘注释..........................................31

2008年2月—修订版0：初始版

Rev. A | Page 2 of 32

SSM2603

技术规格

除非另有说明，TA = 25°C、AVDD = DVDD = 3.3 V、HPVDD = 3.3 V、1 kHz信号、fS = 48 kHz、PGA增益 = 0 dB、24位音频数
据。

表1

最小值 典型值 最大值参数 单位 条件

建议工作条件
模拟电源(AVDD)
数字内核电源
数字I/O电源
接地（AGND、PGND、DGND）
功耗

上电
立体声录音（1.5 V和1.8 V）
立体声录音（3.3 V）
立体声回放（1.5 V和1.8 V）
立体声回放（3.3 V）
掉电

线路输入
输入信号电平(0 dB)
输入阻抗

输入电容
信噪比（A加权）

THD+ N

通道隔离
可编程增益
增益步长
静音衰减

麦克风输入

输入信号电平
信噪比（A加权）
总谐波失真
电源抑制比
静音衰减
输入电阻
输入电容

麦克风偏置
偏置电压
偏置电流源
信号带宽中的噪声

线路输出
满量程输出
信噪比（A加权）

THD+ N

电源抑制比
通道隔离

1

1.8 3.3 3.6 V

1.5 3.3 3.6 V

1.8 3.3 3.6
0 V

7 mW
22 mW
7 mW
22 mW

40

1 × AVDD/3.3 V rms
200
10
480
10 pF
70 90
84

−80

−75
80 dB

−34.5 0 +33 dB

1.5 dB

−80 dB

85

−70
50
80 dB
10 kΩ
10 pF

0.75 × AVDD V
3 mA
40 nV/√Hz

1 × AVDD/3.3 V rms
85 100 dB AVDD = 3.3 V
94 AVDD = 1.8 V

−80 −70 dB AVDD = 3.3 V

−75 AVDD = 1.8 V
50 dB
80 dB

PGA增益 = 0 dB
PGA增益 = +33 dB
PGA增益 = -34.5 dB

PGA增益 = 0 dB，AVDD = 3.3 V
PGA增益 = 0 dB，AVDD = 1.8 V

-1 dBFS输入，AVDD = 3.3 V

-1 dBFS输入，AVDD = 1.8 V

麦克风增益 = 0 dB (R

-1 dBFS输入，0dB增益

20 Hz至20 kHz

= 40 kΩ)

EXT

Rev. A | Page 3 of 32

SSM2603

耳机输出
满量程输出电压
最大输出功率

信噪比（A加权）

THD + N

电源抑制比
静音衰减

线路输入至线路输出

满量程输出电压
信噪比（A加权）

THD + N

电源抑制

麦克风输入至耳机输出

满量程输出电压
信噪比（A加权）

电源抑制比
可编程衰减
增益步长
静音衰减

1

线路输出的测试条件为从DAC发送−1 dBFS输入到线路输出。

最小值 典型值参数 最大值 单位 条件

1 × AVDD/3.3 V rms
30 mW RL = 32 Ω

60 mW RL = 16 Ω
85 96 dB AVDD = 3.3 V
90 dB AVDD = 1.8 V

−65 dB P

−60 dB P

= 10 mW

OUT

= 20 mW

OUT

50 dB
80 dB

1 × AVDD/3.3 V rms
92 dB AVDD = 3.3 V
86 dB AVDD = 1.8 V

−80 dB AVDD = 3.3 V

−80 dB AVDD = 1.8 V
50 dB

1 × AVDD/3.3 V rms
94 dB AVDD = 3.3 V
88 dB AVDD = 1.8 V
50 dB
6 15 dB
3 dB
80 dB

数字滤波器特性

表2

ADC滤波器
通带

通带纹波
阻带
阻带衰减
高通滤波器转折频率

DAC滤波器
通带

通带纹波
阻带
阻带衰减

主时钟容差

频率范围
抖动容差

1

CLKDIV2位（寄存器R8的位D6）设置为0。

1

最小值 典型值参数 最大值 单位 条件

0 0.445 fS Hz ±0.04 dB

0.5 fS Hz −6 dB

±0.04 dB

0.555 fS Hz

−61 dB f > 0.567 fS

3.7 Hz −3 dB

10.4 Hz −0.5 dB

21.6 Hz −0.1 dB

0 0.445 fS Hz ±0.04 dB

0.5 fS Hz −6 dB

±0.04 dB

0.555 fS Hz

−61 dB f > 0.565 fS

8.0 18.5 MHz
50 ps

Rev. A | Page 4 of 32

时序特性

表3 I2C®时序

限值

参数

t

600 ns

SCS

t

600 ns

SCH

t

MIN

MAX

tPH 600 ns
tPL 1.3 µs
f

0 526 kHz

SCLK

tDS 100 ns
tDH 900 ns
tRT 300 ns
tFT 300 ns
t

600 ns

HCS

SDIN

SCLK

单位 描述

t

RT

t

SCH

t

DS

t

PL

图2. I2C时序

起始条件建立时间
起始条件保持时间

SCLK高电平脉冲宽度
SCLK低电平脉冲宽度
SCLK频率

数据建立时间
数据保持时间

SDIN和SCLK上升时间
SDIN和SCLK下降时间

结束条件建立时间

t

HCS

t

t

PH

t

DH

SCS

t

FT

SSM2603

07241-036

表4. 数字音频接口从机模式时序

参数

t

MIN

限值

MAX

单位 描述

tDS 10 ns
tDH 10 ns
t

10 ns

LRSU

t

10 ns

LRH

tDD 30 ns
t

25 ns

BCH

t

25 ns

BCL

t

50 ns

BCY

BCLK

PBLRC/

RECLRC

PBDAT

RECDAT

图3. 数字音频接口从机模式时序

t

BCH

t

BCY

从BCLK上升沿起的PBDAT建立时间
从BCLK上升沿起的PBDAT保持时间

RECLRC/PBLRC建立时间到BCLK上升沿
RECLRC/PBLRC保持时间到BCLK上升沿
从BCLK下降沿起的RECDAT传播延迟（70 pF外部负载）
BCLK高电平脉冲宽度
BCLK低电平脉冲宽度
BCLK周期时间

t

BCL

t

DS

t

t

LRSU

LRH

t

t

DD

DH

07241-025

Rev. A | Page 5 of 32

SSM2603

表5. 数字音频接口主机模式时序

限值

参数

t

30 ns

DST

t

10 ns

DHT

t

MIN

MAX

tDL 10 ns
t

10 ns

DDA

t

10 ns

BCLKR

t

10 ns

BCLKF

t

45:55:00 55:45:00

BCLKDS

PBLRC/

RECLRC

RECDAT

表6. 主时钟时序

参数

t

54 ns

XTIY

t

40:60 60:40

MCLKDS

t

18 ns

XTIH

t

18 ns

XTIL

t

20 ns

COP

t

20 ns

COPDIV2

1

CLKDIV2位（寄存器R8的位D6）设置为0。

1

MIN

限值

t

MAX

单位 描述

MCLK/XTI

单位 描述

BCLK

PBDAT

PBDAT建立时间到BCLK上升沿
PBDAT保持时间到BCLK上升沿

从BCLK下降沿起的RECLRC/PBLRC传播延迟
从BCLK下降沿起的RECDAT传播延迟

BCLK上升时间（10 pF负载）
BCLK下降时间（10 pF负载）
BCLK占空比（正常和USB模式）

t

DL

t

DSTtDHT

t

DDA

07241-026

图4. 数字音频接口主机模式时序

MCLK/XTI时钟周期时间
MCLK/XTI占空比
MCLK/XTI时钟高电平脉冲宽度
MCLK/XTI时钟低电平脉冲宽度

从MCLK/XTI下降沿起的CLKOUT传播延迟
从MCLK/XTI下降沿起的CLKODIV2传播延迟

t

XTIH

t

XTIL

t

XTIY

t

COP

CLKOUT

CLKODIV2

t

COPDIV2

07241-035

图5. 系统(MCLK)时钟时序

Rev. A | Page 6 of 32

绝对最大额定值

除非另有说明，TA = 25°C。

表7

参数 额定值

电源电压

Input Voltage

共模输入电压
存储温度范围
工作温度范围
结温范围
引脚温度（焊接，60秒）

注意，超出上述绝对最大额定值可能会导致器件永久性损
坏。这只是额定最值，不表示在这些条件下或者在任何其
它超出本技术规范操作章节中所示规格的条件下，器件能
够正常工作。长期在绝对最大额定值条件下工作会影响器
件的可靠性。

5V
V

DD

V

DD

-65°C至+150°C

-40°C至+85°C

-65°C至+165°C
300°C

SSM2603

热阻

θJA针对最差条件，即器件焊接在电路板上以实现表贴封

装。

表8. 热阻

封装类型 单位θJA θ

28引脚, 5 mm × 5 mm LFCSP 28 32 °C/W

ESD警告

ESD（静电放电）敏感器件。

带电器件和电路板可能会在没有察觉的情况下放
电。尽管本产品具有专利或专有保护电路，但在遇
到高能量ESD时，器件可能会损坏。因此，应当采
取适当的ESD防范措施，以避免器件性能下降或功
能丧失。

JC

Rev. A | Page 7 of 32

SSM2603

引脚配置和功能描述

1MCLK/XTI
2XTO
3DCVDD
4DGND
5DBVDD
6CLKOUT
7BCLK

NOTES

1. CONNECT THE EXPOSED PAD TO THE PCB
GROUND LAYER.

表9. 引脚功能描述

引脚编号 引脚名称 类型 描述

主时钟输入/晶振输入。
晶振输出。
数字内核电源。
数字接地。
数字I/O电源。
缓冲时钟输出。
数字音频位时钟。

DAC数字音频数据输入，回放功能。
DAC采样速率时钟，回放功能（从左右声道）。
ADC数字音频数据输出，录音功能。
ADC采样速率时钟，录音功能（从左右声道）。

耳机电源。
左声道耳机输出。
右声道耳机输出。
耳机接地。
左声道线路输出。
右声道线路输出。
模拟电源。
模拟接地。
供电中间电压去耦输入。
麦克风偏置。
麦克风输入信号。
右声道线路输入。
左声道线路输入。

DAC输出静音，低电平有效。
2线控制接口l2C地址选择。
2线控制接口数据输入/输出。
2线控制接口时钟输入。
将裸露焊盘连接到PCB接地层。

2 XTO

7 BCLK

16 LOUT

20 VMID

26 CSB
27 SDIN
28 SCLK

数字输入
数字输出
数字电源
数字接地
数字电源
数字输出
数字输入/输出
数字输入
数字输入/输出
数字输出
数字输入/输出
模拟电源
模拟输出
模拟输出
模拟接地
模拟输出
模拟输出
模拟电源
模拟接地
模拟输出
模拟输出
模拟输入
模拟输入
模拟输入
数字输入
数字输入
数字输入/输出
数字输入
裸露散热焊盘

N

NIENILL

IENILR

ETUM

KLCS

NIDS

BSC

32

42

52

62

72

82

PIN 1
INDICATOR

SSM2603

TOP VIEW

(Not to Scale)

11

9

21

31

01

8
TADBP

TUOPHL

TADCER

CRLBP

DDVPH

CRLCER

图6. 引脚配置

NICIM

22

41
TUOPHR

21 MICBIAS
20 VMID
19 AGND
18 AVDD
17 ROUT
16 LOUT
15 PGND

07241-002

Rev. A | Page 8 of 32

典型工作特性

转换器滤波器响应

SSM2603

0
–10
–20
–30
–40
–50
–60

MAGNITUDE (dB)

–70
–80
–90

–100

0 0.25

0.75 1.00 1.25 00.205.105.0
FREQUENCY (

f

)

S

图7. ADC数字滤波器频率响应

0.05

0.04

0.03

0.02

0.01

0

−0.01

MAGNITUDE (dB)

−0.02

−0.03

−0.04

−0.05
0 0.05 0.10 0.15 0.20 0.25 0.30 0.35 0.40 0.45 0.50

FREQUENCY (

f

)

S

图8. ADC数字滤波器纹波

1.75

0
–10
–20
–30
–40
–50
–60

MAGNITUDE (dB)

–70
–80
–90

–100

0 0.25

07241-003

0.75 1.00 1.25 00.205.105.0 1.75
FREQUENCY (

f

)

S

07241-005

图9. DAC数字滤波器频率响应

0.05

0.04

0.03

0.02

0.01

0

−0.01

MAGNITUDE (dB)

−0.02

−0.03

−0.04

−0.05
0 0.05 0.10 0.15 0.20 0.25 0.30 0.35 0.40 0.45 0.50

07241-004

FREQUENCY (

f

)

S

07241-006

图10. DAC数字滤波器纹波

Rev. A | Page 9 of 32

SSM2603

数字去加重

0

−1

−2

−3

−4

−5

−6

MAGNITUDE (dB)

−7

−8

−9

−10
0 4 8 12 16

FREQUENCY (kHz)

0.4

0.3

0.2

0.1

0

−0.1

MAGNITUDE (dB)

−0.2

−0.3

−0.4
0 4 12 2018 6

07241-007

FREQUENCY (kHz)

07241-010

图11. 去加重频率响应，音频采样速率 = 32 kHz

0.4

0.3

0.2

0.1

0

−0.1

MAGNITUDE (dB)

−0.2

−0.3

−0.4
0 4 12 18 6

FREQUENCY (kHz)

图12. 去加重误差，音频采样速率 = 32 kHz

0

−1

−2

−3

−4

−5

−6

MAGNITUDE (dB)

−7

−8

−9

−10
0 4 12 2018 6

FREQUENCY (kHz)

图13. 去加重频率响应，音频采样速率 = 44.1 kHz

MAGNITUDE (dB)

07241-008

MAGNITUDE (dB)

07241-009

图14. 去加重误差，音频采样速率 = 44.1 kHz

0

−1

−2

−3

−4

−5

−6

−7

−8

−9

−10
0 4 12 208 16 24

FREQUENCY (kHz)

图15. 去加重频率响应，音频采样速率 = 48 kHz

0.4

0.3

0.2

0.1

0

−0.1

−0.2

−0.3

−0.4
0 4 12 208 16 24

FREQUENCY (kHz)

图16. 去加重误差，音频采样速率 = 48 kHz

07241-011

07241-012

Rev. A | Page 10 of 32

SSM2603

工作原理

数字内核时钟

SSM2603数字内核内部是一个中央时钟源，称为内核时
钟，它为所有内部音频数据处理和同步产生一个参考时
钟。当使用外部时钟源驱动MCLK引脚时，务必选择抖动
小于50 ps的时钟源。如果MCLK信号的产生达不到要求，
数字音频质量可能会受影响。

为使SSM2603能够产生系统中的中央参考时钟，应将一个
晶振连接在MCLK/XTI输入引脚与XTO输出引脚之间。

若要利用外部器件产生中央参考时钟，应直接通过
MCLK/XTI输入引脚施加外部时钟信号。这种配置中，可
以利用OSC位（寄存器R6的位D5）关断SSM2603的振荡器
电路，以便降低功耗。

为支持主时钟频率非常高的应用，可以通过调整CLKDIV2
位（寄存器R8的位D6）的设置，将SSM2603的内部内核参
考时钟设置为MCLK或MCLK/2。与这一功能相对应的是，
通过使能CLKODIV2位（寄存器R8的位D7），CLKOUT引
脚也可以利用内核时钟信号或内核时钟的1/2驱动外部时钟
源。

当激活SSM2603的数字内核时，用户必须按照如下顺序操
作：通过寄存器R6启用所需的上电模块之后，插入某一延
迟时间，然后激活（寄存器R9的位D0）以使能数字内核。

延迟时间可通过下式近似计算：

t = C × 25,000/3.5

其中C为VMID引脚上的去耦电容。例如，如果C = 4.7 μF，
则t = 34 ms。

对应于ADC通道，SSM2603还内置一对过采样Σ-Δ型
DAC，用于将来自内部DAC滤波器的数字音频数据转换为
模拟音频信号。通过设置控制寄存器的DACMU位（寄存
器R5的位D3），也可以让DAC输出静音。

ADC高通滤波器和DAC去加重滤波器

ADC和DAC各自利用单独的数字滤波器来执行24位信号处
理。这些数字滤波器适用于录音和回放两种模式，并且针
对所用的各个采样速率进行了优化。

在录音工作模式下，来自ADC的未处理数据进入ADC滤波
器，被转换成适当的采样频率后，输出至数字音频接口。

在回放工作模式下，DAC滤波器利用用户选择的采样速
率，将数字音频接口数据转换成过采样数据。通过使能
DACSEL（寄存器R4的位D4），过采样数据经过DAC处理
后被送至模拟输出混频器。

用户可以将该器件设置为自动检测并消除输入源信号中的
任何直流失调。为此，应利用ADCHPF位（寄存器R5的位

D0）使能ADC数字滤波器中的数字高通滤波器（特性见表
2）。

此外，用户可以利用DEEMPH位（寄存器R5的位D1和位
D2）实现数字去加重。

硬件静音引脚

MUTE是硬件静音引脚，可以将SSM2603编解码器的DAC
输出置于静默状态。当使能MUTE时，编解码器进入静音
状态，回放输出电压建立至VMID。MUTE的使能如图17
所示。

ADC和DAC

SSM2603内置一对过采样Σ-Δ型ADC。当AVDD = 3.3 V时，
ADC最大满量程输入电平为1.0 V rms。如果ADC的输入信

号超过此电平，就会发生数据过载，引起声音失真。

ADC可以接受来自立体声线路输入端或单声道麦克风输入
端的模拟音频输入。注意，ADC只能接受来自单一源的输
入，用户必须利用INSEL位（寄存器R4的位D2）选择线路
输入或麦克风输入作为信号源。经过转换后，ADC输出的
数字数据通过ADC滤波器进行处理。

Rev. A | Page 11 of 32

PLAYBACK

OUTPUT

WAVEFORM

MUTE

图17. MUTE使能

102,400/MCLK

07241-018

SSM2603

自动电平控制(ALC)

SSM2603编解码器具有自动电平控制(ALC)功能，启用后可
以抑制削波并提高动态范围，防止输入信号突然变大。其
实现原理是连续调整PGA增益，使得ADC输入端的信号电
平保持恒定。

恢复释放（增益斜升）时间

恢复释放时间指PGA增益斜升至其范围的90%所需的时
间。因此，录音电平回到目标值的时间取决于两个因素：
恢复释放时间和所需的增益调整。如果增益调整很小，回
到目标值的时间将小于恢复释放时间。

启动建立（增益斜降）时间

启动建立时间指PGA增益斜降至其范围的90%所需的时
间。

INPUT SIGNAL

因此，录音电平回到目标值的时间取决于两个因素：启动
建立时间和所需的增益调整。如果增益调整很小，回到目
标值的时间将小于启动建立时间。

噪声门

在ALC功能已启用的情况下，如果输入信号长时间静默，
可能会听到嘶嘶声，这是由一种称为“噪声泵”的现象引起
的。为防止这种现象，SSM2603采用了噪声门功能。利用
NGTH位（寄存器R18的位D3至位D7）可以设置用户选定
的阈值。当使能噪声门时，ADC输出或者静音，或者保持
恒定的增益，以防发生噪声泵现象。有关噪声门设置的更
多信息，参见表41。

PGA

SIGNAL

AFTER

ALC

DECAY TIME

图18. PGA和ALC恢复释放时间和启动建立时间定义

ATTACK TIME

ALC TARGET
VALUE

07241-021

Rev. A | Page 12 of 32

模拟接口

信号链

SSM2603为片内ADC提供两种输入：立体声单端线路输入
和单声道麦克风输入。通过设置INSEL位（寄存器R4的位
D2），可以将线路输入或麦克风输入连接到ADC，但不能
同时连接。此外，通过设置SIDETONE_EN位（寄存器R4
的位D5）和BYPASS位（寄存器R4的位D3），可以将线路
或麦克风输入直接路由并混频至输出端。SSM2603的片内
DAC提供线路和耳机输出。

立体声线路输入和单声道麦克风输入

SSM2603包含一组单端立体声线路输入（RLINEIN和
LLINEIN），通过AVDD与AGND之间的分压器内部偏置

到VMID。可以将线路输入信号连接到内部ADC；如果需
要，还可以利用BYPASS位（寄存器R4的位D3），通过旁
路路径将其直接路由至输出。

LINEIN

AVDD

–

VMID

AGND

图19. ADC的线路输入

+

通过设置LINVOL位（寄存器R0的位D0至D5）和RINVOL
位（寄存器R1的位D0至D5），可以在−34.5 dB至+33 dB的
范围内以+1.5 dB的步长调整线路输入音量。默认情况下，
左右线路输入上的音量控制可以独立调整。但如果选择同
时调整，则LRINBOTH或RLINBOTH位会用同一值加载两
组音量控制寄存器。用户还可以设置LINMUTE位（寄存
器R0的位D7）和RINMUTE位（寄存器R1的位D7），使
ADC的线路输入信号静音。

高阻抗、低电容单声道麦克风输入引脚(MICIN)具有两个
增益级和一个麦克风偏置电平(MICBIAS)，该电平通过
AVDD与AGND之间的分压器内部偏置到VMID。可以将
麦克风输入信号连接到内部ADC；如果需要，还可以利用
SIDETONE_EN位（寄存器R4的位D5），通过伴音路径将
其直接路由至输出。

ADC
OR
BYPASS

07241-031

SSM2603

MICIN

50kΩ

(R

+ 10kΩ)

EXT

R

EXT

10kΩ

AVDD

VMID

AGND

GAIN =

第一增益级由一个反相配置的低噪声运算放大器组成，并
集成50 kΩ反馈电阻和10 kΩ输入电阻。默认麦克风输入信
号增益为14 dB。可以在MICIN引脚上串联一个外部电阻

(REXT)，用以将麦克风输入信号的第一级增益最低降至0
dB，其计算公式如下：

麦克风输入增益 = 50 kΩ/(10 kΩ + R

麦克风信号路径的第二级增益是从内部麦克风升压电路获
得。可用设置有0 dB、20 dB和40 dB，由MICBOOST位（寄
存器R4的位D0）和MICBOOST2位（寄存器R4的位D8）控
制。为实现20 dB的二级增益提升，用户可以选择MICBOOST
或MICBOOST2。为实现40 dB的二级麦克风信号增益，用
户必须同时选择MICBOOST和MICBOOST2。

如同线路输入，用户也可以设置MUTEMIC位（寄存器R4
的位D1），使ADC的麦克风输入信号静音。

注意，当从线路和麦克风输入获得音频数据时，ADC的最
大满量程输入为1.0 V rms（AVDD = 3.3 V时）。输入电压
不应大于满量程电压，否则ADC会过载，导致声音失真和
音质下降。为在麦克风和线路输入中获得最佳音质，应当
谨慎配置增益，使得ADC接收到的信号与其满量程相等。
这样可以使信噪比最大，从而实现最佳的整体音质。

50kΩ

0dB/20dB/40dB

GAIN BOOST

INTERNAL CIRCUITRY

图20. ADC的麦克风输入

EXT

ADC
OR
SIDETONE

)

07241-032

Rev. A | Page 13 of 32

SSM2603

至输出的旁路和伴音路径

通过设置SIDETONE_EN（寄存器R4的位D5）和BYPASS
（寄存器R4的位D3）软件控制寄存器选择，可以将线路和
麦克风输入直接路由并混频至输出端。无论何种模式，模
拟输入信号都是直接路由至输出端，而不经过数字化转
换。输出混频器的旁路信号与各线路输入的PGA输出信号
电平相同。

输出混频器的伴音信号必须通过配置SIDETONE_ATT（寄
存器R4的位D6和D7）控制寄存器位进行衰减，衰减幅度
为−6 dB至−15 dB，步长为−3 dB。选定的衰减发生在麦克
风的第一级和第二级增益将初始麦克风信号放大之后。

线路和耳机输出

DAC输出、麦克风输入（伴音路径）和线路输入（旁路路
径）汇聚于输出混频器。此输出信号可以同时存在于立体
声线路输出和立体声耳机输出。

BYPASS

LINE

INPUT

SIDETONE

MICROPHONE

INPUT

DACSEL

DAC

OUTPUT

AVDD

VMID

LINE OUTPUT
AND
HEADPHONE
OUTPUT

SSM2603具有一组高效耳机放大器输出LHPOUT和
RHPOUT，能够驱动16 Ω或32 Ω耳机扬声器。

DAC/

SIDETONE/

BYPASS

AVDD

VMID

AGND

–

+

图22. 耳机输出

xHPOUT

07241-034

如同线路输入，在默认情况下，LHPOUT和RHPOUT音量
是通过设置耳机输出控制寄存器的LHPVOL位（寄存器R2
的位D0至D5）和RHPVOL位（寄存器R3的位D0至D5）而
独立进行调整。将小于0110000的代码写入LHPVOL和
RHPVOL位，可以使耳机输出静音。用户也可以同时加载
两个声道的音量控制寄存器，方法是写入左右声道DAC音
量寄存器的LRHPBOTH（寄存器R2的位D8）和
RLHPBOTH（寄存器R3的位D8）位。

当AVDD和HPVDD均为3.3 V时，耳机输出的最大输出电
平为1.0 V rms。当器件处于待机模式或者耳机输出静音
时，为了抑制爆音和咔嚓声，耳机和线路输出被置于

VMID直流电平。

SSM2603的立体声线路输出LOUT和ROUT引脚能够驱动10
kΩ和50 pF的负载阻抗。输出混频器具有固定增益0 dB，其

线路输出信号电平是不可调的。当AVDD = 3.3 V时，线路
输出的最大输出电平为1.0 V rms。

AGND

图21. 输出信号链

07241-033

Rev. A | Page 14 of 32

SSM2603

数字音频接口

数字音频输入支持如下四种数字音频通信协议：右对齐模
式、左对齐模式、I2S模式和数字信号处理器(DSP)模式。

这些模式通过写入数字音频接口寄存器的FORMAT位（寄
存器R7的位D1和位D0）进行选择。所有模式均为MSB优
先，并以16或32位的数据工作。

录音模式

在RECDAT输出引脚上，数字音频接口可以发送录音操作
需要的数字音频数据。数字音频接口将经过处理的内部
ADC数字滤波器数据发送到RECDAT输出上。RECDAT上
的数字音频数据流包括经过时域多路复用的左声道和右声
道音频数据。

RECLRC是数字音频帧时钟信号，用于分离RECDAT线上
的左声道和右声道数据。

BCLK信号充当数字音频时钟。BCLK信号可以是输入信号
或输出信号，取决于SSM2603是处于主机模式还是从机模
式。在录音操作中，RECDAT和RECLRC必须与BCLK信号
同步，以免数据被破坏。

回放模式

在PBDAT输入引脚上，数字音频接口可以接收数字音频数
据以进行回放操作。PBDAT上的数字音频数据流包括经过
时域多路复用的左声道和右声道音频数据。PBLRC是数字
音频帧时钟信号，用于分离PBDAT线上的左声道和右声道
数据。

BCLK信号充当数字音频时钟。BCLK信号可以是输入信号
或输出信号，取决于SSM2603是处于主机模式还是从机模
式。在回放操作中，PBDAT和PBLRC必须与BCLK信号同
步，以免数据被破坏。

数字音频数据采样速率

为了支持各种常用的DAC和ADC采样速率，SSM2603提供
两种工作模式——正常模式和USB模式，可通过USB位
（寄存器R8的位D0）进行选择。

在正常模式下，SSM2603支持8 kHz至96 kHz的数字音频采
样速率。正常模式支持基于256 fS和384 fS的时钟。要选择
所需的采样速率，用户必须通过SR控制位（寄存器R8的位
D2至D5）设置适当的采样速率，并使该选择与MCLK引脚
提供的内核时钟频率一致。相关指南参见表29和表30。

在USB模式下，SSM2603支持8 kHz至96 kHz的数字音频采
样速率。USB模式支持基于250 fS和272 fS的时钟。使能
USB模式时，SSM2603支持12 MHz的通用串行总线(USB)时
钟速率；如果控制寄存器位CLKDIV2激活，则它还支持24

MHz时钟速率。用户必须通过SR控制位（寄存器R8的位
D2至D5）设置适当的采样速率。相关指南参见表29和表
31。

注意，采样速率是以固定分频比从MCLK信号产生。由于
所有音频处理功能都要参考内核MCLK信号，因此如果此
信号遭到破坏，SSM2603的输出音频质量也会受损。
BCLK/RECLRC/ RECDAT或BCLK/PBLRC/PBDAT信号必须
与数字音频接口电路中的MCLK信号同步。为保证数据同
步过程中不会丢失数据，MCLK必须大于或等于BCLK频
率。

BCLK频率应大于

采样速率 × 字长 × 2

只有确保BCLK频率大于此值，才能保证数字音频接口电
路捕捉到所有有效数据位。例如，如果需要32 kHz数字音
频采样速率和32位字长，则BCLK ≥ 2.048 MHz。

1/

f

S

X X X XN1 2

RIGHT CHANNEL

3

07241-013

RECLRC/

PBLRC

BCLK

RECDAT/

PBDAT

X = DON’T CARE.

LEFT CHANNEL

N4321

图23. 左对齐音频输入模式

Rev. A | Page 15 of 32

X

X

SSM2603

1/

f

S

LENNAHC THGIRLENNAHC TFEL

RECLRC/

PBLRC

BCLK

RECDAT/

PBDAT

= DON’T CARE.

X NX 3 21X X N4 4 321

图24. 右对齐音频输入模式

07241-014

1/

f

S

N X 1 2 3X

RECLRC/

PBLRC

BCLK

RECDAT/

PBDAT

LEFT CHANNEL RIGHT CHANNEL

X X N

1 2 3 4

X = DON’T CARE.

RECLRC/

PBLRC

BCLK

RECDAT/

PBDAT

= DON’T CARE.

LEFT CHANNEL

2 31

图26. DSP/脉冲编码调制(PCM)模式音频输入子模式1 (SM1) [LRP位 = 0]

图25. I

2

S音频输入模式

1/

f

S

RIGHT CHANNEL

1 2 3N

07241-015

XXXN

07241-016

1/

f

S

RIGHT CHANNEL

RECLRC/

PBLRC

BCLK

LEFT CHANNEL

RECDAT/

PBDAT

X = DON’T CARE.

2 31 X

图27. DSP/PCM模式音频输入子模式2 (SM2) [LRP位 = 1]

1 2 3N

X XN

07241-017

Rev. A | Page 16 of 32

软件控制接口

通过软件控制接口可以访问用户可选的控制寄存器，它可
以利用2线(I2C)接口工作。

每个控制寄存器包括一个MSB优先的16位控制数据字。位
B15至B9是寄存器映射地址，位B8至B0是相关寄存器映射
的寄存器数据。

SDIN产生串行控制数据字，SCLK为串行数据提供时钟，
CSB决定I2C器件地址。如果CSB引脚设置为0，则所选的
地址为0011010；如果设置为1，则地址为0011011。

SDIN

SSM2603

控制寄存器设置序列

1. 使能寄存器R6中除Out位（位D4）以外的所有必需电
源管理位。Out位应设置为1，直到控制寄存器设置序
列的最后一步。

2. 完成电源管理位的设置之后，设置所有其它必需的寄
存器，但激活位（寄存器R9的位D0）和电源管理寄存
器的Out位除外。

3. 如工作原理的“数字内核时钟”部分所述，插入足够的延
迟时间，以便对VMID去耦电容充电，然后设置激活位
（寄存器R9的位D0）。

4. 最后将寄存器R6的Out位设置为0，以使能SSM2603的
DAC输出路径。

SCLK

WRITE

SEQUENCE

SEQUENCE

S/P = START/STOP BIT.

A0 = I

A(S) = ACKNOWLEDGE BY SLAVE.
A(M) = ACKNOWLEDGE BY MASTER.
A(M) = ACKNOWLEDGE BY MASTER (INVERSION).

S A1A7 A0 A(S) A(S) A(S)B15 B9 B8

READ

S A1A7 A0 A(S) A(S) SB15 B9 0

2

C R/W BIT.

... ...

DEVICE

ADDRESS

DEVICE

ADDRESS

S

START ADDR R/W

1 TO 7

0

REGISTER

ADDRESS

REGISTER

ADDRESS

9 8

ACK ACKSUBADDRESS ACK STOPDATA

1 TO 7

9 8

1 TO 7

图28. 2线I2C一般时序图

B0 P7B ...

REGISTER

DATA

10

图29. I

DEVICE

ADDRESS

2

C写入和读取序列

9 8

REGISTER

DATA

(SLAVE DRIVE)

P

07241-019

01A... A7 A0 A(S) 8B0B... )M(A)M(A7B ...

......

P0

07241-022

Rev. A | Page 17 of 32

SSM2603

典型应用电路

AVDD VMID AGND DBVDD DGND DCVDD HPVDD PGND

MICBIAS

RLINEIN

PWROFF

MUX

ADC

BYPASS

SSM2603

SIDETONE

DACADC

DAC

REF

RHPOUT

ROUT

MICIN

LLINEIN

LINE

MIC

MUX

ADC

DIGITAL

PROCESSOR

OUT

LOUT

DAC

LHPOUT

SIDETONE

OSC CLKOUT

OSC CLK GEN

MCLK/XTI XTO CLKOUT

PBDAT RECDAT BCLK PBLRC RECLRC

BYPASS

DIGITAL AUDIO INTERFACE

CONTROL INTERFACE

MUTE CSB SDIN SCLK

07241-020

图30. 电源管理功能位置图（控制寄存器R6的位D0至D7）

+3.3V_VAA

L1
FB

C23

0.1uF

C21

C20

10uF

0.1uF

C19

0.1uF

12

18

U1

AVDD

HPVDD

LLINEIN

RLINEIN

MICBIAS

MICIN

SSM2603CPZ

9

PBLRC

8

PBDAT
RECDAT
RECLRC

7

BCLK

MUTE
CSB
SDIN
SCLK

1

MCLK/XTI

2

XTO

AGND

19154

+

C22

+

PGND

10uF

+3,3V_VDD

C24

+

3

5

0.1uF

DBVDD

DCVDD

ROUT

LOUT

LHPOUT

RHPOUT

CLKOUT

VMID

DGND

C25
10uF

C12
1uF

C14

220uF

+

+

C13

+

220PF

1uF

R9
47K

C27

220PF

R14

C26

47K
R13
47K

+

C15

220uF

17

16

13

14

6

20

+

C6

0.1uF

C3
10uF

R11
100

R12
100

R10
47K

PHONEJACK STEREO SW

J4

BNC

1

J5

BNC

2

1

2

J6

1
2
3
4
5

MIC_IN

L2
FB

+

C18
10uF

R1

J1

0

1

2

L

J2

R3
0

1

2

R

J7

1

2

R15
47K

C11
220PF

R2
NC

R4
NC

R7
680

C10

1uF

C1

C2

1uF

C4
220PF

1uF

C5
220PF

I2S[0..4]

+3.3V_VAA

R6 NC

R5 100K

R8

SPI[0..2]

0

Y1

12.288MHz

C7
22pF

DACLRC
DACDAT
ADCDAT
ADCLRC
BCLK

CSB
SDIN
SCLK

24

23

21

22

10
11

25
26
27
28

C8
22pF

Connection under chip

07241-023

图31. 典型应用电路

Rev. A | Page 18 of 32

SSM2603

寄存器映射

表10. 寄存器映射

寄存器 地址 地址 D8 D7 D6 D5 D4 D3 D2 D1 D0 Default

左声道ADC
输入音量
右声道ADC
输入音量
左声道DAC
音量

左声道DAC
音量
模拟音频路径

数字音频路径
电源管理

0 PWROFF CLKOUT OSC Out DAC ADC MIC LINEIN 010011111

SIDETONE_EN DACSEL Bypass INSEL MUTEMIC MICBOOST 000001010

HPOR DACMU DEEMPH[1:0] ADCHPF 000001000

111010010 ]0:5[LOVNIL 0 ETUMNIL HTOBNIRL

111010010 ]0:5[LOVNIR 0 ETUMNIR HTOBNILR

100111100 ]0:6[LOVPHL 0 HTOBPHRL

100111100 ]0:6[LOVPHR 0 HTOBPHLR

数字音频I/F
采样速率
激活
软件复位

ALC控制1
ALC控制2

噪声门

CLKDIV2 SR[3:0] BOSR USB 000000000

LRSWAP LRP WL[1:0] Format[1:0] 000001010

Reset[8:0] 000000000

110111100 ]0:3[LCLA ]0:2[NIAGXAM ]

DCY[3:0] ATK[3:0] 000110010

NGTH[4:0] NGG[1:0] NGAT 000000000

Rev. A | Page 19 of 32

SSM2603

寄存器映射详解

左声道ADC输入音量，地址0x00

表11. 左声道ADC输入音量寄存器位图

D8 D7 D6 D5 D4 D3 D2 D1 D0

LRINBOTH LINMUTE 0 LINVOL[5:0]

表12. 左声道ADC输入音量寄存器位功能描述

位名称 描述 设置

LRINBOTH

LINMUTE

LINVOL[5:0]

左至右线路输入ADC数据加载控制 0 = 禁止左声道ADC数据同时加载到右声道寄存器（默认）

1 = 允许左声道ADC数据同时加载到右声道寄存器

左声道输入静音

左声道PGA音量控制

0 = 禁用静音
1 = 使能至ADC的数据路径静音（默认）

00 0000 = -34.5 dB
... 1.5 dB步长
01 0111 = 0 dB（默认）
... 1.5 dB步长
01 1111 = 12 dB
10 0000 = 13.5 dB
100001 = 15 dB
100010 = 16.5 dB
100011 = 18 dB
10 0100 = 19.5 dB
100101 = 21 dB
100110 = 22.5 dB
100111 = 24dB
10 1000 = 25.5 dB
10 1001 = 27dB
101010 = 28.5 dB
101011 = 30dB
101100 = 31.5 dB
101101至11 1111 = 33 dB

Rev. A | Page 20 of 32

SSM2603

右声道ADC输入音量，地址0x01

表13. 右声道ADC输入音量寄存器位图

D8 D7 D6 D5 D4 D3 D2 D1 D0

RLINBOTH RINMUTE 0 RINVOL[5:0]

表14. 右声道ADC输入音量寄存器位功能描述

位名称 描述 设置

RLINBOTH

RINMUTE

RINVOL[5:0]

右至左线路输入ADC数据加载控制

右声道输入静音

右声道PGA音量控制

0 = 禁止右声道ADC数据同时加载到左声道寄存器（默认）
1 = 允许右声道ADC数据同时加载到左声道寄存器

0 = 禁用静音
1 = 至ADC的数据路径静音（默认）
00 0000 = -34.5 dB
... 1.5 dB步长
01 0111 = 0 dB（默认）
... 1.5 dB步长
01 1111 = 12 dB
10 0000 = 13.5 dB
100001 = 15 dB
100010 = 16.5 dB
100011 = 18 dB
100100 = 19.5 dB
100101 =21 dB
100110 = 22.5 dB
100111 = 24dB
10 1000 = 25.5 dB
10 1001 = 27dB
101010 = 28.5 dB
101011 = 30dB
101100 = 31.5 dB
10 1101至11 1111 = 33 dB

Rev. A | Page 21 of 32

SSM2603

左声道DAC音量，地址0x02

表15. 左声道DAC音量寄存器位图

D8 D7 D6 D5 D4 D3 D2 D1 D0

LRHPBOTH 0 LHPVOL[6:0]

表16. 左声道DAC音量寄存器位功能描述

位名称 描述 设置

LRHPBOTH

LHPVOL[6:0]

右声道DAC音量，地址0x03

表17. 右声道DAC音量寄存器位图

D8 D7 D6 D5 D4 D3 D2 D1 D0

RLHPBOTH 0 RHPVOL[6:0]

左至右耳机音量加载控制

左声道耳机音量控制

0 = 禁止左声道耳机音量数据同时加载到右声道寄存器（默认）
1 = 允许左声道耳机音量数据同时加载到右声道寄存器
000 0000至010 1111 = 静音

011 0000 = -73 dB
... 1 dB步长
111 1001 = 0 dB（默认）
... 1 dB步长
111 1111 =+6dB

表18. 右声道DAC音量寄存器位功能描述

位名称 描述 设置

RLHPBOTH

RHPVOL[6:0]

右至左耳机音量加载控制

右声道耳机音量控制

0 = 禁止右声道耳机音量数据同时加载到左声道寄存器（默认）
1 = 允许右声道耳机音量数据同时加载到左声道寄存器

000 0000至010 1111 = 静音
011 0000 = -73 dB
... 1 dB步长
111 1001 = 0 dB（默认）
... 1 dB步长
111 1111 =+6dB

Rev. A | Page 22 of 32

SSM2603

模拟音频路径，地址0x04

表19. 模拟音频路径寄存器位图

D8 D7 D6 D5 D4 D3 D2 D1 D0

MICBOOST2 SIDETONE_ATT[1:0] SIDETONE_EN DACSEL Bypass INSEL MUTEMIC MICBOOST

表20. 模拟音频路径寄存器位功能描述

位名称 描述 设置

MICBOOST2

SIDETONE_ATT[1:0]

SIDETONE_EN

DACSEL

Bypass

INSEL

MUTEMIC

MICBOOST

附加麦克风放大器增益升压控制

麦克风伴音增益控制

伴音使能。允许衰减的麦克风信号在器件输出端混频

DAC选择。允许DAC输出在器件输出端混频

旁路选择。允许线路输入信号在器件输出端混频

ADC的输入选择：线路或麦克风

至ADC的麦克风静音控制

主要麦克风放大器增益升压控制

0 = 0 dB（默认）
1 = 20 dB
00 = -6 dB（默认）
01 =-9 dB
10 = -12 dB
11 =-15 dB

0 = 伴音禁用（默认）
1 = 伴音使能
0 = 不选择DAC（默认）
1 = 选择DAC

0 = 旁路禁用
1 = 旁路使能（默认）
0 = ADC选择线路输入（默认）
1 = 麦克风输入
0 = 禁用至ADC的数据路径静音
1 = 使能至ADC的数据路径静音（默认）
0 = 0dB（默认）
1 = 20 dB

数字音频路径，地址0x05

表21. 数字音频路径寄存器位图

D8 D7 D6 D5 D4 D3 D2 D1 D0

0 0 0 0 HPOR DACMU DEEMPH[1:0] ADCHPF

表22. 数字音频路径寄存器位功能描述

位名称 描述 设置

HPOR

DACMU

DEEMPH[1:0]

ADCHPF

禁用高通滤波器时存储直流失调

DAC数字静音

去加重控制

ADC高通滤波器控制

0 = 清除失调（默认）
1 = 存储失调
0 = 不静音（信号有效）
1 = 静音（默认）
00 = 不去加重（默认）
01 = 32 kHz采用速率
10 = 44.1 kHz采用速率
11 = 48 kHz采用速率

0 = ADC高通滤波器使能（默认）
1 = ADC高通滤波器禁用

Rev. A | Page 23 of 32

SSM2603

电源管理，地址0x06

表23. 电源管理寄存器位图

D8 D7 D6 D5 D4 D3 D2 D1 D0

0 PWROFF CLKOUT OSC Out DAC ADC MIC LINEIN

表24. 电源管理寄存器位功能描述

位名称 描述 设置

PWROFF

CLKOUT

OSC

Out

DAC

ADC

MIC

LINEIN

功耗

全芯片掉电控制

时钟输出掉电控制

晶振掉电控制

输出掉电控制

DAC掉电控制

ADC掉电控制

麦克风输入掉电控制

线路输入掉电控制

0 = 上电
1 = 掉电（默认）

0 = 上电
1 = 掉电（默认）
0 = 上电
1 = 掉电（默认）

0 = 上电
1 = 掉电（默认）
0 = 上电
1 = 掉电（默认）
0 = 上电
1 = 掉电（默认）
0 = 上电
1 = 掉电（默认）
0 = 上电
1 = 掉电（默认）

表25

模式 PWROFF CLKOUT OSC OUT DAC ADC MIC LINEIN

录音和回放
仅回放
振荡器使能
外部时钟

仅录音
线路输入，
振荡器使能

线路输入，
外部时钟
麦克风输入，
振荡器使能

麦克风输入，
外部时钟

伴音（麦克风
至线路输出）

模拟旁路（线路
输入或线路输出）

掉电

0 0 0 1 1 0 1 0 4.7 N/A 2.0 1.9 mA

0 0 1 1 1 0 1 0 4.7 N/A 2.0 1.8 mA

0 0 0 1 1 0 0 1 4.8 N/A 2.0 1.9 mA

0 0 1 1 1 0 0 1 4.8 N/A 2.0 1.8 mA

0 0 1 0 1 1 0 1 2.0 2.2 0.2 1.7 mA

0 0 1 0 1 1 1 0 2.0 2.2 0.2 1.7 mA

AVDD
(3.3 V)

HPVDD
(3.3 V)

DCVDD
(3.3 V)

DBVDD
(3.3 V) Unit

Rev. A | Page 24 of 32

SSM2603

数字音频I/F，地址0x07

表26. 数字音频I/F寄存器位图

D8 D7 D6 D5 D4 D3 D2 D1 D0

0 BCLKINV MS LRSWAP LRP WL[1:0] Format[1:0]

表27. 数字音频I/F寄存器位功能描述

位名称 描述 设置

BCLKINV

MS

LRSWAP

LRP

WL[1:0]

Format[1:0]

BCLK反转控制

主机模式使能

交换DAC数据控制

右对齐、左对齐和I

2

S模式下的时钟极性控制

数据字长度控制

数字音频输入格式控制

0 = BCLK不反转（默认）
1 = BCLK反转

0 = 使能从机模式（默认）
1 = 使能主机模式
0 = 正常输出左右声道数据（默认）
1 = 音频接口中的左右声道数据交换
0 = 正常PBLRC和RECLRC（默认），或DSP子模式1
1 = PBLRC和RECLRC极性反转，或DSP子模式2

00 = 16位
01 = 20位
10 = 24位（默认）
11 = 32位
00 = 右对齐
01 = 左对齐

2

10 = I

S模式（默认）

11 = DSP模式

采样速率，地址0x08

表28. 采样速率寄存器位图

D8 D7 D6 D5 D4 D3 D2 D1 D0

0 CLKODIV2 CLKDIV2 SR[3:0] BOSR USB

表29. 采样速率寄存器位功能描述

位名称 描述 设置

CLKODIV2

CLKDIV2

SR[3:0]
BOSR

USB

CLKOUT分频器选择

内核时钟分频选择

时钟建立条件

基本过采样速率

USB模式选择

0 = CLKOUT为内核时钟（默认）
1 = CLKOUT为内核时钟的1/2
0 = 内核时钟为MCLK（默认）
1 = 内核时钟为MCLK的1/2
参见表30和表31

USB模式：
0 = 支持基于250 f
1 = 支持基于272 f

的时钟（默认）

S

的时钟

S

正常模式：

0 = 支持基于256 f
1 = 支持基于384 f

的时钟（默认）

S

的时钟

S

0 = 使能正常模式（默认）
1 = 使能USB模式

Rev. A | Page 25 of 32

SSM2603

表30. 采样速率查找表，USB禁用（正常模式）

MCLK (CLKDIV2 = 0) MCLK (CLKDIV2 = 1)

12.288 MHz 24.576 MHz 8 kHz (MCLK/1536) 8 kHz (MCLK/1536) 0 0011 0 MCLK/4

11.2896 MHz 22.5792 MHz 8.0182 kHz (MCLK/1408) 8.0182 kHz (MCLK/1408) 0 1011 0 MCLK/4

18.432 MHz 36.864 MHz 8 kHz (MCLK/2304) 8 kHz (MCLK/2304) 0 0011 1 MCLK/6

16.9344 MHz 33.8688 MHz 8.0182 kHz (MCLK/2112) 8.0182 kHz (MCLK/2112) 0 1011 1 MCLK/6

1

BCLK频率仅用于主机模式和从机右对齐模式。

ADC采样速率
(RECLRC)

8 kHz (MCLK/1536) 48 kHz (MCLK/256) 0 0010 0 MCLK/4
12 kHz (MCLK/1024) 12 kHz (MCLK/1024) 0 0100 0 MCLK/4
16 kHz (MCLK/768) 16 kHz (MCLK/768) 0 0101 0 MCLK/4
24 kHz (MCLK/512) 24 kHz (MCLK/512) 0 1110 0 MCLK/4
32 kHz (MCLK/384) 32 kHz (MCLK/384) 0 0110 0 MCLK/4
48 kHz (MCLK/256) 8 kHz (MCLK/1536) 0 0001 0 MCLK/4
48 kHz (MCLK/256) 48 kHz (MCLK/256) 0 0000 0 MCLK/4
96 kHz (MCLK/128) 96 kHz (MCLK/128) 0 0111 0 MCLK/2

8.0182 kHz (MCLK/1408) 44.1 kHz (MCLK/256) 0 1010 0 MCLK/4

11.025 kHz (MCLK/1024) 11.025 kHz (MCLK/1024) 0 1100 0 MCLK/4

22.05 kHz (MCLK/512) 22.05 kHz (MCLK/512) 0 1101 0 MCLK/4

44.1 kHz (MCLK/256) 8.0182 kHz (MCLK/1408) 0 1001 0 MCLK/4

44.1 kHz (MCLK/256) 44.1 kHz (MCLK/256) 0 1000 0 MCLK/4

88.2 kHz (MCLK/128) 88.2 kHz (MCLK/128) 0 1111 0 MCLK/2

8 kHz (MCLK/2304) 48 kHz (MCLK/384) 0 0010 1 MCLK/6
12 kHz (MCLK/1536) 12 kHz (MCLK/1536) 0 0100 1 MCLK/6
16 kHz (MCLK/1152) 16 kHz (MCLK/1152) 0 0101 1 MCLK/6
24 kHz (MCLK/768) 24 kHz (MCLK/768) 0 1110 1 MCLK/6
32 kHz (MCLK/576) 32 kHz (MCLK/576) 0 0110 1 MCLK/6
48 kHz (MCLK/384) 48 kHz (MCLK/384) 0 0000 1 MCLK/6
48 kHz (MCLK/384) 8 kHz (MCLK/2304) 0 0001 1 MCLK/6
96 kHz (MCLK/192) 96 kHz (MCLK/192) 0 0111 1 MCLK/3

8.0182 kHz (MCLK/2112) 44.1 kHz (MCLK/384) 0 1010 1 MCLK/6

11.025 kHz (MCLK/1536) 11.025 kHz (MCLK/1536) 0 1100 1 MCLK/6

22.05 kHz (MCLK/768) 22.05 kHz (MCLK/768) 0 1101 1 MCLK/6

44.1 kHz (MCLK/384) 8.0182 kHz (MCLK/2112) 0 1001 1 MCLK/6

44.1 kHz (MCLK/384) 44.1 kHz (MCLK/384) 0 1000 1 MCLK/6

88.2 kHz (MCLK/192) 88.2 kHz (MCLK/192) 0 1111 1 MCLK/3

DAC采样速率
(PBLRC)

USB SR[3:0] BOSR BCLK (MS = 1)1

Rev. A | Page 26 of 32

SSM2603

表31. 采样速率查找表，USB使能（USB模式）

MCLK (CLKDIV2 = 0) MCLK (CLKDIV2 = 1)

12.000 MHz 24.000 MHz 8 kHz (MCLK/1500) 8 kHz (MCLK/1500) 1 0011 0 MCLK

1

BCLK频率仅用于主机模式和从机右对齐模式。

ADC采样速率
(RECLRC)

8 kHz (MCLK/1500) 48 kHz (MCLK/250) 1 0010 0 MCLK

8.0214 kHz (MCLK/1496) 8.0214 kHz (MCLK/1496) 1 1011 1 MCLK

8.0214 kHz (MCLK/1496) 44.118 kHz (MCLK/272) 1 1010 1 MCLK

11.0259 kHz (MCLK/1088) 11.0259 kHz (MCLK/1088) 1 1100 1 MCLK
12 kHz (MCLK/1000) 12 kHz (MCLK/1000) 1 1000 0 MCLK
16 kHz (MCLK/750) 16 kHz (MCLK/750) 1 1010 0 MCLK

22.0588 kHz (MCLK/544) 22.0588 kHz (MCLK/544) 1 1101 1 MCLK
24 kHz (MCLK/500) 24 kHz (MCLK/500) 1 1110 0 MCLK
32 kHz (MCLK/375) 32 kHz (MCLK/375) 1 0110 0 MCLK

44.118 kHz (MCLK/272) 8.0214 kHz (MCLK/1496) 1 1001 1 MCLK

44.118 kHz (MCLK/272) 44.118 kHz (MCLK/272) 1 1000 1 MCLK
48 kHz (MCLK/250) 8 kHz (MCLK/1500) 1 0001 0 MCLK
48 kHz (MCLK/250) 48 kHz (MCLK/250) 1 0000 0 MCLK

88.235 kHz (MCLK/136) 88.235 kHz (MCLK/136) 1 1111 1 MCLK
96 kHz (MCLK/125) 96 kHz (MCLK/125) 1 0111 0 MCLK

DAC采样速率
(PBLRC)

USB SR[3:0] BOSR BCLK (MS = 1)1

Rev. A | Page 27 of 32

SSM2603

激活，地址0x09

表32. 激活寄存器位图

D8 D7 D6 D5 D4 D3 D2 D1 D0

0 0 0 0 0 0 0 0 Active

表33. 激活寄存器位功能描述

位名称 描述 设置

Active

软件复位，地址0x0F

表34. 软件复位寄存器位图

D8 D7 D6 D5 D4 D3 D2 D1 D0

表35. 软件复位寄存器位功能描述

位名称 描述 设置

Reset[8:0]

数字内核激活控制

Reset[8:0]

对此寄存器写入全0，可以将所有寄存器设置为默认值。
对此寄存器写入其它数据无作用。

0 = 禁用数字内核（默认）
1 = 激活数字内核

0 = 复位（默认）

Rev. A | Page 28 of 32

SSM2603

ALC控制1，地址0x10

表36. ALC控制1寄存器位图

D8 D7 D6 D5 D4 D3 D2 D1 D0

]0:3[LCLA ]0:2[NIAGXAM ]0:1[LESCLA

表37. ALC控制1寄存器位功能描述

位名称 描述 设置

ALCSEL[1:0]

MAXGAIN[2:0]

ALCL[3:0]

ALC选择

PGA最大增益

ALC目标电平

00 = ALC禁用（默认）
01 = 仅右声道使能ALC
10 = 仅左声道使能ALC
11 = 两个声道均使能ALC

000 = -12 dB
001 =-6dB
... 6 dB步长
111 = 30dB（默认）
0000 =-28.5 dBFS
0001 =-27 dBFS
... 1.5 dBFS步长
1011 = -12 dBFS（默认）
... 1.5 dBFS步长
1111 =-6 dBFS

ALC控制2，地址0x11

表38. ALC控制2寄存器位图

D8 D7 D6 D5 D4 D3 D2 D1 D0

]0:3[YCD 0 ATK[3:0]

表39. ALC控制2寄存器位功能描述

位名称 描述 设置

DCY[3:0]

ATK[3:0]

恢复（释放）时间控制

ALC启动建立时间控制

0000 = 24 ms
0001 =48 ms
0010 = 96 ms
0011 = 192 ms（默认）
... …（时间随着代码的递增而加倍）
1010 = 24.576 sec

0000 = 6 ms
0001 = 12 ms
0010 = 24 ms（默认）
... …（时间随着代码的递增而加倍）
1010 = 6.144 sec

Rev. A | Page 29 of 32

SSM2603

噪声门，地址0x12

表40. 噪声门寄存器位图

D8 D7 D6 D5 D4 D3 D2 D1 D0

]0:1[GGN ]0:4[HTGN 0 NGAT

表41. 噪声门寄存器位功能描述

位名称 描述 设置

NGTH[4:0]

NGG[1:0]

NGAT

1

X = 无关.

噪声门阈值

噪声门类型

噪声门控制

00000 = -76.5 dBFS（默认）
00001 = -75 dBFS
... 1.5 dBFS步长
11110 = -31.5 dBFS
11111 = -30 dBFS

X0 = 保持PGA增益恒定（默认）
01 = 输出静音
11 = 保留
0 = 禁用噪声门（默认）
1 = 使能噪声门

1

Rev. A | Page 30 of 32

外形尺寸

PIN 1

INDICATOR

1.00

0.85

0.80

SEATING

PLANE

12° MAX

5.00

BSC SQ

TOPVIEW

0.30

0.23

0.18

0.80 MAX

0.65 TYP

4.75

BSC SQ

0.20 REF

MAX

0.50
BSC

0.05 MAX

0.02 NOM
COPLANARITY

0.60

0.50

0.40

0.30

0.05

0.60 MAX

22

21

EXPOSED

(BOTTOMVIEW)

15

14

3.00 REF

28

PAD

8

FOR PROPER CONNECTION OF
THE EXPOSED PAD, REFER TO
THE PIN CONFIGURATION AND
FUNCTION DESCRIPTIONS
SECTION OF THIS DATA SHEET.

SSM2603

PIN 1
INDICATOR

1

3.40

3.30 SQ

3.20

7

0.25 MIN

COMPLIANT TO JEDEC STANDARDS MO-220-VHHD-1

052407-B

图32. 28引脚引脚 架构芯片级封装，

5 mm x 5 mm超薄四方体

(CP-28-4)，

尺寸单位：mm

订购指南

型号 温度范围 封装描述 封装选项

SSM2603CPZ-R2
SSM2603CPZ-REEL
SSM2603CPZ-REEL7
SSM2603-EVALZ1

1

Z = RoHS Compliant Part.

1

1

1

-40°C至+85°C

-40°C至+85°C

-40°C至+85°C

28引脚引脚架构芯片级封装[LFCSP_VQ]
28引脚引脚架构芯片级封装[LFCSP_VQ]
28引脚引脚架构芯片级封装[LFCSP_VQ]

CP-28-4
CP-28-4
CP-28-4

评估板

Rev. A | Page 31 of 32

SSM2603

注释

©2008–2009 Analog Devices, Inc. All rights reserved. Trademarks and
registered trademarks are the property of their respective owners.

)A(90/8-0-14270D

Rev. A | Page 32 of 32