Datasheet AD5628, AD5648, AD5668 Datasheet (ANALOG DEVICES)

V

/

8通道、12/14/16位SPI电压输出

denseDAC，内置5 ppm/°C片

AD5628/AD5648/AD5668

内基准电压源

特性

低功耗、小尺寸、引脚兼容的8通道DAC
AD5668：16位

AD5628/AD5648/AD5668

AD5648：14位
AD5628：12位
14引脚/16引脚TSSOP和16引脚LFCSP封装

1.25 V/2.5 V、5 ppm/ºC片内基准电压源

关断模式下的功耗：400 nA (5 V)，200 nA (3 V)
电源电压范围：2.7 V至5.5 V
通过设计保证单调性
上电复位至零电平或中间电平
3种关断功能
硬件LDAC和LDAC 覆盖功能
CLR 功能，清零至可编程编码
轨到轨工作

SCLK

SYNC

DIN

1

RU-16 PACKAGE ONLY

LDAC

INTERFACE

LOGIC

1

LDAC

CLR

REGISTER

REGISTER

REGISTER

REGISTER

REGISTER

REGISTER

REGISTER

REGISTER

POWER-ON

1

应用

过程控制
数据采集系统
便携式电池供电仪表
数字增益和失调电压调整
可编程电压源和电流源
可编程衰减器

概述

AD5628/AD5648/AD5668分别是低功耗、8通道、12/14/16
位缓冲电压输出DAC，采用2.7 V至5.5 V单电源供电，通过
设计保证单调性。AD5668和AD5628提供4 mm × 4 mm
LFCSP和16引脚TSSOP两种封装，AD5648提供14引脚和16
引脚TSSOP两种封装。

AD5628/AD5648/AD5668内置一个片内基准电压源，内部
增益为2。AD5628-1/AD5648-1/AD5668-1内置一个1.25 V、

5 ppm/°C基准电压源，满量程输出范围可达到2.5 V；
AD5628-2/AD5648-2/AD5668-2和AD5668-3内置一个2.5
V、5 ppm/°C基准电压源，满量程输出范围可达到5 V。上

电时，片内基准电压源关闭，因而可以使用外部基准电压
源。内部基准电压源通过软件写操作来使能。

上述器件内置一个上电复位电路，确保DAC上电后输出0
V(AD5628-1/AD5648-1/AD5668-1、AD5628-2/AD5648-2/

Rev. E

Information furnished by Analog Devices is believed to be accurate and reliable. However, no
responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other
rights of third parties that may result from its use. Specications subject to change without notice. No
license is granted by implication or otherwise under any patent or patent rights of Analog Devices.
Trademarks and registered trademarks are th

ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供
的最新英文版数据手册。

e property of their respective owners.

AD5668-2)或中间电平(AD5668-3)并保持该电平，直到执
行一次有效的写操作为止。此外还具有各通道独立关断特
性，在关断模式下，器件在5 V时的功耗降至400 nA，并提
供软件可选的输出负载。利用LDAC功能可以同时更新所
有DAC的输出，用户也可以选择要同时更新的DAC通道。
另外还有一个异步CLR功能，可以将所有DAC更新至一个
用户可编程的编码：零电平、中间电平或满量程。

AD5628/AD5648/AD5668采用多功能三线式串行接口，能
够以最高50 MHz的时钟速率工作，并与标准SPI®、QSPI™、
MICROWIRE™、DSP接口标准兼容。它内置片内精密输出
放大器，能够实现轨到轨输出摆幅。

产品聚焦

1. 8通道、12/14/16位DAC。

2. 1.25 V/2.5 V、5 ppm/ºC片内基准电压源。

3. 提供14引脚/16引脚TSSOP和16引脚LFCSP封装。

4. 上电复位至0 V或中间电平。

5. 关断功能。关断模式下，3 V时DAC的典型功耗为
200 nA，5 V时为400 nA。

One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A.
Tel: [phone] www.analog.com
Fax: [phone] ©2005–2011 Analog Devices, Inc. All rights reserved.

V

INPUT

INPUT

INPUT

INPUT

INPUT

INPUT

INPUT

INPUT

RESET

DD

功能框图

REFIN

DAC

DAC

DAC

DAC

DAC

DAC

DAC

DAC

图1.

STRING

DAC A

STRING

DAC B

STRING

DAC C

STRING

DAC D

STRING

DAC E

STRING

DAC F

STRING

DAC G

STRING

DAC H

REGISTER

REGISTER

REGISTER

REGISTER

REGISTER

REGISTER

REGISTER

REGISTER

V

REFOUT

1.25V/2.5V
REF

BUFFER

BUFFER

BUFFER

BUFFER

BUFFER

BUFFER

BUFFER

BUFFER

POWER-DOWN

LOGIC

GND

V

OUT

V

OUT

V

OUT

V

OUT

V

OUT

V

OUT

V

OUT

V

OUT

A

B

C

D

E

F

G

H

05302-001

AD5628/AD5648/AD5668

目录

特性.....................................................................................................1

应用.....................................................................................................1

功能框图............................................................................................1

概述.....................................................................................................1

产品聚焦............................................................................................1

修订历史............................................................................................2

技术规格............................................................................................3

交流特性 .......................................................................................6

时序特性 .......................................................................................7

绝对最大额定值............................................................................... 8

ESD警告 ........................................................................................8

引脚配置和功能描述 ......................................................................9

典型工作特性 .................................................................................10

术语...................................................................................................18

工作原理..........................................................................................20

数模转换部分.............................................................................20

修订历史

2011年1月—修订版D至修订版E

更改表1的AD5628相对精度、零编码误差、失调误差

和基准电压TC参数 .......................................................................3

更改表2的AD5628相对精度、零编码误差、

失调误差和基准电压TC参数........................................................5

更改表3的输出电压建立时间.......................................................6

增加图53；重新排序 ....................................................................17

更改“输出放大器”部分.................................................................21

更改“订购指南”部分.....................................................................28

2010年9月—修订版C至修订版D

修改标题............................................................................................1

增加16引脚LFCSP封装............................................................ 通篇

更改表1 ..............................................................................................3

更改表2 ..............................................................................................5

更改表3 ..............................................................................................6

更改表4 ..............................................................................................7

删除表5中的SnPb ............................................................................8

增加图5；重新排序 ........................................................................9

更改表6 ..............................................................................................9

更换“典型工作特性”部分 ............................................................10

更改“上电复位”部分.....................................................................23

更新“外形尺寸”部分.....................................................................26

更改“订购指南”部分.....................................................................28

电阻串..........................................................................................20

内部基准电压源 ........................................................................20

输出放大器 .................................................................................21

串行接口 .....................................................................................21

输入移位寄存器 ........................................................................22

SYNC 中断 ..................................................................................22

内部基准电压源寄存器 ...........................................................23

上电复位 .....................................................................................23

关断模式 .....................................................................................23

清零编码寄存器 ........................................................................23

LDAC 功能..................................................................................25

电源旁路和接地 ........................................................................25

外形尺寸..........................................................................................26

订购指南 .....................................................................................28

2010年1月—修订版B至修订版C

更改图3 ............................................................................................10

更改“订购指南”部分.....................................................................28

2009年2月—修订版A至修订版B

更改表1的基准电流参数................................................................3

更改表1的I

(正常模式)参数 .......................................................4

DD

更改表2的基准电流参数................................................................5

更改表2的I

(正常模式)参数 .......................................................6

DD

2005年11月—修订版0至修订版A

更改“技术规格”部分.......................................................................3

2005年10月—修订版0：初始版

Rev. E | Page 2 of 28

AD5628/AD5648/AD5668

技术规格

VDD = 4.5 V至5.5 V，RL = 2 kΩ接GND，CL = 200 pF接GND，V

表1

1

A级

参数 单位 条件/注释

静态性能

2

AD5628

分辨率
相对精度
微分非线性

最小值 典型值 最大值

12 12
±0.5 ±4 ±0.5 ±1 LSB
±0.25 ±0.25 LSB

最小值 典型值 最大值

AD5648

分辨率
相对精度
微分非线性

14 14
±2 ±8 ±2 ±4 LSB
±0.5 ±0.5 LSB

AD5668

分辨率
相对精度
微分非线性

零编码误差
零编码误差漂移
满量程误差

增益误差
增益温度系数
失调误差
直流电源抑制比
直流串扰

16 16
±8 ±32 ±8 ±16 LSB
±1 ±1 LSB

6 19 6 19 mV
±2 ±2 µV/°C

−0.2 −1 −0.2 −1 % FSR

±1 ±1 % FSR
±2.5 ±2.5 ppm
±6 ±19 ±6 ±19 mV
–80 –80 dB
10 10 µV

(外部基准电压源)

5 5 µV/mA
10 10 µV

直流串扰

25 25 µV

(内部基准电压源)

10 10 µV/mA

输出特性

输出电压范围
容性负载稳定性

3

0 VDD 0 VDD V
2 2 nF RL = ∞
10 10 nF RL = 2 kΩ

直流输出阻抗
短路电流
上电时间

基准输入
基准电流
基准电压输入范围
基准输入阻抗

基准输出

输出电压
AD56x8-2, AD56x8-3
基准电压TC

3

0.5 0.5 Ω
30 30 mA VDD = 5 V
4 4 µs

40 55 40 55 µA
0 VDD 0 VDD V

14.6 14.6 kΩ

2.495 2.505 2.495 2.505 V
5 10 5 10 ppm/°C TSSOP
15 5 10 ppm/°C LFCSP

基准输出阻抗

7.5 7.5 kΩ

= VDD。除非另有说明，所有规格均相对于T

REFIN

1

B级

位

参见图8
通过设计保证单调性
(参见图11)

位

参见图7
通过设计保证单调性
(参见图10)

位

参见图6
通过设计保证单调性
(参见图9)
全0载入DAC寄存器(参见图25)

全1载入DAC寄存器
(参见图26)

FSR/°C

V

± 10%

DD

满量程输出变化引起；

R

= 2 kΩ接GND或V

L

负载电流变化引起
(各通道)关断引起
满量程输出变化引起；

R

= 2 kΩ接GND或V

L

负载电流变化引起

退出关断模式，V

= VDD = 5.5 V(各DAC通道)

V

REF

环境温度

DD

DD

DD

= 5 V

MIN至TMAX

而言。

Rev. E | Page 3 of 28

AD5628/AD5648/AD5668

参数 单位 条件/注释

逻辑输入

3

输入电流
低输入电压V
高输入电压V

INL

INH

引脚电容

电源要求

最小值 典型值 最大值

±3 ±3 µA

0.8 0.8 V VDD = 5 V
2 2 V VDD = 5 V
3 3 pF

VDD 4.5 5.5 4.5 5.5 V

A级

1

B级

1

最小值 典型值 最大值

所有数字输入

所有数字输入为0或VDD，
DAC启用，不包括负载电流

正常模式

IDD ( )4

VDD = 4.5 V 至 5.5 V 1.0 1.5 1.0 1.5 mA
VDD = 4.5 V 至 5.5 V 1.8 2.25 1.7 2.25 mA

= VDD和VIL = GND

V

IH

内部基准电压源关闭
内部基准电压源开启

IDD (全关断模式)5

= VDD和VIL = GND

VDD = 4.5 V to 5.5 V 0.4 1 0.4 1 µA

1

温度范围：−40°C至+105°C，典型值25°C。

2

线性度计算使用缩减的数据范围：AD5628(编码32到编码4064)；AD5648(编码128到编码16,256)；AD5668(编码512到编码65,024)。输出端无负载。

3

通过设计和特性保证，未经生产测试。

4

接口未启用。所有DAC启用。DAC输出端无负载。

5

所有8个DAC均关断。

V

IH

Rev. E | Page 4 of 28

VDD = 2.7 V至3.6 V，RL = 2 kΩ接GND，CL = 200 pF接GND，V

= VDD。除非另有说明，所有规格均相对于T

REFIN

AD5628/AD5648/AD5668

表2

1

A级

参数 单位 条件/注释

静态性能

2

AD5628

分辨率
相对精度
微分非线性

最小值 典型值 最大值

12 12
±0.5 ±4 ±0.5 ±1 LSB
±0.25 ±0.25 LSB

最小值 典型值 最大值

B级

1

位

参见图8
通过设计保证单调性
(参见图11)

AD5648

分辨率
相对精度
微分非线性

14 14

位

±2 ±8 ±2 ±4 LSB
±0.5 ±0.5 LSB

参见图7
通过设计保证单调性
(参见图10)

MIN至TMAX

而言。

AD5668

分辨率
相对精度
微分非线性

零编码误差
零编码误差漂移
满量程误差
增益误差
增益温度系数
失调误差
直流电源抑制比

直流串扰

3

3

(外部基准电压源)

直流串扰

3

(内部基准电压源)

输出特性

3

输出电压范围
容性负载稳定性

直流输出阻抗
短路电流
上电时间
基准输入
基准电流
基准电压输入范围
基准输入阻抗

基准输出

输出电压
AD5628/AD5648/AD5668-1
基准电压TC

3

基准输出阻抗

16 16
±8 ±32 ±8 ±16 LSB
±1 ±1 LSB

6 19 6 19 mV

位

参见图6
通过设计保证单调性(参见图9)

全0载入DAC寄存器(参见图25)

±2 ±2 µV/°C

−0.2 −1 −0.2 −1 % FSR

全1载入DAC寄存器(参见图26)

±1 ±1 % FSR
±2.5 ±2.5 ppm Of FSR/°C
±6 ±19 ±6 ±19 mV
–80 –80 dB VDD ± 10%

10 10 µV

5 5 µV/mA
10 10 µV
25 25 µV

10 10 µV/mA

满量程输出变化引起；

R

= 2 kΩ接GND或V

L

负载电流变化引起

(各通道)关断引起

满量程输出变化引起；

= 2 kΩ接GND或V

R

L

负载电流变化引起

0 VDD 0 VDD V
2 2 nF RL = ∞
10 10 nF RL = 2 kΩ

0.5 0.5 Ω
30 30 mA VDD = 3 V
4 4 µs

退出关断模式，VDD = 3 V

40 55 40 55 µA V

= VDD = 5.5 V

REF

0 VDD 0 VDD

14.6 14.6 kΩ

1.247 1.253 1.247 1.253 V

环境温度

5 15 5 15 ppm/°C TSSOP
15 5 15 ppm/°C LFCSP

7.5 7.5 kΩ

DD

DD

(各DAC通道)

Rev. E | Page 5 of 28

AD5628/AD5648/AD5668

参数 单位 条件/注释

逻辑输入

3

输入电流
低输入电压V
高输入电压V

INL

INH

引脚电容

电源要求

V

DD

最小值 典型值 最大值

±3 ±3 µA

0.8 0.8 V
2 2 V
3 3 pF

2.7 3.6 2.7 3.6 V

A级

1

B级

1

最小值 典型值 最大值

所有数字输入

V

= 3 V

DD

V

= 3 V

DD

所有数字输入为0或V

，DAC启用，

DD

不包括负载电流

IDD(正常模式
VDD = 2.7 V至3.6 V
V
I

= 2.7 V至3.6 V

DD

(全关断模式

DD

VDD = 2.7 V至3.6 V

1

温度范围：−40°C至+105°C，典型值25°C。

2

线性度计算使用缩减的数据范围：AD5628(编码32到编码4064)；AD5648(编码128到编码16256)；AD5668(编码512到编码65024)。输出端无负载。

3

通过设计和特性保证，未经生产测试。

4

接口未启用。所有DAC启用。DAC输出端无负载。

5

所有8个DAC均关断。

)4

1.0 1.5 1.0 1.5 mA

)5

1.8 2.25 1.7 2.25 mA

0.2 1 0.2 1 µA

V

= VDD和VIL = GND

IH

内部基准电压源关闭
内部基准电压源开启

V

= VDD和VIL = GND

IH

交流特性

VDD = 2.7 V至5.5 V，RL = 2 kΩ接GND，CL = 200 pF接GND，V

= VDD。除非另有说明，所有规格均相对于T

REFIN

MIN至TMAX

而言。

表3

1, 2

参数

输出电压建立时间
压摆率
数模转换毛刺脉冲

数字馈通
数字串扰
模拟串扰
DAC间串扰
乘法带宽
总谐波失真
输出噪声频谱密度

输出噪声

1

通过设计和特性保证，未经生产测试。

2

参见“术语”部分。

3

温度范围：−40°C至+105°C，典型值25°C。

单位 条件/注释

最小值 典型值 最大值

2.5 7 µs

1.2 V/µs
4 nV-s

19 nV-s

0.1 nV-s

0.2 nV-s

0.4 nV-s

0.8 nV-s
320 kHz

−80 dB
120 nV/√Hz
100 nV/√Hz
12

3

¼到¾量程建立到±2 LSB(16位分辨率)

主进位改变1 LSB(16位分辨率)(参见图41)

从编码0xEA00到编码0xE9FF(16位分辨率)

V

= 2 V ± 0.2 V p-p

REF

V

= 2 V ± 0.1 V p-p，频率 = 10 kHz

REF

DAC编码 = 0x8400(16位分辨率)，1 kHz
DAC编码 = 0x8400(16位分辨率)，10 kHz

0.1 Hz至10 Hz，DAC编码 = 0x0000

Rev. E | Page 6 of 28

AD5628/AD5648/AD5668

时序特性

所有输入信号均在tr = tf = 1 ns/V(10%到90%的VDD)情况下标定并从(VIL + VIH)/2电平起开始计时。参见图2。VDD = 2.7 V至5.5 V。

除非另有说明，所有规格均相对于T

MIN至TMAX

表4

的限值

= 2.7 V至5.5 V

参数

T

MIN、TMAX

V

DD

t1 1 20
t2 8
t3 8
t4 13

t5 4
t6 4
t7 0

t8 15
t9 13
t10 0
t11 10
t12 15
t13 5
t14 0
t15 300

1

VDD = 2.7 V至5.5 V时，最大SCLK频率为50 MHz。通过设计和特性保证，未经生产测试。

t

10

SCLK

t

8

SYNC

LDAC

DIN

1

DB31

而言。

单位 条件/注释

ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(典型值)

t

1

t

t

t

4

t

5

3

t

6

2

SCLK周期时间
SCLK高电平时间
SCLK低电平时间
SYNC 到SCLK下降沿建立时间

数据建立时间
数据保持时间
SCLK下降沿到SYNC上升沿
最小SYNC高电平时间

SYNC 上升沿到SCLK下降沿忽略
SCLK下降沿到SYNC下降沿忽略
LDAC 低电平脉冲宽度
SCLK下降沿到LDAC上升沿
CLR 低电平脉冲宽度
SCLK下降沿到LDAC下降沿
CLR 脉冲启动时间

t

9

t

7

DB0

t

11

t

14

2

LDAC

t

CLR

V

OUT

1

ASYNCHRONOUS LDAC UPDATE MODE.

2

SYNCHRONOUS LDAC UPDATE MODE.

13

t

12

t

15

05302-002

图2. 串行写入操作

Rev. E | Page 7 of 28

AD5628/AD5648/AD5668

绝对最大额定值

除非另有说明，TA = 25°C。

表5

参数 额定值

VDD至GND

数字输入电压至GND

至GND

V

OUT

V

REFIN/VREFOUT

至GND

工作温度范围
工业
存储温度范围

最大值)

结温(T

J

TSSOP封装
功耗

热阻

θ

JA

回流焊峰值温度

无铅

−0.3 V至+7 V

−0.3 V至V

−0.3 V至V

−0.3 V至V

−40°C至+105°C

−65°C至+150°C
150°C

(T

150.4°C/W

260°C

J MAX

DD

DD

DD

− TA)/θ

+ 0.3 V
+ 0.3 V
+ 0.3 V

JA

注意，超出上述绝对最大额定值可能会导致器件永久性损
坏。这只是额定最值，不表示在这些条件下或者在任何其
它超出本技术规范操作章节中所示规格的条件下，器件能
够正常工作。长期在绝对最大额定值条件下工作会影响器
件的可靠性。

ESD警告

ESD(静电放电)敏感器件。

带电器件和电路板可能会在没有察觉的情况下放电。
尽管本产品具有专利或专有保护电路，但在遇到高能
量ESD时，器件可能会损坏。因此，应当采取适当的
ESD防范措施，以避免器件性能下降或功能丧失。

Rev. E | Page 8 of 28

V

引脚配置和功能描述

AD5628/AD5648/AD5668

AD5628/AD5668

CNYS61

CADL

KLCS

NI
D
31

51

41

SYNC

V
V
V

V

V

REFIN/VREFOUT

OUT

OUT

OUT

OUT

V

DD

A
C
E
G

1

2

AD5628/

3

AD5648/

4

TOP VIEW

5

(Not to Scale)

6

7

14

SCLK

13

DIN

12

GND

11

V

OUT

V

10

OUT

9

V

OUT

8

V

OUT

图3. 14引脚TSSOP(RU-14) 图4. 16引脚TSSOP(RU-16) 图5. 16引脚LFCSP (CP-16-17)

表6. 引脚功能描述

引脚编号

14引脚
TSSOP

N/A

16引脚
TSSOP

1

16引脚
LFCSP

15

1 2 16

2 3 1 V

3 4 2 V
11 13 11 V
4 5 3 V
10 12 10 V
7 8 6

B
D
F
H

05302-003

引脚名称

LDAC

SYNC

DD

A

OUT

B

OUT

C

OUT

D

OUT

/

V

REFIN

V

REFOUT

LDAC
SYNC

V

V

OUT

V

OUT

V

OUT

V

OUT

REFIN/VREFOUT

DD

A
C
E
G

1

2

3

AD5628/
AD5648/

4

AD5668

5

TOP VIEW

6

(Not to Scale)

7

8

1

V

DD

2

A

V

16

SCLK

15

DIN

14

GND

13

V

B

OUT

12

D

V

OUT

11

V

F

OUT

10

H

V

OUT

9

CLR

05302-004

OUT

V

C

OUT

E

V

OUT

NOTES

1. EXPOSED PAD MUST BE TIED TO GND.

3
4

TOP VIEW

(Not to Scale)

7

6

5

TUOFER

RLC

G

TUO

V

V/

NIFER

V

GND

12
11

V

B

OUT

10

V

D

OUT

9

V

F

OUT

8
H

TUO

V

描述

发送脉冲使该引脚变为低电平后，当输入寄存器有新数据时，可以更新任意或全部
DAC寄存器。因此，所有DAC输出可以同时更新。也可以将该引脚永久接为低电平。

低电平有效控制输入。这是输入数据的帧同步信号。当SYNC变为低电平时，SCLK和

DIN缓冲器上电，输入移位寄存器使能。数据在后续32个时钟的下降沿读入。如果
SYNC在第32个下降沿之前变为高电平，SYNC的上升沿将用作中断，器件将忽略写入

序列。
电源输入引脚。这些器件可以采用2.7 V至5.5 V电源供电，电源应通过并联的10 μF电
容和0.1 μF电容去耦至GND。

DAC A的模拟输出电压。输出放大器能以轨到轨方式工作。
DAC B的模拟输出电压。输出放大器能以轨到轨方式工作。
DAC C的模拟输出电压。输出放大器能以轨到轨方式工作。
DAC D的模拟输出电压。输出放大器能以轨到轨方式工作。
AD5628/AD5648/AD5668有一个用于基准输入和输出的公用引脚。使用内部基准电压

源时，此引脚为基准输出。使用外部基准电压源时，此引脚为基准输入。此引脚默认
用作基准输入。

05302-005

N/A 9 7

CLR

异步清零输入。CLR输入对下降沿敏感。当CLR为低电平时，所有LDAC脉冲都被忽
略。当CLR有效时，输入寄存器和DAC寄存器更新为CLR编码寄存器内的数据：零电
平、中间电平或满量程。默认设置是输出清零至0 V。

5 6 4 V
9 11 9 V
6 7 5 V
8 10 8 V
12 14 12 GND
13 15 13 DIN

OUT

OUT

OUT

OUT

E
F
G
H

DAC E的模拟输出电压。输出放大器能以轨到轨方式工作。
DAC F的模拟输出电压。输出放大器能以轨到轨方式工作。
DAC G的模拟输出电压。输出放大器能以轨到轨方式工作。
DAC H的模拟输出电压。输出放大器能以轨到轨方式工作。

器件上所有电路的接地基准点。
串行数据输入。该器件有一个32位移位寄存器。数据在串行时钟输入的下降沿读入
寄存器。

14 16 14 SCLK

串行时钟输入。数据在串行时钟输入的下降沿读入移位寄存器。数据能够以最高50
MHz的速率传输。

EPAD EPAD

建议将裸露焊盘焊接到接地层。

Rev. E | Page 9 of 28

AD5628/AD5648/AD5668

典型工作特性

10

8

6

4

2

0

INL (LSB)

–2

–4

–6

–8

–10

0 10k 20k 30k 40k 50k 60k 65535

图6. INL AD5668—外部基准电压源

CODES

VDD = 5V
EXT REF = 5V
T

= 25°C

A

1.0
VDD = 5V

EXT REF = 5V

0.8
T

= 25°C

A

0.6

0.4

0.2

0

DNL (LSB)

–0.2

–0.4

–0.6

–0.8

–1.0

0 10k 20k 30k 40k 50k 60k 65535

CODES

图9. DNL AD5668—外部基准电压源

05302-109

4

3

2

1

0

INL (LSB)

–1

–2

–3

–4

0 5k 10k 15k 16384

CODES

VDD = 5V
EXT REF = 5V
T

图7. INL AD5648—外部基准电压源

1.0

0.8

0.6

0.4

0.2

0

INL (LSB)

–0.2

–0.4

–0.6

–0.8

–1.0

0 500 1000 1500 2000 2500 3000 3500 4095

CODES

VDD = 5V
EXT REF = 5V
T

= 25°C

A

= 25°C

A

0.5
VDD = 5V
EXT REF = 5V

0.4

= 25°C

T

A

0.3

0.2

0.1

0

INL (LSB)

–0.1

–0.2

–0.3

–0.4
–0.5

05302-107

0 5k 10k 15k 16384

CODES

05302-110

图10. DNL AD5648—外部基准电压源

0.20
VDD = 5V

EXT REF = 5V

0.15

T

= 25°C

A

0.10

0.05

0

DNL (LSB)

–0.05

–0.10

–0.15

–0.20

0 500 1000 1500 2000 2500 3000 3500 4095

05302-108

CODES

05302-111

图8. INL AD5628—外部基准电压源

图11. DNL AD5628—外部基准电压源

Rev. E | Page 10 of 28

AD5628/AD5648/AD5668

10

5

VDD = 5V
INT REF = 2.5V
T

= 25°C

A

1.0
VDD = 5V

INT REF = 2.5V
T

A

0.5

= 25°C

0

INL (LSB)

–5

–10

0 10k 20k 30k 40k 50k 60k 65535

CODES

图12. INL AD5668-2/AD5668-3

4

VDD = 5V
EXT REF = 5V

3

T

= 25°C

A

2

1

0

INL (LSB)

–1

–2

–3

–4

0 5k 10k 15k 16383

CODES

图13. INL AD5648-2

0

DNL (LSB)

–0.5

–1.0

0 10k 20k 30k 40k 50k 60k 65535

05302-112

CODES

05302-115

图15. DNL AD5668-2/AD5668-3

0.5
VDD = 5V
EXT REF = 2.5V

0.4
T

= 25°C

A

0.3

0.2

0.1

0

DNL (LSB)

–0.1

–0.2

–0.3

–0.4
–0.5

05302-113

0 5k 10k 15k 16383

CODES

05302-116

图16. DNL AD5648-2

1.0

0.5

0

INL (LSB)

–0.5

–1.0

0 500 1000 1500 2000 2500 3000 3500 4095

CODES

VDD = 5V
INT REF = 2.5V
T

A

图14. INL AD5628-2

= 25°C

05302-114

Rev. E | Page 11 of 28

0.20
VDD = 5V

INT REF = 2.5V

0.15

T

= 25°C

A

0.10

0.05

0

DNL (LSB)

–0.05

–0.10

–0.15

–0.20

0 500 1000 1500 2000 2500 3000 3500 4095

CODES

图17. DNL AD5628-2

05302-117

AD5628/AD5648/AD5668

10

8

6

4

2

0

INL (LSB)

–2

–4

–6

–8

–10

0 10k 20k 30k 40k 50k 60k 65535

CODES

图18. INL AD5668-1

VDD = 3V
INT REF = 1.25V
T

= 25°C

A

1.0

0.5

0

DNL (LSB)

–0.5

–1.0

0 10k 20k 30k 40k 50k 60k 65535

05302-118

CODES

图21. DNL AD5668-1

VDD = 3V
INT REF = 1.25V
T

= 25°C

A

05302-121

4

VDD = 3V
EXT REF = 1.25V

3

T

= 25°C

A

2

1

0

INL (LSB)

–1

–2

–3

–4

0 5k 10k 15k 16383

CODES

图19. INL AD5648-1

1.0
VDD = 3V

INT REF = 1.25V
T

= 25°C

A

0.5

0

INL (LSB)

0.5
VDD = 3V
EXT REF = 1.25V

0.4
T

= 25°C

A

0.3

0.2

0.1

0

DNL (LSB)

–0.1

–0.2

–0.3

–0.4
–0.5

05302-119

0 5k 10k 15k 16383

CODES

05302-122

图22. DNL AD5648-1

DNL (LSB)

0.20

0.15

0.10

0.05

0

–0.05

VDD = 3V
INT REF = 1.25V
T

= 25°C

A

–0.5

–1.0

0 500 1000 1500 2000 2500 3000 3500 4095

CODES

图20. INL AD5628-1

05302-120

Rev. E | Page 12 of 28

–0.10

–0.15

–0.20

0 500 1000 1500 2000 2500 3000 3500 4095

CODES

图23. DNL AD5628-1

05302-123

ERROR (% FSR)

–0.05

–0.10

–0.15

–0.20

–0.25

0

VDD = 5V

FULL-SCALE ERROR

GAIN ERROR

AD5628/AD5648/AD5668

1.95

1.90

1.85

1.80

1.75

ERROR (mV)

1.70

1.65

1.60

OFFSET ERROR

ZERO-SCALE ERROR

TA = 25°C

–0.30

–40 12559 01102 53 05 56 08552– 01–

TEMPERATURE (°C)

图24. 增益误差和满量程误差与温度的关系

6

VDD = 5V

5

OFFSET ERROR

4

ZERO-SCALE ERROR

3

ERROR (mV)

2

1

0

–40 12559 01102 53 05 56 08552– 01–

TEMPERATURE (°C)

图25. 零电平误差和失调误差与温度的关系

–0.16

FULL-SCALE ERROR

GAIN ERROR

VDD (V)

ERROR (% FSR)

–0.17

–0.18

–0.19

–0.20

–0.21

–0.22

–0.23

–0.24

–0.25

–0.26

2.7 5.55.14.74.33.93.53.1

图26. 增益误差和满量程误差与电源电压的关系

TA = 25°C

1.55

2.7 5.55.14.74.33.93.53.1

05302-124

VDD (V)

05302-127

图27. 零电平误差和失调误差与电源电压的关系

21

18

15

12

9

NUMBER OF HITS

6

3

0

0.85 0.90 0.95 1.00 1.05

05302-125

18

16

14

12

10

8

6

NUMBER OF HITS

4

2

0

1.65 1.70 1.75 1.80 1.85 1.190

05302-126

IDD WITH EXTERNAL REFERENCE (mA)

图28. 采用外部基准电压源时的I

IDD WITH INTERNAL REFERENCE (mA)

图29. 采用内部基准电压源时的I

直方图

DD

直方图

DD

05302-128

05302-129

Rev. E | Page 13 of 28

AD5628/AD5648/AD5668

0.4

0.3

0.2

0.1
V

= 3V, INT REF = 1.25V

DD

0

–0.1

–0.2

ERROR VOLTAGE (V)

–0.3

–0.4

–0.5

VDD = 5V, INT REF = 2.5V

–10 –8 –6 –4 –2 0 2 4 6 8 10

SOURCE/SINK CURRENT (mA)

图30. 供电轨裕量与源电流和吸电流的关系

1.8
TA = 25°C

1.7

1.6

1.5

1.4

1.3

(mA)

DD

I

1.2

1.1

1.0

0.9

0.8

0 10k 20k 30k 40k 50k 60k

05302-130

VDD = 5V

= 3V

V

DD

DIGITAL CODES (Decimal)

图33. 电源电流与编码的关系

05302-133

6

VDD = 5V
INT REF = 2.5V
T

= 25°C

5

A

4

3

(V)

OUT

V

2

1

0

–1

–0.03 –0.02 –0.01 0 0.01 0.02 0.03

CURRENT (mA)

FULL SCALE

3/4 SCALE

MIDSCALE

1/4 SCALE

ZERO SCALE

图31. AD5668-2/AD5668-3的源电流和吸电流能力

4.0
VDD = 3V

INT REF = 1.25V

3.5

3.0

2.5

2.0

(V)

1.5

OUT

V

1.0

0.5

0

–0.5

–1.0

–0.03 –0.02 –0.01 0 0.01 0.02 0.03

MIDSCALE

1/4 SCALE

ZERO SCALE

FULL SCALE

3/4 SCALE

CURRENT (mA)

2.0

1.9

1.8

1.7
= 5.5V

1.6

1.5

(mA)

DD

I

1.4

1.3

1.2

1.1

1.0

–40 –25 –10 5 20 35 50 65 80 95 110 125

05302-131

TEMPERATURE (°C)

V

DD

VDD = 3.6V

05302-134

图34. 电源电流与温度的关系

1.48
TA = 25°C

1.46

1.44

1.42

(mA)

DD

I

1.40

1.38

1.36

1.34

2.7 5.55.14.74.33.93.53.1

05302-132

VDD (V)

05302-135

图32. AD5668-1的源电流和吸电流能力

图35. 电源电流与电源电压的关系

Rev. E | Page 14 of 28

2.3
TA = 25°C

2.1

1.9

1.7

= 3V

V

LOGIC

VDD = 5V

(V)

1.5

(mA)

DD

I

1.3

1.1

V

0.9

0.7

0 0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0 4.5 5.0

DD

图36. 电源电流与逻辑输入电压的关系

AD5628/AD5648/AD5668

5.5
VDD = 5V

5.0

EXT REF = 5V
T

= 25°C

A

4.5

4.0

3.5

3.0

2.5

2.0

VOLTAGE (V)

1.5

1.0

0.5

0

–0.5

–0.0010 0.00100.00060.0002–0.0002–0.0006

05302-136

图39. 上电复位至中间电平

V

DD

TIME (s)

V

A

OUT

05302-139

6

VDD = 5V
EXT REF = 5V
T

= 25°C

A

5

4

(V)

3

OUT

V

2

1

0

–2 86420

5.5
VDD = 5V

5.0

EXT REF = 5V
T

= 25°C

A

4.5

4.0

3.5

3.0

2.5

2.0

VOLTAGE (V)

1.5

1.0

0.5

0

–0.5

–0.0010 0.00100.00060.0002–0.0002–0.0006

TIME (µs)

图37. 满量程建立时间(5 V)

V

DD

V

OUT

TIME (s)

图38. 上电复位至0 V

5.5
VDD = 5V

5.0

EXT REF = 5V
T

= 25°C

A

4.5

4.0

3.5

3.0

2.5

2.0

VOLTAGE (V)

1.5

1.0

0.5

0

–0.5

05302-137

–10 1050–5

24TH CLK RISING EDGE

TIME (µs)

A

V

OUT

05302-140

图40. 退出关断模式进入中间电平

T

V

3

A

4

05302-138

CH3 10.0mV

B

W

CH4 5.0V

OUT

TH

CLK RISING EDGE

24

M400ns A CH4 1.50V

T 17.0%

A

VDD = 5V
EXT REF = 5V
T

= 25°C

A

05302-141

图41. 数模转换毛刺脉冲(负）

Rev. E | Page 15 of 28

AD5628/AD5648/AD5668

0.0010
VDD = 5V

EXT REF = 5V
T

= 25°C

A

0.0005

0.20
EXT REF = 2.5V

0.15

0.10

–0.0005

GLITCH AMPLITUDE (V)

–0.0010

–0.0015

0.0020

0.0015

0.0010

0.0005

–0.0005

GLITCH AMPLITUDE (V)

–0.0010

0

TIME (µs)

90 12345678

05302-142

图42. 模拟串扰

VDD = 5V
EXT REF = 5V
T

= 25°C

A

0

0.05

0

–0.05

OUTPUT NOISE (V)

–0.10

–0.15

–0.20

TIME (s)

图45. 0.1 Hz至10 Hz输出噪声，外部基准电压源

0.20
INT REF = 1.25V

0.15

0.10

0.05

0

–0.05

OUTPUT NOISE (V)

–0.10

–0.15

0

10 8 91234567

05302-145

–0.0015

OUTPUT VOLTAGE (V)

TIME (µs)

图43. DAC间串扰

0.06
EXT REF = 5V

0.04

0.02

0

–0.02

–0.04

–0.06

–0.08

TIME (s)

图44. 0.1 Hz至10 Hz输出噪声，外部基准电压源

80 1234567

05302-143

–0.20

TIME (s)

0

10 8 91234567

05302-146

图46. 0.1 Hz至10 Hz输出噪声，内部基准电压源

800

700

600

500

400

300

OUTPUT NOISE (nV/ Hz)

200

100

0

10 8 91234567

05302-144

0

100 1M100k10k1k

V

REF

V

= 1.25V

REF

= 2.5V

FREQUENCY (Hz)

05302-147

图47. 噪声频谱密度，内部基准电压源

Rev. E | Page 16 of 28

THD (dB)

0

VDD = 5.5V
EXT REF = 5V
T

= 25°C

–20

A

V

= 2V ± 0.1V p-p

REF

FREQUENCY = 10kHz

–40

–60

–80

–100

–120

–140

0 10,0008000600040002000

FREQUENCY (Hz)

AD5628/AD5648/AD5668

10

0

–10

–20

–30

(dBm)

–40

OUT

V

–50

–60

–70

–80

05302-148

CH A
CH B
CH C
CH D
CH E
CH F
CH G
CH H
–3dB

10 100M10M1M100k1k01k100

VDD = 5.5V
EXT REF = 5V
T

= 25°C

A

V

= 2V ± 0.2V p-p

REF

FREQUENCY (Hz)

05302-151

5.5

5.0

4.5

4.0

3.5

3.0

2.5

2.0

VOLTAGE (V)

1.5

1.0

0.5
0

–0.5

–10 1050–5

图48. 总谐波失真

图49. 建立时间与容性负载的关系

V

A

OUT

CLR PULSE

TIME (µs)

图50. 硬件CLR

EXT REF = 5V

图51. 乘法带宽

REFERENCE (ppm/°C)

1.2510

1.2508

1.2506

1.2504

1.2502

1.2500

1.2498

1.2496

1.2494

1.2492

1.2490
–40 25 105

TEMPERATURE (°C)

VDD = 5.5V

05302-152

图52. 1.25 V基准电压温度系数与温度的关系

2.503

2.502

2.501

2.500

2.499

2.498

REFERENCE (ppm/°C)

2.497

2.496

2.495

05302-150

105 25 –40

TEMPERATURE (°C)

05302-154

图53. 2.5 V基准电压温度系数与温度的关系

Rev. E | Page 17 of 28

AD5628/AD5648/AD5668

术语

相对精度

对于DAC，相对精度或积分非线性(INL)是指DAC输出与
通过DAC传递函数的两个端点的直线之间的最大偏差，单
位为LSB。图6至图8、图12至图14和图18至图20所示为典
型INL与编码的关系图。

微分非线性

微分非线性(DNL)是指任意两个相邻编码之间所测得变化
值与理想的1 LSB变化值之间的差异。最大±1 LSB的额定微
分非线性可确保单调性。本DAC通过设计保证单调性。图
9至图11、图15至图17和图21至图23所示为典型DNL与编码
的关系图。

失调误差

失调误差是指传递函数线性区内实际V
的差值，用毫伏(mV)表示。失调误差在AD5668上是通过
将编码512载入DAC寄存器测得的。该值可以为正，也可
为负，用毫伏(mV)表示。

零编码误差

零编码误差衡量将零编码(0x0000)载入DAC寄存器时的输
出误差。理想情况下，输出应为0V。在AD5628/
AD5648/AD5668中，零编码误差始终为正值，因为在DAC
和输出放大器中的失调误差的共同作用下，DAC输出不能
低于0 V。零编码误差用mV表示。图27所示为典型零编码
误差与温度的关系图。

和理想V

OUT

增益误差

增益误差衡量DAC的量程误差，是指DAC传递特性的斜率
与理想值之间的偏差，用满量程范围的百分比表示。

零编码误差漂移

零编码误差漂移衡量零编码误差随温度的变化，用μV/°C
表示。

增益误差漂移

增益误差漂移衡量增益误差随温度的变化，用(满量程范围
的ppm)/°C表示。

满量程误差

满量程误差衡量将满量程编码(0xFFFF)载入DAC寄存器时

的输出误差。理想情况下，输出应为V
误差用满量程范围的百分比表示。图24所示为典型满量程
误差与温度的关系图。

− 1 LSB。满量程

DD

OUT

之间

到模拟输出的脉冲。数模转换毛刺脉冲通常规定为毛刺的
面积，用nV-s表示，数字输入编码在主进位跃迁中改变1
LSB(0x7FFF至0x8000)时进行测量。参见图41。

直流电源抑制比(PSRR)

PSRR表示电源电压变化对DAC输出的影响大小，是指

DAC满量程输出的条件下V

单位为dB。V

直流串扰

直流串扰是一个DAC输出电平因响应另一个DAC输出变化
而发生的直流变化。其测量方法是让一个DAC发生满量程
输出变化(或软件关断并上电)，同时监控另一个保持中间
电平的DAC。单位为uV。

负载电流变化引起的直流串扰用来衡量一个DAC的负载电
流变化对另一个保持中间电平的DAC的影响。以mV/mA
为单位。

基准馈通

基准馈通是指DAC输出未更新(即LDAC为高电平)时的
DAC输出端的信号幅度与基准输入之比，单位为dB。

数字馈通

数字馈通衡量从器件的数字输入引脚注入到DAC模拟输出
的脉冲，但在未写入DAC(SYNC保持高电平)时进行测量。
数字馈通的单位为nV-s，测量数字输入引脚上发生满量程
编码变化时的情况，即全0至全1，或相反。

数字串扰

数字串扰是指一个输出为中间电平的DAC，其输出因响应
另一个DAC的输入寄存器的满量程编码变化(全0至全1，
或相反)而引起的毛刺脉冲，该值在独立模式下进行测量，
用nV-s表示。

模拟串扰

模拟串扰是指一个DAC的输出因响应另一个DAC输出的变
化引起的毛刺脉冲，其测量方法是向一个DAC的输入寄存
器加载满量程编码变化(全0至全1，或相反)，同时LDAC保
持高电平，然后发送脉冲使LDAC变为低电平，并监控数
字编码未改变的DAC的输出。毛刺面积用nV-s表示。

保持在2 V，而VDD的变化范围为±10%。

REF

变化量与VDD变化量之比，

OUT

数模转换毛刺脉冲

数模转换毛刺脉冲是DAC寄存器中的编码输入变化时注入

Rev. E | Page 18 of 28

AD5628/AD5648/AD5668

DAC间串扰

DAC间串扰是指一个DAC的输出因响应另一个DAC的数字
编码变化和后续的模拟输出变化，而引起的毛刺脉冲，包
括数字和模拟串扰。其测量方法是向一个DAC加载满量程
编码变化(全0至全1，或相反)，保持LDAC为低电平，同时
监控另一个DAC的输出。毛刺的能量用nV-s表示。

乘法带宽

DAC内部的放大器具有有限的带宽，乘法带宽即是衡量该
带宽。参考端的正弦波(DAC加载满量程编码)出现在输出
端。乘法带宽指输出幅度降至输入幅度以下3 dB时的频率。

总谐波失真(THD)

总谐波失真是指理想正弦波与使用DAC时其衰减形式的差
别。正弦波用作DAC的参考，而THD用来衡量DAC输出端
存在的谐波。单位为dB。

Rev. E | Page 19 of 28

AD5628/AD5648/AD5668

工作原理

数模转换部分

AD5628/AD5648/AD5668 DAC采用CMOS工艺制造，由一
串DAC和一个输出缓冲放大器构成。每个器件均内置一个

1.25 V/2.5 V、5 ppm/°C基准电压源，其内部增益为2。图54
为DAC架构框图。

R

R

R

R

R

TO OUTPUT
AMPLIFIER

图54. DAC结构

DAC的输入编码为直接二进制，使用外部基准电压源时的

理想输出电压为：

使用内部基准电压源时的理想输出电压为：

其中：

D是载入DAC寄存器的二进制编码的十进制等效值。
AD5628(12位)：0至4095。
AD5648(14位)：0至16,383。
AD5668(16位)：0至65,535。
N为DAC分辨率。

电阻串

电阻串部分如图55所示。它只是一串电阻，各电阻的值为
R。载入DAC寄存器的编码决定抽取电阻串上哪一个节点

的电压，以馈入输出放大器。抽取电压的方法是将连接电
阻串与放大器的开关之一闭合。由于它是一串电阻，因此
可以保证单调性。

05302-053

图55. 电阻串

内部基准电压源

AD5628/AD5648/AD5668内置一个片内基准电压源，内部
增益为2。AD5628/AD5648/AD5668-1内置一个1.25 V、

5 ppm/°C基准电压源，满量程输出可达到2.5 V；AD5628/
AD5648/AD5668-2和AD5668-3内置一个2.5 V、5 ppm/°C基

准电压源，满量程输出可达到5 V。上电时，片内基准电
压源关闭，因而可以使用外部基准电压源。内部基准电压
源通过写入控制寄存器启用(参见表7)。

各器件的内部基准电压通过V
准电压输出驱动外部负载，则需要使用缓冲器。使用内部
基准电压源时，建议在基准电压输出与GND之间放置一个
100 nF电容，使基准电压保持稳定。

使用内部基准电压源时，不支持各通道独立关断。

引脚提供。如果利用基

REFOUT

Rev. E | Page 20 of 28

AD5628/AD5648/AD5668

输出放大器

输出缓冲放大器可以在其输出端产生轨到轨电压，输出范
围为0 V至VDD。它能驱动连接至GND的一个2 kΩ负载和
200 pF电容的并联。从图31和图32可以看出输出放大器的
源电流和吸电流能力。压摆率为1.5 V/μs，¼到¾量程建立
时间为7 μs。

串行接口

AD5628/AD5648/AD5668的3线串行接口(SYNC、SCLK和
DIN)与SPI、QSPI和MICROWIRE接口标准以及大多数DSP

兼容。典型写序列的时序图参见图2。

写序列通过将SYNC线置为低电平来启动。来自DIN线的数
据在SCLK的下降沿进入32位移位寄存器。串行时钟频率最
高可以达到50 MHz，因而AD5628/AD5648/AD5668能与高
速DSP兼容。在第32个时钟下降沿，最后一位数据被读
入，编程功能执行完毕，DAC寄存器内容和/或工作模式
会改变。在这个阶段，SYNC线可以保持在低电平或置为
高电平。在任意一种情况下，必须在下一个写序列之前保
持至少15 ns的高电平，这样才能用SYNC下降沿启动下一
个写序列。SYNC 在写序列之间空闲时应为低电平，以进
一步降低器件功耗。如前所述，在下次写序列前，SYNC
必须被置为高电平。

表7. 命令定义

命令

C3 C2 C1 C0 描述

0 0 0 0
0 0 0 1
0 0 1 0

0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0

0 1 1 1
1 0 0 0
1 0 0 1
– – – –
1 1 1 1

写入输入寄存器n
更新DAC寄存器n
写入输入寄存器n，更新全部
(软件LDAC)
写入并更新DAC通道n
DAC关断/上电
加载清零编码寄存器
加载LDAC寄存器
复位(上电复位)
设置内部REF寄存器
保留
保留
保留

表8. 地址命令

地址(n)

A3 A2 A1 A0 选定的DAC通道

0 0 0 0 DAC A
0 0 0 1 DAC B
0 0 1 0 DAC C
0 0 1 1 DAC D
0 1 0 0 DAC E
0 1 0 1 DAC F
0 1 1 0 DAC G
0 1 1 1 DAC H
1 1 1 1

所有DAC

Rev. E | Page 21 of 28

AD5628/AD5648/AD5668

输入移位寄存器

输入移位寄存器为32位宽。前4位是无关位，后续4位是命
令位C3至C0(参见表7)，然后是4位DAC地址A3至A0(参见
表8)，最后是16、14、12位数据字。AD5668、AD5648和

AD5628的数据字分别包括16、14、12位输入编码和4、6、
8个无关位(参见图56至图58)。这些数据位在SCLK的第32
个下降沿被送入DAC寄存器。

DB31 (MSB) DB0 (LSB)

SYNC 中断

在正常写序列中，SYNC线在32个SCLK的下降沿保持为低
电平，DAC会在SCLK的第32个下降沿和SYNC的上升沿更
新。如果在第32个下降沿之前SYNC被拉高，写序列就会
被中断。移位寄存器会复位，写序列被认为是无效的。不
会造成DAC寄存器内容的更新和工作模式的改变(参见图

59)。

X

XXX

C3 C2 C1 C0 A3 A2 A1 A0 D15 D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 X X X X

DATA BITS

ADDRESS BITSCOMMAND BITS

图56. AD5668输入寄存器内容

DB31 (MSB) DB0 (LSB)

X

X X X

C3 C2 C1 C0 A3 A2 A1 A0 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 X XXX X X

DATA BITS

ADDRESS BITSCOMMAND BITS

图57. AD5648输入寄存器内容

DB31 (MSB) DB0 (LSB)

X

X X X

C3 C2 C1 C0 A3 A2 A1 A0 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 XXX XXX X X

DATA BITS

05302-054

05302-055

ADDRESS BITSCOMMAND BITS

图58. AD5628输入寄存器内容

SCLK

SYNC

DIN

DB31 DB0

INVALID WRITE SEQUENCE:

SYNC HIGH BEFORE 32ND FALLING EDGE

图59. SYNC中断设置

Rev. E | Page 22 of 28

DB31 DB0

VALID WRITE SEQUENCE, OUTPUT UPDATES

ON THE 32ND FALLING EDGE

05302-056

05302-057

内部基准电压源寄存器

片内基准电压源在上电时默认关闭。如果应用要求，可以
使用外部基准电压源。将用户可编程的内部REF寄存器的
位DB0设为高电平或低电平，可以开启或关闭片内基准电
压源(参见表9)。命令1000用于内部REF寄存器的设置(参见
表7)。表11列出了输入移位寄存器中各位的状态与器件工
作模式的对应关系。

上电复位

AD5628/AD5648/AD5668系列具有上电复位电路可以在上
电时控制输出电压。AD5628/AD5648/AD5668-1、-2 DAC
在上电后输出0 V，AD5668-3 DAC在上电后输出中间电
平。输出一直保持该电平，直到对DAC执行有效的写序
列，这对于在上电过程中需要了解DAC输出状态的应用来
说很重要。还有一个软件可执行的复位功能，它可将DAC
复位至上电复位编码。命令0111用于该复位功能(参见表

7)。上电复位期间，LDAC或CLR上的所有事件都会被忽
略。

关断模式

AD5628/AD5648/AD5668具有四种独立的工作模式。命令
0100用于关断功能(参见表7)。这些模式可通过软件编程，

设置控制寄存器中的两位(DB9和DB8)进行选择。

表11列出了这些位的状态与器件工作模式的对应关系。将
相应的8位(DB7至DB0)设为1，任意或所有DAC(DAC H至
DAC A)都可以关断到选定的模式。表12列出了关断/上电
期间输入移位寄存器的内容。使用内部基准电压源时，仅
支持所有通道关断到选定的模式。

将PD1和PD0设为0(正常工作)，可以使任意DAC组合上
电。上电后，输出为输入寄存器中的值(LDAC为低电平)，
或者输出为关断前DAC寄存器中的值(LDAC为高电平)。

清零编码寄存器

AD5628/AD5648/AD5668具有一个硬件异步清零输入引脚
CLR。CLR输入对下降沿敏感。通过将CLR线置为低电

平，可以将输入寄存器和DAC寄存器的内容清零至用户可
配置的CLR寄存器中的数据，并相应地设置模拟输出。此
功能在系统校准中可用于将零电平、中间电平或满量程同
时载入所有通道。通过设置CLR控制寄存器中的两位DB1
和DB0，用户可以对这些清零编码值进行编程(参见表

13)。默认设置是输出清零至0 V。命令0101用于加载清零
编码寄存器(参见表7)。

器件在下一次写操作的第32个下降沿退出清零编码模式。
如果CLR在写序列期间有效，写操作将被中止。

CLR脉冲有效时间(CLR的下降沿到输出开始改变时)通常为
280 ns。然而，如果在DAC的线性区域以外，则执行CLR

后通常需要520 ns输出才开始改变(参见图50)。

表14列出了加载清零编码寄存器操作期间输入移位寄存器
的内容。

当两位均设为0时，器件正常工作，5V时正常模式功耗为

1.3 mA。在三种关断模式下，5V时电源电流降至0.4 μA(3V
时为0.2 μA)。不仅是供电电流下降，输出级也从放大器输
出切换为已知值的电阻网络，这是有好处的，因为在关断
模式下器件的输出阻抗是已知的。有三种不同的选项：输
出通过1 kΩ电阻或100 kΩ电阻内部连接到GND，或者保持
开路状态(三态)。图60显示了此输出级。

在关断模式有效时，选定DAC的偏置发生器、输出放大
器、电阻串以及其它相关线性电路全部关闭。内部基准电
压源仅在所有通道均关断时才关断。然而，关断期间DAC
寄存器的内容不受影响。对于V
关断模式所需时间通常为4 μs。请参见图40。

= 5 V和VDD = 3 V，退出

DD

Rev. E | Page 23 of 28

AD5628/AD5648/AD5668

表9. 内部基准电压寄存器

内部REF寄存器(DB0) 操作

0
1

表10. 基准电压源设置命令的32位输入移位寄存器内容

MSB
DB31 至 DB28 DB27 DB26 DB25 DB24 DB23 DB22 DB21 DB20 DB19 to DB1 DB0

X 1 0 0 0 X X X X X 1/0

无关位

命令位(C3至C0)

表11. 关断工作模式

DB9 DB8 工作模式

0 0

0 1
1 0
1 1

正常工作
关断模式

1 kΩ接GND
100 kΩ接GND

三态

表12. 关断/上电功能的32位输入移位寄存器内容

MSB LSB

DB31

至

DB28 DB27 DB26 DB25 DB24 DB23 DB22 DB21 DB20

X 0 1 0 0 X X X X X PD1 PD0 DAC H DAC G DAC F DAC E DAC D DAC C DAC B DAC

无关位

命令位(C3至C0)

地址位(A3至A0)无关位 无关位 关断模式 关断/上电通道选择，相应的位设为1可选择通道

基准电压源关闭(默认)
基准电压源开启

LSB

地址位(A3至A0)

无关位 内部REF寄存器

无关位

DB19

至

DB10 DB9 DB8 DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0

A

RESISTOR

STRING DAC

AMPLIFIER

POWER-DOWN

CIRCUITRY

图60. 关断模式下的输出级

RESISTOR

NETWORK

V

OUT

05302-058

表13. 清零编码寄存器

清零编码寄存器

DB1 DB0
CR1 CR0

0 0
0 1
1 0
1 1

清零编码

0x0000
0x8000
0xFFFF

无操作

表14. 清零编码功能的32位输入移位寄存器内容

MSB
DB31

至 DB28 DB27 DB26 DB25 DB24 DB23 DB22 DB21 DB20 DB19 至 DB2 DB1 DB0

LSB

X 0 1 0 1 X X X X X CR1 CR0

无关位 命令位(C3至C0) 地址位(A3至A0)无关位 无关位 清零编码寄存器

Rev. E | Page 24 of 28

LDAC 功能

利用硬件LDAC引脚可以同时更新所有DAC的输出。

同步LDAC：读入新数据后，DAC寄存器在第32个SCLK脉
冲的下降沿更新。LDAC 可以永久接为低电平，或者为脉
冲形式，如图2所示。

异步LDAC：输出不在写入输入寄存器的同时更新。当
LDAC变为低电平时，DAC寄存器更新为输入寄存器的内
容。

或者，利用软件LDAC功能，写入输入寄存器n并更新所有
DAC寄存器，也可以同时更新所有DAC的输出。命令0011
用于该软件LDAC功能。

利用LDAC寄存器，用户可以更加灵活地控制硬件LDAC引
脚。该寄存器允许用户选择在执行硬件LDAC引脚时同时
更新哪些通道。如果将LDAC位寄存器中的某一DAC通道
设为0，则意味着该通道的更新受LDAC引脚的控制。如果
该位设为1，则该通道同步更新，即DAC寄存器在读入新
数据后更新，与LDAC引脚的状态无关，此时LDAC引脚被
视为接低电平。(有关LDAC寄存器的工作模式，请参见表
15。)在用户希望同时更新选定的通道，而其余通道同步更
新的应用中，这种灵活性十分有用。

使用命令0110写入DAC将加载8位 LDAC寄存器(DB7至
DB0)。各通道的默认值为0，即LDAC引脚正常工作。如果
将某一位设为1，则意味着无论LDAC引脚的状态如何，对
应的DAC通道都会更新。表16列出了加载LDAC寄存器工
作模式期间输入移位寄存器的内容。

AD5628/AD5648/AD5668

电源旁路和接地

在注重精度的电路中，精心考虑电路板上的电源和接地回
路布局很有用。AD5628/AD5648/AD5668所在的印刷电路
板应将模拟部分与数字部分分离。如果

AD5628/AD5648/AD5668所在系统中有其它器件要求
AGND至DGND连接，则只能在一个点上进行连接。该接
地点应尽可能靠近AD5628/AD5648/AD5668。

AD5628/AD5648/AD5668的电源应使用10 μF和0.1 μF电容进

行旁路。这些电容应尽可能靠近该器件，0.1 μF电容最好
正对着该器件。10 μF电容应为钽珠型电容。0.1 μF电容必
须具有低有效串联电阻(ESR)和低有效串联电感(ESI)，普
通陶瓷型电容通常具有这些特性。针对内部逻辑开关引起
的瞬态电流所导致的高频干扰，该0.1 μF电容可提供低阻
抗接地路径。

电源走线应尽可能宽，以提供低阻抗路径，并减小电源线
路上的毛刺效应。时钟和其它快速开关的数字信号应通过
数字地将其与电路板上的其它部分屏蔽开。尽可能避免数
字信号与模拟信号交叠。当电路板相反两侧的走线相交
时，应确保这些走线彼此垂直，以减小电路板的馈通效
应。最佳电路板布局技术是微带线技术，其中电路板的元
件侧专用于接地层，信号走线则布设在焊接侧。但是，这
种技术对于双层电路板未必可行。

表15. LDAC寄存器

加载DAC寄存器

位(DB7至DB0)

LDAC

0 1/0
1

引脚

LDAC

X—无关位

操作

LDAC

由LDAC引脚决定。
DAC通道更新，覆盖LDAC引脚。DAC通道视LDAC为0。

表16. LDAC寄存器功能的32位输入移位寄存器内容

MSB LSB

DB31
至
DB28 DB27 DB26 DB25 DB24 DB23 DB22 DB21 DB20

X 0 1 1 0 X X X X X DAC H DAC G DAC F DAC E DAC D DAC C DAC B DAC

命令位(C3至C0)无关位

地址位(A3至A0)
无关位

Rev. E | Page 25 of 28

DB19
至
DB8 DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0

A

无关位 LDAC位设为1将覆盖LDAC引脚

AD5628/AD5648/AD5668

外形尺寸

5.10

5.00

4.90

4.50

4.40

4.30

PIN 1

1.05

1.00

0.80

0.15

0.05

COPLANARITY

0.10

4.50

4.40

4.30

PIN 1

0.15

0.05

14

1

0.65 BSC

0.30

0.19

COMPLIANT TO JEDEC STANDARDS MO-153-AB-1

8

6.40
BSC

7

1.20

0.20

MAX

0.09

SEATING
PLANE

图61. 14引脚超薄紧缩小型封装[TSSOP]

(RU-14)

图示尺寸单位：mm

5.10

5.00

4.90

16

0.65
BSC

COPLANARITY

COMPLIANT TO JEDEC STANDARDS MO-153-AB

0.10

0.30

0.19

9

81

1.20
MAX

SEATING
PLANE

6.40
BSC

0.20

0.09

图62. 16引脚超薄紧缩小型封装[TSSOP]

(RU-16)

图示尺寸单位：mm

0.75

0.60

0.45

0.75

0.60

0.45

061908-A

8°
0°

8°
0°

Rev. E | Page 26 of 28

S

AD5628/AD5648/AD5668

PIN 1

INDICATOR

0.80

0.75

0.70

EATING

PLANE

4.10

4.00 SQ

3.90

COMPLIANT

0.65

BSC

0.45

0.40

0.35

0.05 MAX

0.02 NOM

0.20 REF

TO

JEDEC STANDARDS MO-220-WGGC.

0.35

0.30

0.25

13

12

9

8

BOTTOMVIEWTOP VIEW

COPLANARITY

0.08

N

1

P

I

D

C

I

N

I

16

EXPOSED

1

PAD

4

5

FOR PROPER CONNECTION OF
THE EXPOSED PAD, REFER TO
THE PIN CONFIGURATION AND
FUNCTION DESCRIPTIONS
SECTION OF THIS DATA SHEET.

2.70

2.60 SQ

2.50

0.20 MIN

R

O

A

T

08-16-2010-C

图63. 16引脚引脚架构芯片级封装[LFCSP_WQ]

4 mm x 4 mm，超薄体

(CP-16-17)

图示尺寸单位：mm

Rev. E | Page 27 of 28

AD5628/AD5648/AD5668

订购指南

1

型号

AD5628BRUZ-1 ±1 LSB INL 1.25 V
AD5628BRUZ-1REEL7 ±1 LSB INL 1.25 V
AD5628BRUZ-2 ±1 LSB INL 2.5 V
AD5628BRUZ-2REEL7 ±1 LSB INL 2.5 V
AD5628ARUZ-2 ±2 LSB INL 2.5 V
AD5628ARUZ-2REEL7 ±2 LSB INL 2.5 V
AD5628ACPZ-1-RL7 ±2 LSB INL 1.25 V
AD5628ACPZ-2-RL7 ±2 LSB INL 2.5 V
AD5628BCPZ-2-RL7 ±1 LSB INL 2.5 V
AD5648BRUZ-1 ±4 LSB INL 1.25 V
AD5648BRUZ-1REEL7 ±4 LSB INL 1.25 V
AD5648BRUZ-2 ±4 LSB INL 2.5 V
AD5648BRUZ-2REEL7 ±4 LSB INL 2.5 V
AD5648ARUZ-2 ±8 LSB INL 2.5 V
AD5648ARUZ-2REEL7 ±8 LSB INL 2.5 V
AD5668BRUZ-1 ±16 LSB INL 1.25 V
AD5668BRUZ-1REEL7 ±16 LSB INL 1.25 V
AD5668BRUZ-2 ±16 LSB INL 2.5 V
AD5668BRUZ-2REEL7 ±16 LSB INL 2.5 V
AD5668BRUZ-3 ±16 LSB INL 2.5 V
AD5668BRUZ-3REEL7 ±16 LSB INL 2.5 V
AD5668ARUZ-2 ±32 LSB INL 2.5 V
AD5668ARUZ-2REEL7 ±32 LSB INL 2.5 V
AD5668ARUZ-3 ±32 LSB INL 2.5 V
AD5668ARUZ-3REEL7 ±32 LSB INL 2.5 V
AD5668BCPZ-1-RL7 ±16 LSB INL 1.25 V
AD5668BCPZ-1500RL7 ±16 LSB INL 1.25 V
AD5668BCPZ-2-RL7 ±16 LSB INL 2.5 V
AD5668BCPZ-2500RL7 ±16 LSB INL 2.5 V
AD5668ACPZ-2-RL7 ±32 LSB INL 2.5 V
AD5668ACPZ-3-RL7 ±32 LSB INL 2.5 V
EVAL-AD5668EBCZ
EVAL-AD5668EBRZ

1

Z = 符合RoHS标准的器件。

温度范围

封装描述

封装选项 上电复位至编码 精度

−40°C至+105°C 14引脚TSSOP RU-14 零电平

−40°C至+105°C 14引脚TSSOP RU-14 零电平

−40°C至+105°C 16引脚TSSOP RU-16 零电平

−40°C至+105°C 16引脚TSSOP RU-16 零电平

−40°C至+105°C 16引脚TSSOP RU-16 零电平

−40°C至+105°C 16引脚TSSOP RU-16 零电平

−40°C至+105°C 16引脚LFCSP_WQ CP-16-17 零电平

−40°C至+105°C 16引脚LFCSP_WQ CP-16-17 零电平

−40°C至+105°C 16引脚LFCSP_WQ CP-16-17 零电平

−40°C至+105°C 14引脚TSSOP RU-14 零电平

−40°C至+105°C 14引脚TSSOP RU-14 零电平

−40°C至+105°C 16引脚TSSOP RU-16 零电平

−40°C至+105°C 16引脚TSSOP RU-16 零电平

−40°C至+105°C 16引脚TSSOP RU-16 零电平

−40°C至+105°C 16引脚TSSOP RU-16 零电平

−40°C至+105°C 16引脚TSSOP RU-16 零电平

−40°C至+105°C 16引脚TSSOP RU-16 零电平

−40°C至+105°C 16引脚TSSOP RU-16 零电平

−40°C至+105°C 16引脚TSSOP RU-16 零电平

−40°C至+105°C 16引脚TSSOP RU-16 中间电平

−40°C至+105°C 16引脚TSSOP RU-16 中间电平

−40°C至+105°C 16引脚TSSOP RU-16 零电平

−40°C至+105°C 16引脚TSSOP RU-16 零电平

−40°C至+105°C 16引脚TSSOP RU-16 中间电平

−40°C至+105°C 16引脚TSSOP RU-16 中间电平

−40°C至+105°C 16引脚LFCSP_WQ CP-16-17 零电平

−40°C至+105°C 16引脚LFCSP_WQ CP-16-17 零电平

−40°C至+105°C 16引脚LFCSP_WQ CP-16-17 零电平

−40°C至+105°C 16引脚LFCSP_WQ CP-16-17 零电平

−40°C至+105°C 16引脚LFCSP_WQ CP-16-17 零电平

−40°C至+105°C 16引脚LFCSP_WQ CP-16-17 中间电平
LFCSP评估板
TSSOP评估板

内部基准
电压源

©2005–2011 Analog Devices, Inc. All rights reserved. Trademarks and
registered trademarks are the property of their respective owners.
D05302sc-0-8/11(E)

Rev. E | Page 28 of 28