Compal LS-2766P Mini (EFL50) ATI M52-P Schematic
5
D D
4
3
2
1
C C
Mini (EFL50) ATI VGA/B M52-P
Revision 1.0
B B
A A
Security Classification
Issued Date
THIS SHEET OF ENGINEERING DRAWING IS THE PROPRIETARY PROPERTY OF COMPAL ELECTRONICS, INC. AND CONTAINS CONFIDENTIAL
AND TRADE SECRET INFORMATION. THIS SHEET MAY NOT BE TRANSFERED FROM THE CUSTODY OF THE COMPETENT DIVISION OF R&D
DEPARTMENT EXCEPT AS AUTHORIZED BY COMPAL ELECTRONICS, INC. NEITHER THIS SHEET NOR THE INFORMATION IT CONTAINS
5
4
MAY BE USED BY OR DISCLOSED TO ANY THIRD PARTY WITHOUT PRIOR WRITTEN CONSENT OF COMPAL ELECTRONICS, INC.
2005/12/22
3
Compal Secret Data
Deciphered Date
2006/12/22
2
Title
Size Document Number Rev
Date: Sheet
Compal Electronics, Inc.
Cover Sheet
EFL50 LS-2766P
12/23/05 14:40:19
1
of
113
1.0
GDDR1
5
4
3
2
1
M54P/M52P BLOCK DIAGRAM
D D
DDRA M54P/M52P PCIE
K4D553235F-GC2A
Samsung
DDRB
C C
K4D553235F-GC2A
Samsung
B B
A A
8M*32
DQ[0:31]
A[0:11]
CLK/CLK#
PAGE 8
8M*32
DQ[0:31]
A[0:11]
CLK/CLK#
PAGE 9
27MHz
SPREAD
CLOCK
ASM3P1819N-SR
PAGE 4
THERMAL
SENSOR
MAX6649MUA
PAGE 4
MDA[0:63]
NMAA[0:13]
NMCLKA0/A0#
NMCLKA1/A1#
MDB[0:63]
NMAB[0:13]
NMCLKB0/B0#
NMCLKB1/B1#
OSC_IN
OSC_SPREAD
D+/D-
THERM_SDA, THERM_SCL
THER_ALERT
DQA[0:63]
MAA[0:13]
CLKA[0:1]
CLKA[0:1]#
MDB[0:63]
NMAB[0:13]
CLKB[0:1]
CLKB[0:1]#
GPIO_AUXWIN
PAGE 4,5,6,7
PCIE_TX[0:15]P, PCIE_TX[0:15]N
PCIE_RX[0:15]P, PCIE_RX[0:15]N
PCIE_REFCLKP, PCIE_REFCLKN
DVPDATA[18:19]
VDD25, LVDDR,
TXVDDR, AVDD,
A2VDD
PWRGD
DVI
TV_OUT
VGA_OUT
DDC1_I2C
PCIE_VDDR
PCIE_PVDD
VDDC
GPIO5
VDDR3
VDDR4
VDDR5
VDDR1
PCIE_MTX_C_GRX_P[0:15], PCIE_MTX_C_GRX_N[0:15]
PCIE_GT_MRX_P[0:15], PCIE_GTX_MRX_N[0:15]
CLK_PCIE_VGA CLK_PCIE_VGA# PLTRST_VGA#
DVI_TXD[0:2](+,-); DVI_TXC+(-)
VGA_TV_LUMA,VGA_TV_CRMA
VGA_CRT_R, VGA_CRT_G, VGA_CRT_B, DACA_HSYNC, DACA_VSYNC
VGA_DDC_CLK, VGA_DDC_DAT
LVDS Bus
I2CC_SCL
I2CC_SDA
VGA_ENVDDDIGON
VGA_ENBKLBLON
+1.2VS
+VDD_CORE
POWER_SEL
+3.3VS
+1.8VS
+2.5VS
+1.2VS
APW7057KC-TR
PAGE 11
+VDD_CORE
SL6225BCA-T
PAGE 11
+1.5VS
+5VS
B+
Connector
+1.5VS
+5VS
B+
+3VS
+1.8VS
+2.5VS
ACES 88069-1600A
PAGE 3
Security Classification
Issued Date
THIS SHEET OF ENGINEERING DRAWING IS THE PROPRIETARY PROPERTY OF COMPAL ELECTRONICS, INC. AND CONTAINS CONFIDENTIAL
AND TRADE SECRET INFORMATION. THIS SHEET MAY NOT BE TRANSFERED FROM THE CUSTODY OF THE COMPETENT DIVISION OF R&D
DEPARTMENT EXCEPT AS AUTHORIZED BY COMPAL ELECTRONICS, INC. NEITHER THIS SHEET NOR THE INFORMATION IT CONTAINS
5
4
MAY BE USED BY OR DISCLOSED TO ANY THIRD PARTY WITHOUT PRIOR WRITTEN CONSENT OF COMPAL ELECTRONICS, INC.
2005/12/22
3
Compal Secret Data
Deciphered Date
2006/12/22
2
Title
Size Document Number Rev
Date: Sheet
Compal Electronics, Inc.
Block Diagram
EFL50 LS-2766P
12/23/05 14:40:19
1
of
213
1.0
5
PCIE_GTX_MRX_P[0:15]
PCIE_GTX_MRX_N[0:15]
PCIE_MTX_C_GRX_P[0:15]
PCIE_MTX_C_GRX_N[0:15]
D D
C C
B B
A A
PCIE_GTX_MRX_P[0:15] <4>
PCIE_GTX_MRX_N[0:15] <4>
PCIE_MTX_C_GRX_P[0:15] <4>
PCIE_MTX_C_GRX_N[0:15] <4>
VGA_CRT_R<4>
VGA_CRT_G<4>
VGA_CRT_B<4>
CRT_VSYNC<4>
CRT_HSYNC<4>
VGA_CRT_CLK<4>
VGA_CRT_DAT<4>
DVI_TXC+<5>
DVI_TXC-<5>
DVI_TX0+<5>
DVI_TX0-<5>
DVI_TX1+<5>
DVI_TX1-<5>
DVI_TX2+<5>
DVI_TX2-<5>
CLK_PCIE_VGA<4>
CLK_PCIE_VGA#<4>
+5VALW
+2.5VS
+1.8VS_D
VGA_CRT_R
VGA_CRT_G
VGA_CRT_B
CRT_VSYNC
CRT_HSYNC
PCIE_MTX_C_GRX_P0
PCIE_MTX_C_GRX_N0
PCIE_MTX_C_GRX_P1
PCIE_MTX_C_GRX_N1
PCIE_MTX_C_GRX_P2
PCIE_MTX_C_GRX_N2
PCIE_MTX_C_GRX_P3
PCIE_MTX_C_GRX_N3
PCIE_MTX_C_GRX_P4
PCIE_MTX_C_GRX_N4
PCIE_MTX_C_GRX_P5
PCIE_MTX_C_GRX_N5
PCIE_MTX_C_GRX_P6
PCIE_MTX_C_GRX_N6
PCIE_MTX_C_GRX_P7
PCIE_MTX_C_GRX_N7
PCIE_MTX_C_GRX_P8
PCIE_MTX_C_GRX_N8
PCIE_MTX_C_GRX_P9
PCIE_MTX_C_GRX_N9
PCIE_MTX_C_GRX_P10
PCIE_MTX_C_GRX_N10
PCIE_MTX_C_GRX_P11
PCIE_MTX_C_GRX_N11
PCIE_MTX_C_GRX_P12
PCIE_MTX_C_GRX_N12
PCIE_MTX_C_GRX_P13
PCIE_MTX_C_GRX_N13
PCIE_MTX_C_GRX_P14
PCIE_MTX_C_GRX_N14
PCIE_MTX_C_GRX_P15
PCIE_MTX_C_GRX_N15
VGA_CRT_CLK
VGA_CRT_DAT
4
161
JP1
2
2
4
4
6
6
8
8
10
10
12
12
14
14
16
16
18
18
20
20
22
22
24
24
26
26
28
28
30
30
32
32
34
34
36
36
38
38
40
40
42
42
44
44
46
46
48
48
50
50
52
52
54
54
56
56
58
58
60
60
62
62
64
64
66
66
68
68
70
70
72
72
74
74
76
76
78
78
80
80
82
82
84
84
86
86
88
88
90
90
92
92
94
94
96
96
98
98
100
100
102
102
104
104
106
106
108
108
110
110
112
112
114
114
116
116
118
118
120
120
122
122
124
124
126
126
128
128
130
130
132
132
134
134
136
136
138
138
140
140
142
142
144
144
146
146
148
148
150
150
152
152
154
154
156
156
158
158
160
160
ACES_88396-1G41
1
1
G1
3
3
5
5
7
7
9
9
11
11
13
13
15
15
17
17
19
19
21
21
23
23
25
25
27
27
29
29
31
31
33
33
35
35
37
37
39
39
41
41
43
43
45
45
47
47
49
49
51
51
53
53
55
55
57
57
59
59
61
61
63
63
65
65
67
67
69
69
71
71
73
73
75
75
77
77
79
79
81
81
83
83
85
85
87
87
89
89
91
91
93
93
95
95
97
97
99
99
101
101
103
103
105
105
107
107
109
109
111
111
113
113
115
115
117
117
119
119
121
121
123
123
125
125
127
127
129
129
131
131
133
133
135
135
137
137
139
139
141
141
143
143
145
145
147
147
149
149
151
151
153
153
155
155
157
157
159
159
G2
162
3
VGA_TV_Y
VGA_TV_C
VGA_TV_COMP
PCIE_GTX_C_MRX_P0
PCIE_GTX_C_MRX_N0
PCIE_GTX_C_MRX_P1
PCIE_GTX_C_MRX_N1
PCIE_GTX_C_MRX_P2
PCIE_GTX_C_MRX_N2
PCIE_GTX_C_MRX_P3
PCIE_GTX_C_MRX_N3
PCIE_GTX_C_MRX_P4
PCIE_GTX_C_MRX_N4
PCIE_GTX_C_MRX_P5
PCIE_GTX_C_MRX_N5
PCIE_GTX_C_MRX_P6
PCIE_GTX_C_MRX_N6
PCIE_GTX_C_MRX_P7
PCIE_GTX_C_MRX_N7
PCIE_GTX_C_MRX_P8
PCIE_GTX_C_MRX_N8
PCIE_GTX_C_MRX_P9
PCIE_GTX_C_MRX_N9
PCIE_GTX_C_MRX_P10
PCIE_GTX_C_MRX_N10
PCIE_GTX_C_MRX_P11
PCIE_GTX_C_MRX_N11
PCIE_GTX_C_MRX_P12
PCIE_GTX_C_MRX_N12
PCIE_GTX_C_MRX_P13
PCIE_GTX_C_MRX_N13
PCIE_GTX_C_MRX_P14
PCIE_GTX_C_MRX_N14
PCIE_GTX_C_MRX_P15
PCIE_GTX_C_MRX_N15
VGA_DVI_CLK
VGA_DVI_DAT
DAC_BRIG
DISPOFF#
INVT_PWM
PCIE_RST#
VGA_ENBKL
LCD_ID#
+1.8VS_D
B+
VGA_TV_Y <4>
VGA_TV_C <4>
VGA_TV_COMP <4>
C2
C3
1 2
C4
C5
1 2
C6
C7
1 2
C8
C9
1 2
C10
C11
1 2
C12
C13
1 2
C14
C15
1 2
C16
C17
1 2
C18
C19
1 2
C20
C21
1 2
C22
C23
1 2
C24
C25
1 2
C26
C27
1 2
C28
C29
1 2
C30
C31
1 2
C32
C33
1 2
VGA_DVI_DET <5>
VGA_DVI_CLK <5>
VGA_DVI_DAT <5>
DAC_BRIG <10>
DISPOFF# <10>
INVT_PWM <10>
PCIE_RST# <4>
susp# <10,11>
VGA_ENBKL <4>
LCD_ID# <10>
1 2
1 2
1 2
1 2
1 2
1 2
1 2
1 2
1 2
1 2
1 2
1 2
1 2
1 2
1 2
1 2
0.1U_0402_16V4Z
0.1U_0402_16V4Z
0.1U_0402_16V4Z
0.1U_0402_16V4Z
0.1U_0402_16V4Z
0.1U_0402_16V4Z
0.1U_0402_16V4Z
0.1U_0402_16V4Z
0.1U_0402_16V4Z
0.1U_0402_16V4Z
0.1U_0402_16V4Z
0.1U_0402_16V4Z
0.1U_0402_16V4Z
0.1U_0402_16V4Z
0.1U_0402_16V4Z
0.1U_0402_16V4Z
0.1U_0402_16V4Z
0.1U_0402_16V4Z
0.1U_0402_16V4Z
0.1U_0402_16V4Z
0.1U_0402_16V4Z
0.1U_0402_16V4Z
0.1U_0402_16V4Z
0.1U_0402_16V4Z
0.1U_0402_16V4Z
0.1U_0402_16V4Z
0.1U_0402_16V4Z
0.1U_0402_16V4Z
0.1U_0402_16V4Z
0.1U_0402_16V4Z
0.1U_0402_16V4Z
0.1U_0402_16V4Z
+3VS_D
2
PCIE_GTX_MRX_P0
PCIE_GTX_MRX_N0
PCIE_GTX_MRX_P1
PCIE_GTX_MRX_N1
PCIE_GTX_MRX_P2
PCIE_GTX_MRX_N2
PCIE_GTX_MRX_P3
PCIE_GTX_MRX_N3
PCIE_GTX_MRX_P4
PCIE_GTX_MRX_N4
PCIE_GTX_MRX_P5
PCIE_GTX_MRX_N5
PCIE_GTX_MRX_P6
PCIE_GTX_MRX_N6
PCIE_GTX_MRX_P7
PCIE_GTX_MRX_N7
PCIE_GTX_MRX_P8
PCIE_GTX_MRX_N8
PCIE_GTX_MRX_P9
PCIE_GTX_MRX_N9
PCIE_GTX_MRX_P10
PCIE_GTX_MRX_N10
PCIE_GTX_MRX_P11
PCIE_GTX_MRX_N11
PCIE_GTX_MRX_P12
PCIE_GTX_MRX_N12
PCIE_GTX_MRX_P13
PCIE_GTX_MRX_N13
PCIE_GTX_MRX_P14
PCIE_GTX_MRX_N14
PCIE_GTX_MRX_P15
PCIE_GTX_MRX_N15
TP7
+1.5VS
1
Security Classification
Issued Date
THIS SHEET OF ENGINEERING DRAWING IS THE PROPRIETARY PROPERTY OF COMPAL ELECTRONICS, INC. AND CONTAINS CONFIDENTIAL
AND TRADE SECRET INFORMATION. THIS SHEET MAY NOT BE TRANSFERED FROM THE CUSTODY OF THE COMPETENT DIVISION OF R&D
DEPARTMENT EXCEPT AS AUTHORIZED BY COMPAL ELECTRONICS, INC. NEITHER THIS SHEET NOR THE INFORMATION IT CONTAINS
5
4
MAY BE USED BY OR DISCLOSED TO ANY THIRD PARTY WITHOUT PRIOR WRITTEN CONSENT OF COMPAL ELECTRONICS, INC.
2005/12/22 2006/12/22
3
Compal Secret Data
Deciphered Date
Title
Size Document Number Rev
Custom
2
Date: Sheet
Compal Electronics, Inc.
VGA Connector
PCIE Connector
EFL50 LS-2766P
1.0
31312/23/05 14:40:19
1
of
5
PCIE_GTX_MRX_P[0:15]<3>
PCIE_GTX_MRX_N[0:15]<3>
PCIE_MTX_C_GRX_P[0:15]<3>
PCIE_MTX_C_GRX_N[0:15]<3>
D D
C C
+3VS
12
R51
2.2K_0402_5%
THM@
D+
D-
C121
1 2
2200P_0402_50V7K
THM@
PCIE_GTX_MRX_P[0:15]
PCIE_GTX_MRX_N[0:15]
PCIE_MTX_C_ GRX_P[0:15]
PCIE_MTX_C_GRX_N[0:15]
Thermal sensor
U7
1
VDD
2
3
4
SCLK
D+
SDATA
D-
ALERT#
OVERT#
GND
MAX6649MUA_8UMAX
THM@
8
7
6
5
THERM_SCL
THERM_SDA
1 2
R48
0_0402_5%
THM@
+3VS
1 2
THM@
R50
2.2K_0402_5%
PCI-Express Data Bus Lane Reversal and Polarity Inversion
B B
PCIE_RST#<3>
+3VS
12
R22
0_0603_5%
SSC@
1
C38
2
A A
+3VS
0.1U_0402_16V4Z
SSC@
1K_0402_5%
Spread spectrum
+SSVDD
12
R34
U6
7
1
8
2
ASM3P1819N-SR_SO8
SSC@
1 2
C50
0.1U_0402_16V4Z
X1
4
VDD
1
OE
27MHZ_15P
5
VDD
XIN
XOUT
VSS
4
MODOUT
3
NC
6
PD#
Minimize dis t a n ce from X1 pin3 to U3 pin1
OSC_IN
3
OUT
2
GND
Keep away from other signal at last 25mils
5
REF
1 2
R17
OSC_SPREAD
22_0402_5%
SSC@
CLK_PCIE_VGA<3>
CLK_PCIE_VGA#<3>
THER_ALERT#
+3VS
4
CLK_PCIE_VGA
CLK_PCIE_VGA#
PCIE_GTX_MRX_P0
PCIE_GTX_MRX_N0
PCIE_GTX_MRX_P1
PCIE_GTX_MRX_N1
PCIE_GTX_MRX_P2
PCIE_GTX_MRX_N2
PCIE_GTX_MRX_P3
PCIE_GTX_MRX_N3
PCIE_GTX_MRX_P4
PCIE_GTX_MRX_N4
PCIE_GTX_MRX_P5
PCIE_GTX_MRX_N5
PCIE_GTX_MRX_P6
PCIE_GTX_MRX_N6
PCIE_GTX_MRX_P7
PCIE_GTX_MRX_N7
PCIE_GTX_MRX_P8
PCIE_GTX_MRX_N8
PCIE_GTX_MRX_P9
PCIE_GTX_MRX_N9
PCIE_GTX_MRX_P10
PCIE_GTX_MRX_N10
PCIE_GTX_MRX_P11
PCIE_GTX_MRX_N11
PCIE_GTX_MRX_P12
PCIE_GTX_MRX_N12
PCIE_GTX_MRX_P13
PCIE_GTX_MRX_N13
PCIE_GTX_MRX_P14
PCIE_GTX_MRX_N14
PCIE_GTX_MRX_P15
PCIE_GTX_MRX_N15
PCIE_MTX_C_GRX_P0
PCIE_MTX_C_GRX_N0
PCIE_MTX_C_GRX_P1
PCIE_MTX_C_GRX_N1
PCIE_MTX_C_GRX_P2
PCIE_MTX_C_GRX_N2
PCIE_MTX_C_GRX_P3
PCIE_MTX_C_GRX_N3
PCIE_MTX_C_GRX_P4
PCIE_MTX_C_GRX_N4
PCIE_MTX_C_GRX_P5
PCIE_MTX_C_GRX_N5
PCIE_MTX_C_GRX_P6
PCIE_MTX_C_GRX_N6
PCIE_MTX_C_GRX_P7
PCIE_MTX_C_GRX_N7
PCIE_MTX_C_GRX_P8
PCIE_MTX_C_GRX_N8
PCIE_MTX_C_GRX_P9
PCIE_MTX_C_GRX_N9
PCIE_MTX_C_GRX_P10
PCIE_MTX_C_GRX_N10
PCIE_MTX_C_GRX_P11
PCIE_MTX_C_GRX_N11
PCIE_MTX_C_GRX_P12
PCIE_MTX_C_GRX_N12
PCIE_MTX_C_GRX_P13
PCIE_MTX_C_GRX_N13
PCIE_MTX_C_GRX_P14
PCIE_MTX_C_GRX_N14
PCIE_MTX_C_GRX_P15
+1.2VS
R6
R7
OSC_IN
4
PCIE_MTX_C_GRX_N15
R26 2K_0402_1%
1 2
R2
1 2
R3
1 2
R1
1 2
R24
1 2
4.7K_0402_5%
1 2
1 2
4.7K_0402_5%
1 2
R25
121_0402_1%
71.5_0402_1%
562_0402_1%
1.47K_0402_1%
10K_0402_5%
D+
D-
THERM_SDA
THERM_SCL
12
R23
3
U2A
AL28
PCIE_REFCLKP
AK28
PCIE_REFCLKN
AK27
PCIE_TX0P
AJ27
PCIE_TX0N
AJ25
PCIE_TX1P
AH25
PCIE_TX1N
AH28
PCIE_TX2P
AG28
PCIE_TX2N
AG27
PCIE_TX3P
AF27
PCIE_TX3N
AF25
PCIE_TX4P
AE25
PCIE_TX4N
AE28
PCIE_TX5P
AD28
PCIE_TX5N
AD27
PCIE_TX6P
AC27
PCIE_TX6N
AC25
PCIE_TX7P
AB25
PCIE_TX7N
AB28
PCIE_TX8P
AA28
PCIE_TX8N
AA27
PCIE_TX9P
Y27
PCIE_TX9N
Y25
PCIE_TX10P
W25
PCIE_TX10N
W28
PCIE_TX11P
V28
PCIE_TX11N
V27
PCIE_TX12P
U27
PCIE_TX12N
U25
PCIE_TX13P
T25
PCIE_TX13N
T28
PCIE_TX14P
R28
PCIE_TX14N
R27
PCIE_TX15P
P27
PCIE_TX15N
AJ31
PCIE_RX0P
AH31
PCIE_RX0N
AH30
PCIE_RX1P
AG30
PCIE_RX1N
AG32
PCIE_RX2P
AF32
PCIE_RX2N
AF31
PCIE_RX3P
AE31
PCIE_RX3N
AE30
PCIE_RX4P
AD30
PCIE_RX4N
AD32
PCIE_RX5P
AC32
PCIE_RX5N
AC31
PCIE_RX6P
AB31
PCIE_RX6N
AB30
PCIE_RX7P
AA30
PCIE_RX7N
AA32
PCIE_RX8P
Y32
PCIE_RX8N
Y31
PCIE_RX9P
W31
PCIE_RX9N
W30
PCIE_RX10P
V30
PCIE_RX10N
V32
PCIE_RX11P
U32
PCIE_RX11N
U31
PCIE_RX12P
T31
PCIE_RX12N
T30
PCIE_RX13P
R30
PCIE_RX13N
R32
PCIE_RX14P
P32
PCIE_RX14N
P31
PCIE_RX15P
N31
PCIE_RX15N
AE24
PCIE_CALRN
AD24
PCIE_CALRP
AB24
PCIE_CALI
0_0402_5%
AG24
PERST#
AA24
PCIE_TEST
AF24
PERST#_MASK
AG12
DPLUS
AH12
DMINUS
AE12
DDC3DATA
AF12
DDC3CLK
AL26
XTALIN
AM26
XTALOUT
M52-P
GPIO
NC_DVOVMODE_0
NC_DVOVMODE_1
PCI EXPRESS
THERMAL
XTAL
GPIO_7_BLON
DVPDATA_10
DVPDATA_11
DVPDATA_12
DVPDATA_13
DVPDATA_14
DVPDATA_15
DVPDATA_16
DVPDATA_17
DVPDATA_18
DVPDATA_19
DVPDATA_20
DVPDATA_21
DVPDATA_22
VIP HOST/ EXTERNAL TMDS
DVPDATA_23
CRT
TV
DVPCNTL_0
DVPCNTL_1
DVPCNTL_2
DVPDATA_0
DVPDATA_1
DVPDATA_2
DVPDATA_3
DVPDATA_4
DVPDATA_5
DVPDATA_6
DVPDATA_7
DVPDATA_8
DVPDATA_9
DDC1DATA
GENERICA
GENERICB
GPIO_0
GPIO_1
GPIO_2
GPIO_3
GPIO_4
GPIO_5
GPIO_6
GPIO_8
GPIO_9
GPIO_10
GPIO_11
GPIO_12
GPIO_13
GPIO_14
GPIO_15
GPIO_16
GPIO_17
VREFG
DVPCLK
HSYNC
VSYNC
DDC1CLK
RSET
H2SYNC
V2SYNC
COMP
R2SET
ROMCS#
PLLTEST
TESTEN
AD4
AD2
AD1
AD3
AC1
AC2
AC3
AB2
AC6
AC5
AC4
AB3
AB4
AB5
AD5
AB8
AA8
AB7
AB6
NC
AC8
AK4
AL4
AF2
AF1
AF3
AG1
AG2
AG3
AH2
AH3
AJ2
AJ1
AK2
AK1
AK3
AL2
AL3
AM3
AE6
AF4
AF5
AG4
AJ3
AH4
AJ4
AG5
AH5
AF6
AE7
AG6
AK24
R
AM24
G
AL24
B
AJ23
AJ22
AH22
AH23
AK22
AF23
AL22
AK15
R2
AM15
G2
AL15
B2
AF15
AG15
AJ15
Y
AJ13
C
AH15
AK14
AC7
AG14
AG22
Security Classification
Issued Date
THIS SHEET OF ENGINEERING DRAWING IS THE PROPRIETARY PROPERTY OF COMPAL ELECTRONICS, INC. AND CONTAINS CONFIDENTIAL
AND TRADE SECRET INFORMATION. THIS SHEET MAY NOT BE TRANSFERED FROM THE CUSTODY OF THE COMPETENT DIVISION OF R&D
DEPARTMENT EXCEPT AS AUTHORIZED BY COMPAL ELECTRONICS, INC. NEITHER THIS SHEET NOR THE INFORMATION IT CONTAINS
MAY BE USED BY OR DISCLOSED TO ANY THIRD PARTY WITHOUT PRIOR WRITTEN CONSENT OF COMPAL ELECTRONICS, INC.
2005/12/22
3
R63
1 2
R14
1 2
R13
1 2
R80
1 2
R16
1 2
GPIO9
TP4
GPIO11
GPIO12
GPIO13
POWER_SEL
OSC_SPREAD
THER_ALERT#
R53
R54
VGA_CRT_R
VGA_CRT_G
VGA_CRT_B
CRT_HSYNC
CRT_VSYNC
R28
R33
VGA_TV_COMP
R39
R31
12
1 2
Low -> VDDC=1.0V+-5% Performance Mode for M52
High -> VDDC=0.95V+-5% Battery Mode for M52
TP6
TP3
MEMID0
MEMID1
MEMID2
TP1
R32
1 2
R27
1 2
VGA_TV_Y
VGA_TV_C
1 2
Compal Secret Data
Deciphered Date
VGA_ENBKL
10K_0402_5%
499_0402_1%
499_0402_1%
C130
1 2
POWER_SEL
R12
1 2
R10
1 2
R11
1 2
R9
1 2
R8
1 2
VGA_CRT_R <3>
VGA_CRT_G <3>
VGA_CRT_B <3>
CRT_HSYNC <3>
CRT_VSYNC <3>
4.7K_0402_5%
4.7K_0402_5%
1K_0402_5%
12
499_0402_1%
12
R35
715_0402_1%
12
10K_0402_5%
@
VGA_TV_Y <3>
VGA_TV_C <3>
VGA_TV_COMP <3>
10K_0402_5%@
10K_0402_5%
10K_0402_5%
10K_0402_5%
+3VS
0.1U_0402_16V4Z
R97
1 2
+3VS
4.7K_0402_5%
4.7K_0402_5%
10K_0402_5%R128@
10K_0402_5%X76@
10K_0402_5%HYN@
150_0402_1%
12
2006/12/22
2
+3VS
VGA_ENBKL <3>
POWER_SEL <11>
10K_0402_5%
I2C_DAT
I2C_CLK
+3VS
VGA_CRT_DAT
VGA_CRT_CLK
Internal SS, P r o g r a mmed via register-GENERICA = NC
GENERICB = GND.
2
I2C_DAT <10>
I2C_CLK <10>
+3VS
VGA_CRT_DAT <3>
VGA_CRT_CLK <3>
1
Straps: (Internal pull down)
Transmitter power
saving enable
Transmitter
de-emphasis enable
GPIO[0]
GPIO[1] 0: TX de-emphasis disable
Debug Access GPIO[4]
Current bias for
the PCI Express PHY PLL
ROM ID Config GPIO[9,
GPIO[5]
13:11]
(Internal
Pull-down)
VSYNCVIP_DEVICE
GPIO9
R78
GPIO11
R79
GPIO12
R76
GPIO13
R77
GPIO12 GPIO13 SIZE
00
0
1
11
0: 50% TX output swing
1: Full TX output swing
1: TX de-emphasis enable
0: OFF
1: ON
GPIO5 = 1
(must be pulled t o 3 . 3 V at reset using)
GPIO[9]=1 External ROM Attached
GPIO[9]=0 No External ROM
For No External ROM:
GPIO[13,12] is for MEM_AP_SIZE[1,0]
GPIO[11] do n 't care
0: Slave VIP h o s t d e vi c e p r e sent
1: No slave VIP host d evice p resent
* The readback of this strap is the
inverted with respect to the value
on the pin
10K_0402_5%
1
0
@
10K_0402_5%
@
10K_0402_5%
R256@
10K_0402_5%
R64@
128MB
64MB
256MB
Reserve
1 2
1 2
1 2
1 2
+3VS
Memory Aperture Size Select
For DDRII
Vedio Memory Config. (VGA Internal PD)
MEMID[2:0]
0 0 0
0 0 1
1 0 0
1 0 1
VGA_CRT_R
VGA_CRT_G
VGA_CRT_B
VGA_TV_Y
VGA_TV_C
Title
Size Document Number Rev
Custom
Date: Sheet
Compal Electronics, Inc.
EFL50 LS-2766P
12/23/05 14:40:18
Size (Speed) Vender Chips
Size
64MB 16M16 (300MHz) Samsung 2
128MB 16M16 (300MHz) Samsung 4
64MB
16M16 (300MHz) Hynix 2
128MB
16M16 (300MHz) Hynix 4
Close to VGA Cbip
R56
R30
R29
R36
R45
150_0402_1%@
12
150_0402_1%@
12
150_0402_1%@
12
150_0402_1%@
12
150_0402_1%@
12
M52-P Main
413
1
of
1.0
5
U2B
VARY_BL
DIGON
TXCM
TXCP
TX0M
TX0P
TX1M
TX1P
TX2M
TX2P
TX3M
TX3P
TX4M
TX4P
TX5M
TX5P
DDC2CLK
HPD1
AJ21
AK21
AG18
AH18
AK20
AJ20
AG20
AH20
AH21
AG21
AL18
AM18
AL19
AK19
AM20
AL20
AM21
AL21
AJ18
AK18
AD12
AE11
AD23
AL9
AM9
AK10
AL10
AL11
AM11
AL12
AM12
AK9
AJ9
AK11
AJ11
AK12
AJ12
AH13
AG13
AF11
AE13
GPIO_18
AF13
GPIO_19
AF9
GPIO_20
AG7
GPIO_21
AE10
GPIO_22
AE9
GPIO_23
AF7
GPIO_24
AF8
GPIO_25
0.1U_0402_16V4Z
AH6
GPIO_26
AF10
GPIO_27
AG10
GPIO_28
AH9
GPIO_29
AJ8
GPIO_30
AH8
GPIO_31
AG9
GPIO_32
AH7
GPIO_33
AG8
GPIO_34
AE23
GENERICC
Y23
BBN
K15
BBN
R10
BBN
AC17
BBN
AC14
BBP
M23
BBP
V10
BBP
K18
BBP
L10
VDD25
K22
VDD25
AA10
VDD25
1
C81
2
D D
C C
+VDD25
1
C66
2
0.1U_0402_16V4Z
TXCLK_UP
TXCLK_UN
TXOUT_U0P
TXOUT_U0N
TXOUT_U1P
TXOUT_U1N
TXOUT_U2P
TXOUT_U2N
TXOUT_U3P
TXOUT_U3N
TXCLK_LN
TXCLK_LP
TXOUT_L0P
LVDS
TXOUT_L0N
EXPAND GPIO
TXOUT_L1P
TXOUT_L1N
TXOUT_L2P
TXOUT_L2N
TXOUT_L3P
TXOUT_L3N
GENERICD
FOREARD
COMPATIBILITY
INTERGRATED TMDS
DDC2DATA
M52-P
B B
4
VGA_LVDSBC+
VGA_LVDSBCVGA_LVDSB0+
VGA_LVDSB0VGA_LVDSB1+
VGA_LVDSB1VGA_LVDSB2+
VGA_LVDSB2-
VGA_LVDSACVGA_LVDSAC+
VGA_LVDSA0+
VGA_LVDSA0VGA_LVDSA1+
VGA_LVDSA1VGA_LVDSA2+
VGA_LVDSA2-
R44
1 2
VGA_ENVDD
R52
1 2
R49
1 2
R46
1 2
R43
1 2
12
R114
100K_0402_5%
if no DVI , dvi_det pull low
10K_0402_5%
180_0402_5%
180_0402_5%
180_0402_5%
180_0402_5%
VGA_DVI_DAT
VGA_DVI_CLK
VGA_DVI_DET
VGA_LVDSBC+ <10>
VGA_LVDSBC- <10>
VGA_LVDSB0+ <10>
VGA_LVDSB0- <10>
VGA_LVDSB1+ <10>
VGA_LVDSB1- <10>
VGA_LVDSB2+ <10>
VGA_LVDSB2- <10>
VGA_LVDSAC- <10>
VGA_LVDSAC+ <10>
VGA_LVDSA0+ <10>
VGA_LVDSA0- <10>
VGA_LVDSA1+ <10>
VGA_LVDSA1- <10>
VGA_LVDSA2+ <10>
VGA_LVDSA2- <10>
VGA_ENVDD <10>
DVI_TXCDVI_TXC+
DVI_TX0DVI_ TX0 +
DVI_TX1DVI_ TX1 +
DVI_TX2DVI_ TX2 +
DVI_TXC- <3>
DVI_TXC+ <3>
DVI_TX0- <3>
DVI_TX0+ <3>
DVI_TX1- <3>
DVI_TX1+ <3>
DVI_TX2- <3>
DVI_TX2+ <3>
VGA_DVI_DAT <3>
VGA_DVI_CLK <3>
VGA_DVI_DET <3>
3
U2G
AH27
PCIE_VSS
AC23
PCIE_VSS
AL27
PCIE_VSS
R23
PCIE_VSS
P25
PCIE_VSS
R25
PCIE_VSS
T26
PCIE_VSS
AB26
AC26
AD25
AE26
AF26
AD26
AG25
AH26
AC28
AH29
AF28
AC29
W27
AB27
AJ26
AJ32
AK29
W29
AA29
AB29
AD29
AE29
AF29
AG29
AJ29
AK26
AK30
AG26
AF30
AC30
AA31
AD31
AK32
AJ28
AJ30
AK31
U26
PCIE_VSS
Y26
PCIE_VSS
PCIE_VSS
PCIE_VSS
PCIE_VSS
PCIE_VSS
PCIE_VSS
PCIE_VSS
PCIE_VSS
PCIE_VSS
PCIE_VSS
Y28
PCIE_VSS
U28
PCIE_VSS
P28
PCIE_VSS
PCIE_VSS
PCIE_VSS
V29
PCIE_VSS
PCIE_VSS
PCIE_VSS
PCIE_VSS
V26
PCIE_VSS
PCIE_VSS
PCIE_VSS
PCIE_VSS
P26
PCIE_VSS
P29
PCIE_VSS
R29
PCIE_VSS
T29
PCIE_VSS
U29
PCIE_VSS
PCIE_VSS
Y29
PCIE_VSS
PCIE_VSS
PCIE_VSS
PCIE_VSS
PCIE_VSS
PCIE_VSS
PCIE_VSS
PCIE_VSS
PCIE_VSS
PCIE_VSS
PCIE_VSS
N30
PCIE_VSS
R31
PCIE_VSS
PCIE_VSS
PCIE_VSS
V31
PCIE_VSS
P30
PCIE_VSS
PCIE_VSS
U30
PCIE_VSS
PCIE_VSS
PCIE_VSS
PCIE_VSS
Y30
PCIE_VSS
PCIE_VSS
PCIE_VSS
M52-P
PCIE GND
TMDS GNDCRT GNDTV GNDPLL GNDLVDS PLL&I/O GND
PCIE_PVSS
PCIE_VSS
PCIE_VSS
PCIE_VSS
PCIE_VSS
PCIE_VSS
PCIE_VSS
PCIE_VSS
PCIE_VSS
PCIE_VSS
PCIE_VSS
PCIE_VSS
PCIE_VSS
PCIE_VSS
PCIE_VSS
PCIE_VSS
PCIE_VSS
PCIE_VSS
PCIE_VSS
PCIE_VSS
PCIE_VSS
TXVSSR
TXVSSR
TXVSSR
TXVSSR
TXVSSR
TPVSS
AVSSQ
AVSSN
AVSSN
VSS1DI
A2VSSQ
A2VSSN
A2VSSN
VSS2DI
PVSS
MPVSS
LPVSS
LVSSR
LVSSR
LVSSR
LVSSR
LVSSR
LVSSR
LVSSR
LVSSR
LVSSR
LVSSR
2
AJ7
AK7
AL7
AM7
AK8
AL8
AK23
AK25
AJ24
AL23
AK13
AM17
AL17
AJ17
AH14
A5
AE18
AK17
AJ19
AF18
AH17
AG17
AG19
AH19
AF22
AF17
AF21
W23
AB23
P24
R24
T24
U24
V24
W24
Y24
AC24
AH24
V25
AA25
R26
AA26
T27
AE27
AG31
W26
N24
AA23
Use 15mils trace
connect to GND
AD7
AE8
AL1
AM2
AD10
AC9
AF14
AD8
AA4
AG11
AG16
AD16
AA6
AD17
AH11
AM13
AC10
AL13
AD6
AD14
AD13
W18
1
U2F
B1
VSS
H1
VSS
L1
VSS
P1
VSS
U1
VSS
Y1
VSS
VSS
VSS
VSS
A2
VSS
VSS
VSS
E8
VSS
H5
VSS
K10
VSS
M8
VSS
T10
VSS
E12
VSS
VSS
VSS
VSS
C5
VSS
F10
VSS
J3
VSS
L6
VSS
M6
VSS
P6
VSS
VSS
VSS
V3
VSS
VSS
CORE
R3
VSS
C6
VSS
C9
VSS
F6
VSS
H7
VSS
GND
J6
VSS
VSS
VSS
P7
VSS
P5
VSS
M3
VSS
M9
VSS
L7
VSS
M7
VSS
VSS
VSS
A8
VSS
U7
VSS
C10
VSS
E9
VSS
F3
VSS
J9
VSS
N7
VSS
N3
VSS
Y5
VSS
VSS
VSS
Y6
VSS
U6
VSS
E5
VSS
VSS
A11
VSS
U8
VSS
U9
VSS
U10
VSS
R6
VSS
VSS
V6
VSS
VSS
VSS
D11
VSS
J12
VSS
K12
VSS
A13
VSS
F13
VSS
E13
VSS
F15
VSS
K16
VSS
VSS
M52-P
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
C27
E32
H28
J30
K17
K27
M32
A22
C20
E19
H20
J24
M28
J28
J16
F30
L29
A31
B32
E30
AE15
AG23
AD9
AF16
AH10
AJ10
AD15
AH16
K23
U18
AE16
AE17
A19
H32
F19
G19
N8
Y7
T19
V19
G21
C21
F21
AE14
AK16
U5
F22
F18
K30
C24
F24
M24
A25
D30
E25
G25
G20
G22
F27
E28
H21
J21
H16
T15
V17
C15
C4
U14
P15
A16
E16
G13
G16
P17
R16
R14
W16
C18
F16
A A
Security Classification
Issued Date
THIS SHEET OF ENGINEERING DRAWING IS THE PROPRIETARY PROPERTY OF COMPAL ELECTRONICS, INC. AND CONTAINS CONFIDENTIAL
AND TRADE SECRET INFORMATION. THIS SHEET MAY NOT BE TRANSFERED FROM THE CUSTODY OF THE COMPETENT DIVISION OF R&D
DEPARTMENT EXCEPT AS AUTHORIZED BY COMPAL ELECTRONICS, INC. NEITHER THIS SHEET NOR THE INFORMATION IT CONTAINS
5
4
MAY BE USED BY OR DISCLOSED TO ANY THIRD PARTY WITHOUT PRIOR WRITTEN CONSENT OF COMPAL ELECTRONICS, INC.
2005/12/22
3
Compal Secret Data
Deciphered Date
2006/12/22
2
Title
Size Document Number Rev
Custom
Date: Sheet
Compal Electronics, Inc.
M52-P LVD,DVI,GND,Screw
EFL50 LS-2766P
12/23/05 14:40:18
1
513
of
1.0
Loading...