PARADIGM PDM31532LA12TATR, PDM31532LA12TATY, PDM31532LA12TI, PDM31532LA12TITR, PDM31532LA12TITY Datasheet

...
0 (0)
PARADIGM PDM31532LA12TATR, PDM31532LA12TATY, PDM31532LA12TI, PDM31532LA12TITR, PDM31532LA12TITY Datasheet

Features

High-speed access times

-Com’l: 9, 10, 12, 15 and 20 ns

-Ind: 12, 15 and 20 ns

Low power operation (typical)

-PDM31532LA Active: 200 mW Standby: 10 mW

-PDM31532SA Active: 250 mW

Standby: 20 mW

High-density 64K x 16 architecture 3.3V (±0.3V) power supply

Fully static operation TTL-compatible inputs and outputs Output buffer controls: OE

Data byte controls: LB, UB

Packages:

Plastic SOJ (400 mil) - SO

Plastic TSOP - T (II)

Functional Block Diagram

A8-A0

Data

I/O15-I/O0 Input/

Output

Buffer

WE

OE

UB Control

Logic

LB

CE

PDM31532

PDM31532

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

64K x 16 CMOS

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

3.3V Static RAM

1

 

 

 

 

 

 

 

 

Description

 

 

 

 

 

 

 

 

 

 

 

 

 

The PDM31532 is a high-performance CMOS static

2

 

 

 

 

 

 

 

 

RAM organized as 65,536 x 16 bits. The PDM31532

 

 

 

 

 

 

 

 

features low power dissipation using chip enable

 

 

 

 

 

 

 

 

 

 

(CE)

 

 

and has an output enable input

(OE)

for fast

3

 

 

 

 

 

 

 

 

memory access. Byte access is supported by upper

 

 

 

 

 

 

 

 

and lower byte controls.

 

 

 

 

 

 

 

 

 

 

 

 

The PDM31532 operates from a single 3.3V power

 

 

 

 

 

 

 

 

 

supply and all inputs and outputs are fully TTL-

4

 

 

 

 

 

 

 

 

compatible.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

The PDM31532 is available in a 44-pin 400 mil plas-

 

 

 

 

 

 

 

 

 

tic SOJ and a plastic TSOP (II) package for high-

 

 

 

 

 

 

 

 

 

density surface assembly and is suitable for use in

5

 

 

 

 

 

 

 

 

high-speed applications requiring high-speed

 

 

 

 

 

 

 

 

storage.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

6

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

7

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

AddressRow Buffer

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

8

 

 

 

 

DecoderRow

 

 

 

 

 

 

256 x 128 x 32

 

 

Vcc

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Memory

 

 

Vss

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Cell

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Array

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

32K x 32

 

 

 

 

 

9

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

10

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Sense Amp

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Column

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Decoder

 

 

 

 

 

11

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Column

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Clock

 

 

 

 

 

 

 

Address

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Buffer

 

 

 

 

 

12

 

 

 

Generator

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

A15-A9

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Rev. 4.3 - 3/27/98

1

PDM31532

Pin Configuration

 

 

 

 

 

 

TSOP (II)

 

 

 

 

 

 

 

 

 

 

 

SOJ

 

 

 

 

 

A4

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

1

44

 

A5

 

 

A4

1

44

A5

 

 

 

 

 

 

A3

 

2

43

 

A6

 

 

A3

2

43

A6

 

 

 

 

 

 

A2

 

3

42

 

A7

 

 

A2

3

42

A7

 

 

 

 

 

 

A1

 

 

41

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

4

 

OE

 

 

A1

4

41

OE

 

 

A0

 

40

 

 

 

 

 

 

 

 

5

 

UB

 

 

A0

 

40

 

 

 

 

 

 

 

 

 

5

UB

 

 

 

 

 

 

39

 

 

 

 

 

 

 

CE

 

 

6

 

LB

 

 

 

 

 

39

 

 

 

 

 

 

 

 

CE

6

LB

I/O0

 

38

 

I/O15

 

7

 

I/O0

7

38

I/O15

 

 

I/O1

 

37

 

I/O14

 

8

 

I/O1

8

37

I/O14

I/O2

 

36

 

I/O13

 

9

 

I/O2

9

36

I/O13

 

 

I/O3

 

35

 

I/O12

 

10

 

I/O3

10

35

I/O12

Vcc

 

34

 

Vss

 

11

 

Vcc

11

34

Vss

Vss

 

12

33

 

Vcc

 

 

Vss

12

33

Vcc

I/O4

13

32

 

I/O11

 

I/O4

13

32

I/O11

I/O5

14

31

 

I/O10

 

I/O5

14

31

I/O10

I/O6

 

 

 

 

 

 

 

15

30

 

I/O9

I/O6

15

30

I/O9

I/O7

 

29

 

I/O8

16

 

I/O7

16

29

I/O8

 

 

 

 

 

 

 

 

 

 

 

 

 

 

WE

 

17

28

 

NC

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

WE

17

28

NC

A15

18

27

 

A8

 

 

A15

18

27

A8

A14

19

26

 

A9

 

A14

19

26

A9

A13

20

25

 

A10

 

A13

20

25

A10

A12

21

24

 

A11

 

A12

21

24

A11

 

NC

22

23

 

NC

 

 

 

NC

22

23

NC

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Pin Description

 

Name

Description

 

 

 

 

A15-A0

Address Inputs

 

 

 

 

I/O15-I/O0

Data Inputs

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Chip Enable Input

 

CE

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Write Enable Input

 

WE

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Output Enable Input

 

OE

 

 

 

 

 

 

 

 

 

 

 

Data Byte Control Inputs

 

LB,

UB

 

 

 

 

NC

No Connect

 

 

 

 

Vss

Ground

 

VCC

Power (+3.3V)

Capacitance (1) (T = +25°C, f = 1.0 MHz)

 

 

 

 

 

 

A

 

 

 

 

 

Symbol

Parameter

 

Conditions

Max.

Unit

 

 

 

 

 

 

 

 

 

 

CIN

Input Capacitance

 

VIN = VSS

6

pF

 

 

CI/O

Output Capacitance

 

VI/O = VSS

8

pF

 

NOTE: 1. This parameter is determined by device characterization, but is not production tested.

 

 

 

 

 

 

 

 

2

 

 

 

 

 

 

Rev. 4.3 - 3/27/98

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

PDM31532

 

Operating Mode

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Mode

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

I/O7-I/O0

I/O15-I/O8

Power

 

CE

OE

WE

LB

UB

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Read

 

L

 

 

L

 

 

H

 

 

L

 

 

L

 

Output

Output

ICC

 

 

 

 

 

 

 

 

 

 

 

 

 

H

 

 

L

 

High Impedance

Output

ICC

 

 

 

 

 

 

 

 

 

 

 

 

 

L

 

 

H

 

Output

High Impedance

ICC

 

 

Write

 

L

 

 

X

 

 

L

 

 

L

 

 

L

 

Input

Input

ICC

 

 

 

 

 

 

 

 

 

 

 

 

 

H

 

 

L

 

High Impedance

Input

ICC

 

 

 

 

 

 

 

 

 

 

 

 

 

L

 

 

H

 

Input

High Impedance

ICC

 

 

Output Disable

 

L

 

 

H

 

 

H

 

 

X

 

 

x

 

High Impedance

High Impedance

ICC

 

 

 

 

L

 

 

X

 

 

X

 

 

H

 

 

H

 

High Impedance

High Impedance

ICC

 

 

Standby

 

H

 

 

X

 

 

X

 

 

X

 

 

X

 

High Impedance

High Impedance

ISB

 

NOTE: H = VIH, L = VIL, X = DON’T CARE

Absolute Maximum Ratings (2)

Symbol

Rating

Com’l.

Ind.

Unit

 

 

 

 

 

VTERM

Terminal Voltage with Respect to VSS

–0.5 to +4.6

–0.5 to +4.6

V

TBIAS

Temperature Under Bias

–55 to +125

–65 to +135

°C

TSTG

Storage Temperature

–55 to +125

–65 to +150

°C

PT

Power Dissipation

1.5

1.5

W

IOUT

DC Output Current

50

50

mA

T

Maximum Junction Temperature (3)

125

145

°C

j

 

 

 

 

 

 

 

 

 

NOTE: 2. Stresses greater than those listed under ABSOLUTE MAXIMUM RATINGS may cause permanent damage to the device. This is a stress rating only and functional operation of the device at these or any other conditions above those indicated in the operational sections of this specification is not implied. Exposure to absolute maximum rating conditions for extended periods may affect reliability.

3.Appropriate thermal calculations should be performed in all cases and specifically for

those where the chosen package has a large thermal resistance (e.g., TSOP). The

calculation should be of the form: Tj = Ta + P * θja where Ta is the ambient temperature, P is average operating power and θja the thermal resistance of the package. For this product, use the following θja values:

SOJ: 59o C/W TSOP: 87o C/W

Recommended DC Operating Conditions

Symbol

Description

Min.

Typ.

Max.

Unit

 

 

 

 

 

 

VCC

Supply Voltage

3.0

3.3

3.6

V

VSS

Supply Voltage

0

0

0

V

Industrial

Ambient Temperature

–40

25

85

°C

 

 

 

 

 

 

Commercial

Ambient Temperature

0

25

70

°C

 

 

 

 

 

 

1

2

3

4

5

6

7

8

9

10

11

12

Rev. 4.3 - 3/27/98

3

Loading...
+ 6 hidden pages