ICSI IC61C3216-12K, IC61C3216-12T, IC61C3216-12TI, IC61C3216-15K, IC61C3216-15KI, IC61C3216-15T, IC61C3216-15TI, IC61C3216-20K, IC61C3216-20KI, IC61C3216-10K, IC61C3216-20T, IC61C3216-20TI Datasheet

Loading...

IC61C3216

Document Title

32K x 16 Hight Speed SRAM

Revision History

Revision No

History

Draft Date

Remark

0A

Initial Draft

October 5,2001

 

The attached datasheets are provided by ICSI. Integrated Circuit Solution Inc reserve the right to change the specifications and products. ICSI will answer to your questions about device. If you have any questions, please contact the ICSI offices.

Integrated Circuit Solution Inc.

1

AHSR028-0A 10/5/2001

ICSI IC61C3216-12K, IC61C3216-12T, IC61C3216-12TI, IC61C3216-15K, IC61C3216-15KI, IC61C3216-15T, IC61C3216-15TI, IC61C3216-20K, IC61C3216-20KI, IC61C3216-10K, IC61C3216-20T, IC61C3216-20TI Datasheet

IC61C3216

32K x 16 HIGH-SPEED CMOS STATIC RAM

FEATURES

High-speed access time: 10, 12, 15, and 20 ns

CMOS low power operation

450 mW (typical) operating

250 µW (typical) standby

TTL compatible interface levels

Single 5V ± 10% power supply

I/O compatible with 3.3V device

Fully static operation: no clock or refresh required

Three state outputs

Industrial temperature available

Available in 44-pin 400mil SOJ package and 44-pin TSOP-2

DESCRIPTION

The ICSI IC61C3216 is a high-speed, 512K static RAM organized as 32,768 words by 16 bits. It is fabricated using ICSI's high-performance CMOS technology. This highly reliable process coupled with innovative circuit design techniques, yields fast access times with low power consumption.

When CE is HIGH (deselected), the device assumes a standby mode at which the power dissipation can be reduced down with CMOS input levels.

Easy memory expansion is provided by using Chip Enable and Output Enable inputs, CE and OE. The active LOW Write Enable (WE) controls both writing and reading of the memory. A data byte allows Upper Byte (UB) and Lower Byte (LB) access.

The IC61C3216 is packaged in the JEDEC standard 44-pin 400mil SOJ and 44-pin 400mil TSOP-2.

FUNCTIONAL BLOCK DIAGRAM

A0-A14

 

 

 

 

 

 

 

 

 

 

 

 

 

DECODER

 

 

32K x 16

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

MEMORY ARRAY

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

VCC

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

GND

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

I/O0-I/O7

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

I/O

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Lower Byte

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

COLUMN I/O

 

 

 

 

 

 

 

 

 

 

 

 

 

DATA

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

I/O8-I/O15

 

 

 

 

 

 

 

 

 

 

 

 

 

CIRCUIT

 

 

 

 

Upper Byte

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

CE

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

OE

 

CONTROL

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

WE

 

 

 

 

 

 

 

 

 

 

 

CIRCUIT

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

UB

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

LB

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

ICSI reserves the right to make changes to its products at any time without notice in order to improve design and supply the best possible product. We assume no responsibility for any errors which may appear in this publication. © Copyright 2000, Integrated Circuit Solution Inc.

2

Integrated Circuit Solution Inc.

 

AHSR028-0A 10/5/2001

IC61C3216

PIN CONFIGURATIONS

44-Pin SOJ

 

 

 

 

 

 

 

 

 

44-Pin TSOP-2

 

 

 

 

 

 

 

NC

 

1

44

 

A0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

A14

 

43

 

A1

 

 

 

 

 

 

44

 

A0

 

2

 

 

 

 

 

 

 

 

 

 

 

 

NC

1

 

A13

 

 

42

 

A2

 

 

 

 

3

 

 

A14

 

2

43

 

A1

 

 

 

 

 

 

A12

 

4

41

 

 

 

 

 

 

 

 

A13

 

3

42

 

A2

 

 

 

 

OE

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

A12

 

4

41

 

 

 

A11

 

5

40

 

 

UB

 

 

 

 

 

OE

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

A11

 

5

40

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

UB

 

 

 

CE

 

 

6

39

 

LB

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

38

 

I/O15

 

 

CE

 

6

39

 

 

LB

 

I/O0

7

 

 

 

I/O0

 

7

38

 

I/O15

 

 

 

 

 

 

37

 

I/O14

 

 

 

I/O1

8

 

 

I/O1

 

8

37

 

I/O14

 

 

 

 

 

 

 

 

 

 

36

 

I/O13

 

 

 

I/O2

9

 

 

I/O2

 

9

36

 

I/O13

 

 

 

 

I/O3

 

 

35

 

I/O12

 

 

 

 

10

 

 

I/O3

 

10

35

 

I/O12

Vcc

 

 

34

 

GND

 

 

 

 

11

 

 

 

Vcc

 

 

34

 

GND

 

 

 

 

 

11

 

GND

 

12

33

 

Vcc

 

GND

 

 

33

 

Vcc

 

 

 

 

12

 

I/O4

 

32

 

I/O11

 

I/O4

 

13

32

 

I/O11

 

13

 

 

 

 

 

 

 

I/O5

 

14

31

 

I/O10

 

I/O5

 

14

31

 

I/O10

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

30

 

I/O9

 

I/O6

 

15

30

 

I/O9

I/O6

15

 

 

I/O7

 

16

29

 

I/O8

 

 

 

 

 

 

29

 

I/O8

 

 

 

I/O7

16

 

 

 

 

 

 

 

28

 

NC

 

 

 

 

 

 

28

 

NC

 

 

WE

 

17

 

 

 

 

 

 

 

 

WE

 

17

 

 

 

 

 

 

 

27

 

A3

 

 

 

A10

18

 

A10

 

18

27

 

A3

 

 

 

 

 

 

 

 

 

 

26

 

A4

 

 

 

 

A9

19

 

 

 

A9

 

19

26

 

A4

 

 

 

 

 

 

 

 

 

A8

 

20

25

 

A5

 

 

 

 

 

 

 

 

 

 

A8

 

20

25

 

A5

 

 

A7

 

21

24

 

A6

 

 

 

 

 

 

 

 

 

 

A7

 

21

24

 

A6

 

 

NC

 

22

23

 

NC

 

 

 

 

 

 

 

 

 

NC

 

22

23

 

NC

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

PIN DESCRIPTIONS

A0-A14

Address Inputs

 

 

I/O0-I/O15

Data Inputs/Outputs

 

 

CE

Chip Enable Input

 

 

OE

Output Enable Input

 

 

WE

Write Enable Input

 

 

LB

Lower-byte Control (I/O0-I/O7)

 

 

UB

Upper-byte Control (I/O8-I/O15)

 

 

NC

No Connection

 

 

Vcc

Power

 

 

GND

Ground

 

 

TRUTH TABLE

Mode

WE

CE

OE

LB

UB

I/O0-I/O7

I/O8-I/O15

Vcc Current

Not Selected

X

H

X

X

X

High-Z

High-Z

ISB1, ISB2

Output Disabled

H

L

H

X

X

High-Z

High-Z

ICC

 

X

L

X

H

H

High-Z

High-Z

 

 

 

 

 

 

 

 

 

 

Read

H

L

L

L

H

DOUT

High-Z

ICC

 

H

L

L

H

L

High-Z

DOUT

 

 

H

L

L

L

L

DOUT

DOUT

 

 

 

 

 

 

 

 

 

 

Write

L

L

X

L

H

DIN

High-Z

ICC

 

L

L

X

H

L

High-Z

DIN

 

 

L

L

X

L

L

DIN

DIN

 

 

 

 

 

 

 

 

 

 

Integrated Circuit Solution Inc.

 

 

 

 

 

 

3

AHSR028-0A 10/5/2001

 

 

 

 

 

 

 

 

+ 6 hidden pages