HIT BB301C Datasheet

Loading...
HIT BB301C Datasheet

BB301C

Build in Biasing Circuit MOS FET IC

VHF RF Amplifier

ADE-208-507 1st. Edition

Features

Build in Biasing Circuit; To reduce using parts cost & PC board space.

Low noise characteristics; (NF = 1.3 dB typ. at f = 200 MHz)

Withstanding to ESD; Build in ESD absorbing diode . Withstand up to 200 V at C = 200 pF, Rs = 0 conditions.

Outline

CMPAK–4

2

3

1

4

1. Source

2. Gate1

3. Gate2

4. Drain

BB301C

Absolute Maximum Ratings (Ta = 25°C)

Item

Symbol

 

 

 

 

 

 

 

 

 

 

 

 

Ratings

Unit

Drain to source voltage

VDS

6

V

Gate 1 to source voltage

VG1S

+6

V

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

–0

 

 

 

 

 

Gate 2 to source voltage

VG2S

±6

V

Drain current

ID

25

mA

 

 

 

 

Channel power dissipation

Pch

100

mW

 

 

 

 

Channel temperature

Tch

150

°C

Storage temperature

Tstg

 

 

 

 

 

 

 

 

 

 

 

 

–55 to +150

°C

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

2

BB301C

Electrical Characteristics (Ta = 25°C)

Item

Symbol

Min

 

 

Typ

 

 

 

 

 

Max

Unit

 

 

Test conditions

Drain to source breakdown

V(BR)DSS

6

 

 

 

 

 

 

 

 

 

V

I

D = 200 µA

voltage

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

VG1S = VG2S = 0

Gate 1 to source breakdown

V(BR)G1SS

+6

 

 

 

 

 

 

 

 

 

V

I

G1 = +10 µA

voltage

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

VG2S = VDS = 0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Gate 2 to source breakdown

V(BR)G2SS

±6

 

 

 

 

 

 

 

 

 

V

I

G2 = ±10 µA

voltage

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

VG1S = VDS = 0

 

 

 

 

 

 

 

 

 

 

Gate 1 to source cutoff current

IG1SS

 

+100

nA

V

G1S = +5 V

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

VG2S = VDS = 0

 

 

 

 

 

 

 

 

 

 

Gate 2 to source cutoff current

IG2SS

 

±100

nA

 

 

VG2S = ±5 V

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

VG1S = VDS = 0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Gate 1 to source cutoff voltage

VG1S(off)

0.4

 

 

 

 

 

 

1.0

V

V DS = 5 V, VG2S = 4 V

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

ID = 100 µA

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Gate 2 to source cutoff voltage

VG2S(off)

0.4

 

 

 

 

 

 

1.0

V

V DS = 5 V, VG1S = 5 V

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

ID = 100 µA

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Drain current

ID(op)

10

 

 

 

 

15

 

20

mA

 

 

VDS = 5 V, VG1 = 5 V

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

VG2S = 4 V, RG = 100 kΩ

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Forward transfer admittance

|yfs|

15

 

 

 

 

20

 

 

 

 

 

 

mS

V DS = 5 V, VG1 = 5 V

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

VG2S = 4 V

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

RG = 100 kΩ, f = 1 kHz

 

 

 

 

 

 

 

 

 

 

 

 

 

Input capacitance

Ciss

2.2

 

 

 

 

3.0

4.0

pF

 

 

VDS = 5 V, VG1 = 5 V

 

 

 

 

 

 

 

 

 

 

 

 

VG2S = 4 V, RG = 100 kΩ

Output capacitance

Coss

0.9

 

 

 

 

1.2

1.6

pF

 

 

 

 

 

 

 

 

 

 

Reverse transfer capacitance

Crss

0.018

0.04

pF

f = 1 MHz

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Power gain

PG

22

 

 

 

 

26

 

 

 

 

 

 

dB

V DS = 5 V, VG1 = 5 V

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

VG2S = 4 V

 

 

 

 

 

 

 

 

 

Noise figure

NF

1.3

 

1.9

dB

R G = 100 kΩ, f = 200 MHz

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Note: Marking is “AW–”.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

3

+ 7 hidden pages