GSI GS71116U-15I, GS71116U-15, GS71116U-12I, GS71116U-12, GS71116U-10I Datasheet

...
0 (0)

GS71116TP/J/U

SOJ, TSOP, FP-BGA

Commercial Temp

Industrial Temp

64K x 16

1Mb Asynchronous SRAM

10, 12, 15ns 3.3V VDD Center VDD & VSS

Features

Fast access time: 10, 12, 15ns

CMOS low power operation: 100/85/70 mA at min. cycle time.

Single 3.3V ± 0.3V power supply

All inputs and outputs are TTL compatible

Byte control

Fully static operation

Industrial Temperature Option: -40° to 85°C

Package line up

J:400mil, 44 pin SOJ package

TP: 400mil, 44 pin TSOP Type II package

U: 6 mm x 8 mm Fine Pitch Ball Grid Array package

Description

The GS71116 is a high speed CMOS static RAM organized as 65,536-words by 16-bits. Static design eliminates the need for external clocks or timing strobes. Operating on a single 3.3V power supply and all inputs and outputs are TTL compatible. The GS71116 is available in a 6x8 mm Fine Pitch BGA package as well as in 400 mil SOJ and 400 mil TSOP Type-II packages.

SOJ 64K x 16 Pin Configuration

 

 

A4

1

 

44

 

A5

 

 

A3

2

 

43

 

A6

 

 

A2

3

 

42

 

A7

 

 

A1

4

Top view

41

 

OE

 

 

 

A0

5

40

 

UB

 

 

 

 

 

 

CE

 

6

 

39

 

LB

 

DQ1

7

 

38

 

DQ16

DQ2

8

 

37

 

DQ15

DQ3

9

 

36

 

DQ14

DQ4

10

44 pin

35

 

DQ13

VDD

11

34

 

 

 

VSS

VSS

12

SOJ

33

 

VDD

DQ5

13

32

 

DQ12

 

 

DQ6

14

 

31

 

DQ11

DQ7

15

 

30

 

DQ10

DQ8

16

 

29

 

DQ9

 

WE

 

17

 

28

 

NC

A15

18

 

27

 

A8

A14

19

 

26

 

A9

A13

20

 

25

 

A10

A12

21

 

24

 

A11

 

NC

22

 

23

 

NC

 

 

 

 

 

 

 

 

 

 

 

 

Pin Descriptions

 

 

Fine Pitch BGA 64K x 16 Bump Configuration

 

 

 

 

 

 

 

 

 

 

Symbol

Description

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

A0 to A15

Address input

 

 

1

 

2

 

3

4

5

 

6

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

DQ1 to DQ16

Data input/output

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Chip enable input

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

CE

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

A

 

LB

 

OE

A0

A1

 

A2

NC

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Lower byte enable input

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

LB

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

(DQ1 to DQ8)

 

B

DQ16

 

UB

A3

A4

 

CE

DQ1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Upper byte enable input

 

C

DQ14

DQ15

A5

A6

DQ2

DQ3

 

 

 

UB

 

 

 

 

(DQ9 to DQ16)

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

D

VSS

DQ13

NC

A7

DQ4

VDD

 

 

 

 

 

 

 

 

 

 

 

 

WE

Write enable input

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Output enable input

 

E

VDD

DQ12

NC

NC

DQ5

VSS

 

 

 

OE

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

VDD

+3.3V power supply

 

F

DQ11

DQ10

A8

A9

DQ7

DQ6

 

 

 

 

 

 

 

 

 

 

 

 

 

VSS

Ground

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

G

DQ9

 

NC

A10

A11

 

WE

DQ8

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

NC

No connect

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

H

NC

A12

A13

A14

A15

NC

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

6mm x 8mm, 0.75mm Bump Pitch

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Top View

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Rev: 1.06 6/2000

 

1/15

 

 

 

 

 

 

 

© 1999, Giga Semiconductor, Inc.

 

Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.

 

 

 

 

 

 

M

GSI GS71116U-15I, GS71116U-15, GS71116U-12I, GS71116U-12, GS71116U-10I Datasheet

GS71116TP/J/U

TSOP-II 64K x 16 Pin Configuration

A4

 

 

1

 

 

A3

 

 

2

 

 

A2

 

 

3

 

 

 

 

A1

4

Top view

 

 

A0

5

 

 

 

 

6

 

 

 

CE

 

DQ1

7

 

DQ2

8

 

DQ3

9

 

DQ4

10

44 pin

VDD

11

 

VSS

12

TSOP II

 

DQ5

13

 

14

 

DQ6

 

15

 

DQ7

 

 

 

DQ8

16

 

 

 

17

 

 

WE

 

A15

18

 

A14

19

 

A13

20

 

A12

21

 

 

NC

22

 

44

 

A5

43

 

A6

42

 

A7

41

 

 

 

 

 

OE

 

40

 

 

 

 

UB

 

39

 

 

 

LB

 

38

 

DQ16

37

 

DQ15

36

 

DQ14

35

 

DQ13

34

 

 

VSS

33

 

 

VDD

32

 

 

DQ12

31

 

 

DQ11

30

 

 

DQ10

29

 

 

DQ9

28

 

 

NC

27

 

 

A8

 

 

26

 

A9

25

 

A10

24

 

A11

23

 

NC

 

 

 

 

 

 

Block Diagram

 

A0

 

 

 

Row

 

 

Memory Array

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Address

 

Decoder

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Input

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Buffer

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Column

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

A15

 

 

 

 

 

 

Decoder

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

CE

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

WE

 

 

 

Control

 

 

 

 

I/O Buffer

 

 

 

 

 

OE

 

 

 

 

 

 

 

 

 

 

 

UB _____

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

LB _____

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

DQ1

DQ16

 

 

 

 

 

 

 

 

 

 

Rev: 1.06 6/2000

2/15

© 1999, Giga Semiconductor, Inc.

Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

GS71116TP/J/U

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Truth Table

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

CE

 

 

 

OE

 

 

WE

 

 

 

LB

 

 

UB

 

 

DQ1 to DQ8

DQ9 to DQ16

VDD Current

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

H

 

 

 

X

 

X

 

 

X

 

 

X

 

 

Not Selected

Not Selected

ISB1, ISB2

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

L

 

 

L

 

 

Read

Read

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

L

 

 

 

L

 

H

 

 

L

 

 

H

 

 

Read

High Z

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

H

 

 

L

 

 

High Z

Read

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

L

 

 

L

 

 

Write

Write

IDD

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

L

 

 

 

X

 

L

 

 

L

 

 

H

 

 

Write

Not Write, High Z

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

H

 

 

L

 

 

Not Write, High Z

Write

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

L

 

 

 

H

 

H

 

 

X

 

 

X

 

 

High Z

High Z

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

L

 

 

 

X

 

X

 

 

H

 

 

H

 

 

High Z

High Z

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Note: X: “H” or “L”

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Absolute Maximum Ratings

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Parameter

 

 

 

 

 

Symbol

 

 

Rating

Unit

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Supply Voltage

 

 

 

 

 

VDD

 

 

-0.5 to +4.6

V

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Input Voltage

 

 

 

 

 

VIN

 

 

-0.5 to VDD+0.5

V

 

 

 

 

 

 

 

 

 

 

 

 

 

 

(4.6V max.)

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Output Voltage

 

 

 

 

 

VOUT

 

 

-0.5 to VDD+0.5

V

 

 

 

 

 

 

 

 

 

 

 

 

 

 

(4.6V max.)

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Allowable power dissipation

 

 

PD

 

0.7

W

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Storage temperature

 

 

TSTG

 

 

-55 to 150

oC

 

 

Note:

Permanent device damage may occur if Absolute Maximum Ratings are exceeded. Functional operation shall be restricted to Recommended Operating Conditions. Exposure to higher than recommended voltages for extended periods of time could affect device reliability.

Rev: 1.06 6/2000

3/15

© 1999, Giga Semiconductor, Inc.

Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.

GS71116TP/J/U

Recommended Operating Conditions

Parameter

Symbol

Min

Typ

Max

Unit

 

 

 

 

 

 

Supply Voltage for -12/15

VDD

3.0

3.3

3.6

V

 

 

 

 

 

 

Supply Voltage for -10

VDD

3.135

3.3

3.6

V

 

 

 

 

 

 

Input High Voltage

VIH

2.0

-

VDD+0.3

V

 

 

 

 

 

 

Input Low Voltage

VIL

-0.3

-

0.8

V

 

 

 

 

 

 

Ambient Temperature,

TAc

0

-

70

oC

Commercial Range

 

 

 

 

 

 

 

 

 

 

 

Ambient Temperature,

TAI

-40

-

85

oC

Industrial Range

 

 

 

 

 

 

 

 

 

 

 

Note:

1.Input overshoot voltage should be less than VDD+2V and not exceed 20ns.

2.Input undershoot voltage should be greater than -2V and not exceed 20ns.

Capacitance

Parameter

Symbol

Test Condition

Max

Unit

 

 

 

 

 

Input Capacitance

CIN

VIN=0V

5

pF

 

 

 

 

 

Output Capacitance

COUT

VOUT=0V

7

pF

 

 

 

 

 

Notes:

1.Tested at TA=25°C, f=1MHz

2.These parameters are sampled and are not 100% tested

DC I/O Pin Characteristics

Parameter

Symbol

Test Conditions

Min

Max

 

 

 

 

 

 

 

 

 

 

Input Leakage

IIL

VIN = 0 to VDD

-1uA

1uA

Current

 

 

 

 

 

 

 

 

 

Output Leakage

ILO

Output High Z

-1uA

1uA

Current

VOUT = 0 to VDD

 

 

 

 

 

 

 

 

Output High Voltage

VOH

IOH = - 4mA

2.4

 

 

 

 

 

 

Output Low Voltage

VOL

ILO = + 4mA

 

0.4V

 

 

 

 

 

Rev: 1.06 6/2000

4/15

© 1999, Giga Semiconductor, Inc.

Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.

GS71116TP/J/U

Power Supply Currents

 

 

 

 

 

 

 

0 to 70°C

 

 

 

-40 to 85°C

 

Parameter

Symbol

Test Conditions

 

 

 

 

 

 

 

 

 

10ns

12ns

15ns

 

10ns

 

12ns

 

15ns

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

£ VIL

 

 

 

 

 

 

 

 

 

 

 

 

CE

 

 

 

 

 

 

 

 

 

Operating

 

All other inputs

 

 

 

 

 

 

 

 

 

Supply

IDD (max)

³ VIH or £ VIL

100mA

85mA

70mA

 

115mA

 

100mA

 

85mA

Current

 

Min. cycle time

 

 

 

 

 

 

 

 

 

 

 

IOUT = 0 mA

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

³ VIH

 

 

 

 

 

 

 

 

 

 

 

 

CE

 

 

 

 

 

 

 

 

 

Standby

ISB1 (max)

All other inputs

45mA

40mA

35mA

 

50mA

 

45mA

 

40mA

Current

³ VIH or £VIL

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Min. cycle time

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Standby

 

CE ³ VDD - 0.2V

 

 

 

 

 

 

 

 

 

ISB2 (max)

All other inputs

 

10mA

 

 

 

 

15mA

 

Current

 

 

 

 

 

 

 

³ VDD - 0.2V or £ 0.2V

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Rev: 1.06 6/2000

5/15

© 1999, Giga Semiconductor, Inc.

Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.

Loading...
+ 10 hidden pages