GSI GS74104ATP-15, GS74104ATP-12I, GS74104ATP-12, GS74104ATP-10, GS74104AJ-8I Datasheet

...
0 (0)
GSI GS74104ATP-15, GS74104ATP-12I, GS74104ATP-12, GS74104ATP-10, GS74104AJ-8I Datasheet

GS74104ATP/J

SOJ, TSOP

Commercial Temp

Industrial Temp

1M x 4

4Mb Asynchronous SRAM

7, 8, 10, 12 ns 3.3 V VDD Center VDD and VSS

Features

Fast access time: 7, 8, 10, 12 ns

CMOS low power operation: 135/120/95/85 mA at minimum cycle time

Single 3.3 V power supply

All inputs and outputs are TTL-compatible

Fully static operation

Industrial Temperature Option: –40° to 85°C

Package line up

J: 400 mil, 32-pin SOJ package

TP: 400 mil, 44-pin TSOP Type II package

Description

The GS74104A is a high speed CMOS Static RAM organized as 1,048,576 words by 4 bits. Static design eliminates the need for external clocks or timing strobes. The GS operates on a single 3.3 V power supply and all inputs and outputs are TTLcompatible. The GS74104A is available in 400 mil SOJ and 400 mil TSOP Type-II packages.

Pin Descriptions

Symbol

Description

 

 

A0–A19

Address input

DQ1–DQ4

Data input/output

 

 

 

 

 

 

 

 

 

 

 

Chip enable input

 

CE

 

 

 

 

 

Write enable input

 

WE

 

 

 

 

Output enable input

 

OE

VDD

+3.3 V power supply

VSS

Ground

 

NC

No connect

 

 

 

 

 

 

SOJ 1M x 4-Pin Configuraton

A4

 

1

 

32

 

 

 

A5

 

 

 

 

 

A3

 

2

 

31

 

 

 

A6

 

 

 

 

 

A2

 

3

 

30

 

 

 

A7

 

 

 

 

 

A1

 

4

 

29

 

 

 

A8

 

 

 

 

 

 

 

 

 

 

A0

 

5

 

28

 

 

 

A9

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

6

 

27

 

 

 

 

 

 

CE

 

 

 

 

32-pin

 

 

 

OE

 

 

 

 

DQ1

 

7

26

 

 

 

DQ4

 

 

 

 

 

 

 

 

VDD

 

8

400 mil SOJ

25

 

 

 

VSS

 

 

 

 

 

 

 

 

VSS

 

9

 

24

 

 

 

VDD

 

 

 

 

 

 

 

 

 

 

DQ2

 

10

 

23

 

 

 

DQ3

 

 

 

 

 

 

 

 

 

 

 

 

 

 

11

 

22

 

 

 

A10

WE

 

 

 

 

 

 

 

 

 

 

 

 

 

A19

 

12

 

21

 

 

 

A11

 

 

 

 

 

 

 

 

 

 

A18

 

 

13

 

20

 

 

 

A12

 

 

 

 

 

 

 

 

 

 

A17

 

 

14

 

19

 

 

 

A13

 

 

 

 

 

 

 

 

 

 

A16

 

 

15

 

18

 

 

 

A14

 

 

 

 

 

 

 

 

 

 

A15

 

 

16

 

17

 

 

 

NC

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

TSOP-II 1M x 4-Pin Configuration

NC

 

1

 

44

 

 

NC

 

 

 

 

 

NC

 

 

2

 

43

 

 

NC

 

 

 

 

 

NC

 

 

3

 

42

 

 

NC

 

 

 

 

 

 

 

 

 

 

A4

 

4

 

41

 

 

A5

 

 

 

 

 

A3

 

5

 

40

 

 

A6

 

 

 

 

 

 

 

 

 

 

A2

 

6

 

39

 

 

A7

 

 

 

 

 

 

 

 

 

 

A1

 

7

 

38

 

 

A8

 

 

 

 

 

 

 

 

 

 

A0

 

8

 

37

 

 

A9

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

9

 

36

 

 

 

 

 

 

CE

 

 

 

 

 

OE

 

 

 

 

 

DQ1

 

10

44-pin

35

 

 

DQ4

 

 

 

 

 

 

 

 

VDD

 

11

34

 

 

VSS

 

 

 

 

 

 

 

 

VSS

 

12

400 mil TSOP II

33

 

 

VDD

 

 

 

 

 

 

 

 

DQ2

 

13

 

32

 

 

DQ3

 

 

 

 

 

 

 

 

 

 

 

 

 

 

14

 

31

 

 

A10

WE

 

 

 

 

 

 

 

 

A19

 

 

15

 

30

 

 

A11

 

 

 

 

 

A18

 

 

16

 

29

 

 

A12

 

 

 

 

 

A17

 

 

17

 

28

 

 

A13

 

 

 

 

 

A16

 

 

18

 

27

 

 

A14

 

 

 

 

 

A15

 

19

 

26

 

 

NC

NC

 

 

20

 

25

 

 

NC

NC

 

21

 

24

 

 

NC

 

 

 

 

 

NC

 

 

22

 

23

 

 

NC

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Rev: 1.03b 10/2002

1/12

© 2001, Giga Semiconductor, Inc.

Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.

GS74104ATP/J

Block Diagram

 

 

 

 

 

 

 

 

 

A0

 

 

 

 

Row

 

 

Memory Array

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Address

 

Decoder

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Input

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Buffer

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Column

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

A19

 

 

 

 

 

 

 

Decoder

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

CE

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

WE

 

 

 

 

Control

 

 

 

 

I/O Buffer

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

OE

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

DQ

 

1

 

 

Truth Table

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

DQ4

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

CE

 

 

OE

 

 

 

 

WE

 

 

 

 

 

DQ1 to DQ8

 

 

 

 

VDD Current

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

H

 

X

 

 

 

X

 

 

 

Not Selected

 

 

 

 

ISB1, ISB2

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

L

 

L

 

 

 

H

 

 

 

 

Read

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

IDD

 

L

 

X

 

 

 

L

 

 

 

 

Write

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

L

 

H

 

 

 

H

 

 

 

 

High Z

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Note: X: “H” or “L”

Rev: 1.03b 10/2002

2/12

© 2001, Giga Semiconductor, Inc.

Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.

GS74104ATP/J

Absolute Maximum Ratings

Parameter

Symbol

 

Rating

Unit

 

 

 

 

 

 

 

 

Supply Voltage

VDD

–0.5 to +4.6

V

 

 

 

 

Input Voltage

VIN

–0.5 to VDD +0.5

V

 

 

(

4.6 V max.)

 

Output Voltage

VOUT

–0.5 to VDD +0.5

V

 

 

(

4.6 V max.)

 

Allowable power dissipation

PD

 

0.7

W

 

 

 

 

 

Storage temperature

TSTG

 

–55 to 150

oC

Note:

Permanent device damage may occur if Absolute Maximum Ratings are exceeded. Functional operation shall be restricted to Recommended Operating Conditions. Exposure to higher than recommended voltages for extended periods of time could affect device reliability.

Recommended Operating Conditions

Parameter

Symbol

Min

Typ

Max

Unit

 

 

 

 

 

 

 

 

 

 

 

 

Supply Voltage for -7/-8/-10/-12

VDD

3.0

3.3

3.6

V

Input High Voltage

VIH

2.0

VDD +0.3

V

Input Low Voltage

VIL

–0.3

0.8

V

 

 

 

 

 

 

Ambient Temperature,

TAc

0

70

oC

Commercial Range

 

 

 

 

 

 

 

 

 

 

 

Ambient Temperature,

TAI

–40

85

oC

Industrial Range

 

 

 

 

 

 

 

 

 

 

 

Notes:

1.Input overshoot voltage should be less than VDD +2 V and not exceed 20 ns.

2.Input undershoot voltage should be greater than –2 V and not exceed 20 ns.

Capacitance

Parameter

Symbol

Test Condition

Max

Unit

 

 

 

 

 

 

 

 

 

 

Input Capacitance

CIN

VIN = 0 V

5

pF

 

 

 

 

 

Output Capacitance

COUT

VOUT = 0 V

7

pF

 

 

 

 

 

Notes:

1.Tested at TA = 25°C, f = 1 MHz

2.These parameters are sampled and are not 100% tested.

Rev: 1.03b 10/2002

3/12

© 2001, Giga Semiconductor, Inc.

Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.

GS74104ATP/J

DC I/O Pin Characteristics

Parameter

 

 

Symbol

Test Conditions

 

Min

 

 

Max

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Input Leakage

 

 

 

 

 

IIL

 

VIN = 0 to VDD

 

– 1 uA

 

 

1 uA

 

 

 

 

Current

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Output Leakage

 

 

 

 

ILO

 

Output High Z

 

–1 uA

 

 

1 uA

 

 

 

 

Current

 

 

 

 

 

 

VOUT = 0 to VDD

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Output High Voltage

 

 

 

VOH

 

IOH = –4mA

 

2.4

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Output Low Voltage

 

 

 

VOL

 

ILO = +4mA

 

 

 

0.4 V

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Power Supply Currents

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Parameter

Symbol

 

Test Conditions

 

 

0 to 70°C

 

 

 

 

–40 to 85°C

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

7 ns

8 ns

10 ns

 

12 ns

 

7 ns

 

8 ns

 

10 ns

12 ns

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

VIL

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Operating

 

 

 

 

 

 

CE

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

All other inputs

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Supply

IDD

 

 

VIH or VIL

 

135 mA

120 mA

95 mA

 

85 mA

 

145 mA

 

130 mA

 

105 mA

95 mA

Current

 

 

 

 

Min. cycle time

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

IOUT = 0 mA

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

VIH

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

CE

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Standby

ISB1

 

 

All other inputs

 

35 mA

30 mA

25 mA

 

22 mA

 

45 mA

 

40 mA

 

35 mA

32 mA

Current

 

 

VIH or VIL

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Min. cycle time

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

VDD - 0.2V

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

CE

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Standby

ISB2

 

 

All other inputs

 

 

10 mA

 

 

 

 

20 mA

 

Current

 

VDD - 0.2V or

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

0.2V

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Rev: 1.03b 10/2002

4/12

© 2001, Giga Semiconductor, Inc.

Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.

Loading...
+ 8 hidden pages